CN113380649B - 一种基于tsv的三维集成电路封装方法 - Google Patents

一种基于tsv的三维集成电路封装方法 Download PDF

Info

Publication number
CN113380649B
CN113380649B CN202110592533.3A CN202110592533A CN113380649B CN 113380649 B CN113380649 B CN 113380649B CN 202110592533 A CN202110592533 A CN 202110592533A CN 113380649 B CN113380649 B CN 113380649B
Authority
CN
China
Prior art keywords
wafer
polishing
tsv
chip
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110592533.3A
Other languages
English (en)
Other versions
CN113380649A (zh
Inventor
何兵
李峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Youtuo Youlian Wanjiang Technology Co ltd
Original Assignee
Chengdu Youtuo Youlian Wanjiang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Youtuo Youlian Wanjiang Technology Co ltd filed Critical Chengdu Youtuo Youlian Wanjiang Technology Co ltd
Priority to CN202110592533.3A priority Critical patent/CN113380649B/zh
Publication of CN113380649A publication Critical patent/CN113380649A/zh
Application granted granted Critical
Publication of CN113380649B publication Critical patent/CN113380649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members

Abstract

本发明公开了一种基于TSV的三维集成电路封装方法，方法包括：提供晶圆器件，在晶圆正面光刻出掩膜层，分别刻蚀出TSV通孔和沉头孔，然后进行TSV电镀和微凸块电镀；采用磨削设备和抛光液对晶圆进行磨削和抛光处理，在将晶圆磨削至预设厚度；在晶圆表面利用磁控溅射方法在淀积出扩散阻挡层及种子层，同时在晶圆背面制作反面铜锡微凸块；利用划片设备进行划片，将晶圆划分为普通芯片和带加强环及沉头孔结构的芯片，再利用堆叠设备将两种芯片分别独自进行逐层堆叠形成3D芯片，然后放入回流炉进行回流，最后获得3D堆叠芯片。本发明对集成电路的关键封装工艺进行优化，减少了晶圆磨削产生的损伤和残余应力，提高了TSV封装体的热机械稳定性和抛光效果。

Description

一种基于TSV的三维集成电路封装方法
技术领域
本发明涉及集成电路封装领域，尤其涉及一种基于TSV的三维集成电路封装方法。
背景技术
集成电路封装不仅起到集成电路芯片内键合点与外部进行电气连接的作用，也为集成电路芯片提供了一个稳定可靠的工作环境，对集成电路芯片起到机械或环境保护的作用，从而集成电路芯片能够发挥正常的功能，并保证其具有高稳定性和可靠性。总之，集成电路封装质量的好坏，对集成电路总体的性能优劣关系很大。现有的集成电路封装工艺存在问题如下：
1、传统的封装工艺在对TSV CMP通孔铜碟型凹陷和铜凸起缺陷进行平坦化处理时，抛光效果不好，且抛光时容易产生碎片；
2、在进行超薄晶圆减薄过程中，高速旋转的砂轮所产生的磨削力会对晶圆表面造成表面微裂纹和亚表面损伤，而晶圆亚表面损伤会导致晶圆表面存在一定的残余应力；
3、由于TSV的核心结构由热膨胀系统数差异较大的铜与硅复合构成，在制造过程中温度变化会产生热失配内应力，降低了TSV封装体的热机械稳定性。
如申请号为CN201610040115.2的专利申请公开了一种微纳机电晶圆的圆片级封装方法，在一硅片的正面制作保护MEMS晶圆正面微机械部件的凹槽，在所述硅片中制作贯通硅片的正面和背面的硅通孔，在所述硅通孔侧壁形成绝缘层，得到盖板；在MEMS晶圆正面的电极上制作金属焊盘；将盖板的正面和所述MEMS晶圆的正面键合，其中，金属焊盘与所述硅通孔的位置相对应，且金属焊盘至少覆盖硅通孔的一部分；利用液态金属微孔填充技术对所述硅通孔进行填充，使填充的液态金属与所述金属焊盘键合，该技术方案虽然可以实现从MEMS晶圆电极至盖板背面的电互连，但是这种封装方法无法提高键合芯片组的剪切强度，且会对芯片整体热机械可靠性造成影响。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于TSV的三维集成电路封装方法，对集成电路的关键封装工艺进行优化，减少了晶圆磨削产生的损伤和残余应力，提高了TSV封装体的热机械稳定性和抛光效果。
本发明的目的是通过以下技术方案来实现的：
一种基于TSV的三维集成电路封装方法，方法具体包括：步骤一：制作正面铜锡微凸块，提供晶圆器件，在晶圆正面光刻出掩膜层，并分别刻蚀出TSV通孔和沉头孔，然后进行TSV电镀和微凸块的电镀；
步骤二：背面减薄，采用磨削设备和抛光液对晶圆进行磨削和抛光处理，在将晶圆磨削至预设厚度时完成晶圆背面减薄；
步骤三：制作背面铜锡微凸块，在晶圆表面利用磁控溅射方法在淀积出扩散阻挡层及种子层，同时按照步骤一中正面铜锡微凸块的制作方式在晶圆背面制作反面铜锡微凸块；
步骤四：划片和键合，反面铜锡微凸块制作完成后，利用划片设备进行划片，将晶圆划分为普通芯片和带加强环及沉头孔结构的芯片，再利用堆叠设备将两种芯片分别独自进行逐层堆叠形成3D芯片，然后将3D芯片放入回流炉进行回流，最后获得3D堆叠芯片。
进一步的，步骤一具体包括以下子步骤：
S101，一次光刻，在晶圆上使用光刻胶制作掩膜图形，暴露出需要刻制TSV孔的区域；
S102，硅孔刻蚀，在掩膜层暴露出硅孔的区域，采用深硅刻蚀设备进行刻蚀形成硅盲孔；
S103，二次光刻，硅盲孔刻制完成好，将原有掩膜层去除，重新涂覆光刻胶并进行二次光刻，暴露出需要刻蚀出沉头孔的区域；
S104，沉头孔刻蚀，根据预设的刻蚀条件，使用深硅刻蚀设备在具有硅盲孔的晶圆上进行沉头孔刻蚀；
S105，TSV电镀，沉头孔刻蚀完成后制作光刻掩膜层，暴露出晶圆上需要电镀TSV的区域，然后进行TSV电镀；
S106，Cu/Sn微凸块电镀，TSV电镀完成后，去掉光刻胶胶，再次对晶圆进行光刻，暴露出需要电镀Cu/Sn微凸块的区域，然后进行微凸块电镀，完成晶圆正面的铜锡微凸块制作。
具体的，步骤一还包括晶圆与载体临时键合过程，具体包括：在晶圆的正面正面铜锡微凸块制作完后，利用干法刻蚀在载体硅片上制作微型凹槽阵列，使用旋胶机在晶圆的正面旋涂临时键合胶，最后将晶圆正面压在载体硅片上进行临时键合。
具体的，步骤二具体包括以下子步骤：
S201，首先使用2000rpm转速的砂轮将晶圆的厚度磨削至70um，此时，硅盲孔的背面孔将暴露，形成硅通孔；
S202，通过湿法腐蚀或者干法刻蚀释放表面残余应力，并将晶圆的厚度减薄至40~45um；
S203，通过化学机械抛光将器件晶圆背面进行抛光，在抛光盘上对多余的Cu进行抛光处理，将抛光盘/抛光头转速为93~87r/min，压力分区5/4/3psi，抛光时长90s；其次，在抛光盘上对Ti/Ta阻挡层进行抛光，采用两步工艺，第一步为抛光头压力分区4/3/2psi的主抛光工艺，第二步为抛光头压力分区3/2/1psi的低压力的过抛工艺，抛光时长100s；最后，抛光盘对SiN层进行抛光，抛光头压力分区5/4/3psi，抛光时长150s，将晶圆厚度减薄至40um。
具体的，步骤三具体包括：在晶圆背面减薄及抛光完成后，在晶圆硅片表面溅射出50nm的TaN阻挡层和1um的Cu种子层；并采用光刻胶制作掩膜厚度为掩膜厚度15um~20um的掩膜层，然后在晶圆的反面进行铜锡微凸块的电镀，电镀参数同正面铜锡微凸块电镀。
本发明的有益效果：
1、本发明可以在键合时通过挤压焊料填充沉头孔及微互连之间的缝隙，形成保护环结构，从而大幅提高键合芯片组的剪切强度，同时由于没有第三方材料的加入，其不会对整体热机械可靠性造成影响。
2、本发明基于纳米多孔铜凸块的铜-锡微凸块键合技术进行芯片的键合，增加每层芯片的总键合时间的均匀度，解决了传统键合方法底部芯片因键合次数过多而导致微凸块破损的问题。
3、本发明采用分步抛光工艺匹配方法，具有去除速率高、抛光时间可控、碎片风险小、凹陷及凸起缺陷少等特点，铜的去除率大于1000nm/min，铜凹陷小于15nm，平坦化表面粗糙度小于1nm，表面不均匀度小于5%，可满足TSV技术中晶圆表面的平坦化需求。
附图说明
图1是本发明的方法流程图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
本实施例中，如图1所示，一种基于TSV的三维集成电路封装方法，方法具体包括：步骤一：制作正面铜锡微凸块，提供晶圆器件，在晶圆正面光刻出掩膜层，并分别刻蚀出TSV通孔和沉头孔，然后进行TSV电镀和微凸块的电镀；步骤二：背面减薄，采用磨削设备和抛光液对晶圆进行磨削和抛光处理，在将晶圆磨削至预设厚度时完成晶圆背面减薄；步骤三：制作背面铜锡微凸块，在晶圆表面利用磁控溅射方法在淀积出扩散阻挡层及种子层，同时按照步骤一中正面铜锡微凸块的制作方式在晶圆背面制作反面铜锡微凸块；步骤四：划片和键合，反面铜锡微凸块制作完成后，利用划片设备进行划片，将晶圆划分为普通芯片和带加强环及沉头孔结构的芯片，再利用堆叠设备将两种芯片分别独自进行逐层堆叠形成3D芯片，然后将3D芯片放入回流炉进行回流，最后获得3D堆叠芯片。
进一步的，步骤一具体包括以下子步骤：
S101，一次光刻，在晶圆上使用光刻胶制作掩膜图形，暴露出需要刻制TSV孔的区域；
S102，硅孔刻蚀，在掩膜层暴露出硅孔的区域，采用深硅刻蚀设备进行刻蚀形成硅盲孔；
S103，二次光刻，硅盲孔刻制完成好，将原有掩膜层去除，重新涂覆光刻胶并进行二次光刻，暴露出需要刻蚀出沉头孔的区域；
S104，沉头孔刻蚀，根据预设的刻蚀条件，使用深硅刻蚀设备在具有硅盲孔的晶圆上进行沉头孔刻蚀；
S105，TSV电镀，沉头孔刻蚀完成后制作光刻掩膜层，暴露出晶圆上需要电镀TSV的区域，然后进行TSV电镀；
S106，Cu/Sn微凸块电镀，TSV电镀完成后，去掉光刻胶胶，再次对晶圆进行光刻，暴露出需要电镀Cu/Sn微凸块的区域，然后进行微凸块电镀，完成晶圆正面的铜锡微凸块制作。
具体的，步骤一还包括晶圆与载体临时键合过程，具体包括：在晶圆的正面正面铜锡微凸块制作完后，利用干法刻蚀在载体硅片上制作微型凹槽阵列，使用旋胶机在晶圆的正面旋涂临时键合胶，最后将晶圆正面压在载体硅片上进行临时键合。
本发明在晶圆与载体临时键合过程中，通过干法刻蚀在载体硅片上制作微型凹槽阵列，以使在器件硅片和载体硅片在压力键合过程中，为高分子胶提供缓冲容纳空间，以补偿其涂覆过程中的厚度不均匀性，在通过压力作用后，涂覆厚度不均匀的高分子胶层由于挤压，在横向流动的同时，还可以借助微孔槽阵列，实现纵向流向，从而实现其再分布，减小厚度不均匀性，提高了晶圆器件硅片键合平整度。
具体的，步骤二具体包括以下子步骤：
S201，首先使用2000rpm转速的砂轮将晶圆的厚度磨削至70um，此时，硅盲孔的背面孔将暴露，形成硅通孔；
S202，通过湿法腐蚀或者干法刻蚀释放表面残余应力，并将晶圆的厚度减薄至40~45um；
S203，通过化学机械抛光将器件晶圆背面进行抛光，在抛光盘上对多余的Cu进行抛光处理，将抛光盘/抛光头转速为93~87r/min，压力分区5/4/3psi，抛光时长90s；其次，在抛光盘上对Ti/Ta阻挡层进行抛光，采用两步工艺，第一步为抛光头压力分区4/3/2psi的主抛光工艺，第二步为抛光头压力分区3/2/1psi的低压力的过抛工艺，抛光时长100s；最后，抛光盘对SiN层进行抛光，抛光头压力分区5/4/3psi，抛光时长150s，将晶圆厚度减薄至40um。
具体的，步骤三具体包括：在晶圆背面减薄及抛光完成后，在晶圆硅片表面溅射出50nm的TaN阻挡层和1um的Cu种子层；并采用光刻胶制作掩膜厚度为掩膜厚度15um~20um的掩膜层，然后在晶圆的反面进行铜锡微凸块的电镀，电镀参数同正面铜锡微凸块电镀。
在本发明的实施例中，3D堆叠芯片的制作过程具体包括：
1、盲孔刻蚀与电镀，该过程具体为：
a)光刻制作掩膜层。使用4寸型硅片，厚度为520±10um。采用AZ4620型光刻胶制作掩膜层，掩膜层图形为50um孔阵列，掩膜层厚度10~15um，匀胶转速1200~1500rpm，105℃后烘8min。
b)沉头孔刻蚀。使用步骤一种的沉头孔刻蚀工艺，并采用STS公司的ICP380深硅刻蚀设备进行沉头孔刻蚀，硅盲孔深度为60um，沉头深度为15um。刻蚀工艺使用Bosch工艺，Bosch周期中，刻蚀时长为5s，钝化时长为3s。ICP功率为1800W，下电极(RF)功率为50w。盲孔刻蚀完成后，使用丙酮和异丙醇清洗去胶。
c)绝缘层(SiO2)、阻挡层(TaN)、种子层(Cu)制作。为防止硅基体导电从而导致TSV间出现漏电流，因此需要制作绝缘层，本实施例中通过热氧化制作了一层厚度为500nm的SiO2层。由于Cu容易在硅基体中扩散，因此需要制作阻挡层放弃其扩散，本实施例中使用磁控溅射制作阻挡层TaN，厚度为50nm。最后，为了给电镀TSV提供导路，还需要制作一层种子层，本实施例中通过磁控溅射制作种子层，厚度为2um。
d)沉头孔电镀。电镀前，使用AZ5214光刻胶覆盖不进行电镀的区域，光刻胶涂覆厚度为3~5um，匀胶转速为1500~2000rpm。盲孔电镀电源分为脉冲电源与直流电源，本实施例中，因为孔径较大，深宽比低，因此采用直流电源电镀即可。若TSV孔径<30um，则需采用脉冲式电源进行电镀。本实施例中，电镀电源为恒流源，电流大小为5~10mA。电镀液采用甲基磺酸铜体系，加入抑制剂和光亮剂。由于电流密度分布不均匀，为保证所有TSV均电镀填充满，电镀时间控制为5~8小时。电镀完成后采用超声清洗去除多余的铜凸点。
2、正反面铜锡凸块制作，TSV制作完成后，即可在晶圆正反面进行铜锡微凸块电镀和减薄等工艺，工艺，该过程具体为：
a)光刻制作掩膜层。采用AZ4620光刻胶作掩膜，掩膜厚度为15um，匀胶转速1000转，105℃后烘3min。
b)正面铜锡微凸块电镀。电镀时，先镀铜凸块，使用甲基磺酸铜体系的电镀液，加入光亮剂，通入恒流源，电流大小为40mA，电镀时间为2小时，铜凸块高度为10um。铜凸块电镀完成后，使用去离子水清洗，烘干，再放入基于硫酸亚锡的电镀液中进行电镀，通入恒流源，电流大小为20毫安，时间30min，锡凸块厚度为2um。
c)与载体晶圆临时键合。由于硅片最终厚度需要达到60um以下，厚度较薄而难以进行其他工艺，因此减薄前要求事先与保护载片进行临时键合，保护载片可用厚度200~350um的平整硅片，采用WaferBONDHT-1010作为粘接剂，贴片平整度<5um。
d)背面减薄及抛光。背面减薄时，先采用现有的晶圆减薄机将晶圆器件硅片减薄至80um，然后采用湿法腐蚀或者干法刻蚀将晶圆减薄至60um，并在抛光盘上对多余的Cu进行抛光处理，选择抛光速率高的铜抛光液，抛光盘/抛光头转速为93、87r/min，压力分区5/4/3psi，抛光时长90s；在抛光盘上对Ti/Ta阻挡层进行抛光，采用两步工艺，第一步为抛光头压力分区4/3/2psi的主抛光工艺，抛光时长由终点检测系统控制，第二步为抛光头压力分区3/2/1psi的低压力的过抛工艺，抛光时长100s；最后在抛光盘上对SiN层进行抛光，抛光头压力分区5/4/3psi，抛光时长150s，还可选择采用在抛光盘主抛光工艺步骤后增加过抛工艺去除边缘残留，但要控制碟型凹陷和表面不均匀度，通过调整抛光液落点位置可改变中心及边缘处的抛光速率，改善边缘残留问题。减薄及抛光后的晶圆器件硅片厚度不均匀性<5um，将之前电镀的硅盲孔变硅通孔。
e)反面铜锡凸块电镀。背面减薄及抛光完成后，在器件硅片表面溅射阻挡层及种子层，即50nm的TaN和1um的Cu；匀胶时，采用AZ4620光刻胶作掩膜，掩膜厚度15um~20um。然后在反面进行铜锡微凸块的电镀，电镀参数同正面铜锡微凸块电镀。
3、划片及堆叠，在反面铜锡焊盘制作完成后，使用disco划片机划片，刻槽深度100um，将整片晶圆划成5mm×5mm的芯片组。划片完成后，通过加热使WaferBOND胶粘度改变，即可将芯片从保护载片上取下，清洗并干燥，最终得到的普通芯片和带加强环及沉头孔结构的芯片。划片后，使用FC-150倒装焊机，对两种芯片进行逐层堆叠。堆叠完成后，放入回流炉进行回流1.5~2小时，回流温度为260℃。在该工艺条件下，普通芯片和带加强环及沉头孔结构的芯片的最高堆叠层数均为10层，形成最终3D芯片堆叠工艺。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。

Claims (4)

1.一种基于TSV的三维集成电路封装方法，其特征在于，包括以下步骤：
步骤一：制作正面铜锡微凸块，提供晶圆器件，在晶圆正面光刻出掩膜层，并分别刻蚀出TSV通孔和沉头孔，然后进行TSV电镀和微凸块的电镀, 包括以下子步骤：
S101，一次光刻，在晶圆上使用光刻胶制作掩膜图形，暴露出需要刻制TSV孔的区域；
S102，硅孔刻蚀，在掩膜层暴露出硅孔的区域，采用深硅刻蚀设备进行刻蚀形成硅盲孔；
S103，二次光刻，硅盲孔刻制完成好，将原有掩膜层去除，重新涂覆光刻胶并进行二次光刻，暴露出需要刻蚀出沉头孔的区域；
S104，沉头孔刻蚀，根据预设的刻蚀条件，使用深硅刻蚀设备在具有硅盲孔的晶圆上进行沉头孔刻蚀；
S105，TSV电镀，沉头孔刻蚀完成后制作光刻掩膜层，暴露出晶圆上需要电镀TSV的区域，然后进行TSV电镀；
S106，Cu/Sn微凸块电镀，TSV电镀完成后，去掉光刻胶胶，再次对晶圆进行光刻，暴露出需要电镀Cu/Sn微凸块的区域，然后进行微凸块电镀，完成晶圆正面的铜锡微凸块制作；
步骤二：背面减薄，采用磨削设备和抛光液对晶圆进行磨削和抛光处理，在将晶圆磨削至预设厚度时完成晶圆背面减薄；
步骤三：制作背面铜锡微凸块，在晶圆表面利用磁控溅射方法在淀积出扩散阻挡层及种子层，同时按照步骤一中正面铜锡微凸块的制作方式在晶圆背面制作反面铜锡微凸块；
步骤四：划片和键合，反面铜锡微凸块制作完成后，利用划片设备进行划片，将晶圆划分为普通芯片和带加强环及沉头孔结构的芯片，再利用堆叠设备将两种芯片分别独自进行逐层堆叠形成3D芯片，然后将3D芯片放入回流炉进行回流，最后获得3D堆叠芯片，具体包括：在反面铜锡焊盘制作完成后，使用disco划片机划片，划片完成后，通过加热使WaferBOND胶粘度改变，可将芯片从保护载片上取下，清洗并干燥，最终得到的普通芯片和带加强环及沉头孔结构的芯片，划片后，使用FC-150倒装焊机，对两种芯片进行逐层堆叠，堆叠完成后，放入回流炉进行回流，普通芯片和带加强环及沉头孔结构的芯片的最高堆叠层数均为10层，形成最终3D芯片堆叠工艺。
2.根据权利要求1所述的一种基于TSV的三维集成电路封装方法，其特征在于，所述步骤一还包括晶圆与载体临时键合过程，具体包括：在晶圆的正面正面铜锡微凸块制作完后，利用干法刻蚀在载体硅片上制作微型凹槽阵列，使用旋胶机在晶圆的正面旋涂临时键合胶，最后将晶圆正面压在载体硅片上进行临时键合。
3.根据权利要求1所述的一种基于TSV的三维集成电路封装方法，其特征在于，所述步骤二具体包括以下子步骤：
S201，首先使用2000rpm转速的砂轮将晶圆的厚度磨削至70um，此时，硅盲孔的背面孔将暴露，形成硅通孔；
S202，通过湿法腐蚀或者干法刻蚀释放表面残余应力，并将晶圆的厚度减薄至40~45um；
S203，通过化学机械抛光将器件晶圆背面进行抛光，在抛光盘上对多余的Cu进行抛光处理，将抛光盘/抛光头转速为93~87r/min，压力分区5/4/3psi，抛光时长90s；其次，在抛光盘上对Ti/Ta阻挡层进行抛光，采用两步工艺，第一步为抛光头压力分区4/3/2psi的主抛光工艺，第二步为抛光头压力分区3/2/1psi的低压力的过抛工艺，抛光时长100s；最后，抛光盘对SiN层进行抛光，抛光头压力分区5/4/3psi，抛光时长150s，停止在ILD层，将晶圆厚度减薄至40um。
4.根据权利要求1所述的一种基于TSV的三维集成电路封装方法，其特征在于，所述步骤三具体包括：在晶圆背面减薄及抛光完成后，在晶圆硅片表面溅射出50nm的TaN阻挡层和1um的Cu种子层；并采用光刻胶制作掩膜厚度为掩膜厚度15um~20um的掩膜层，然后在晶圆的反面进行铜锡微凸块的电镀，电镀参数同正面铜锡微凸块电镀。
CN202110592533.3A 2021-05-28 2021-05-28 一种基于tsv的三维集成电路封装方法 Active CN113380649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110592533.3A CN113380649B (zh) 2021-05-28 2021-05-28 一种基于tsv的三维集成电路封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110592533.3A CN113380649B (zh) 2021-05-28 2021-05-28 一种基于tsv的三维集成电路封装方法

Publications (2)

Publication Number Publication Date
CN113380649A CN113380649A (zh) 2021-09-10
CN113380649B true CN113380649B (zh) 2023-08-08

Family

ID=77574754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110592533.3A Active CN113380649B (zh) 2021-05-28 2021-05-28 一种基于tsv的三维集成电路封装方法

Country Status (1)

Country Link
CN (1) CN113380649B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476482A (zh) * 2023-12-19 2024-01-30 江苏荣进电子有限公司 一种三维堆叠结构的集成电路板制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270603A (zh) * 2011-08-11 2011-12-07 北京大学 一种硅通孔互连结构的制作方法
WO2012048516A1 (zh) * 2010-10-12 2012-04-19 北京大学 三维垂直互联结构及其制作方法
CN104716090A (zh) * 2015-03-16 2015-06-17 中国航天科技集团公司第九研究院第七七一研究所 一种tsv晶圆表面抛光方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809191B2 (en) * 2011-12-13 2014-08-19 Stats Chippac, Ltd. Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer
US9082808B2 (en) * 2012-06-05 2015-07-14 Oracle International Corporation Batch process for three-dimensional integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012048516A1 (zh) * 2010-10-12 2012-04-19 北京大学 三维垂直互联结构及其制作方法
CN102270603A (zh) * 2011-08-11 2011-12-07 北京大学 一种硅通孔互连结构的制作方法
CN104716090A (zh) * 2015-03-16 2015-06-17 中国航天科技集团公司第九研究院第七七一研究所 一种tsv晶圆表面抛光方法

Also Published As

Publication number Publication date
CN113380649A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US20240145305A1 (en) Semiconductor components having conductive vias with aligned back side conductors
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
JP5662947B2 (ja) シリコン貫通電極（ｔｓｖ）を露出させ接触させる高歩留まりの方法
CN101699622B (zh) 半导体器件封装结构及其封装方法
US10157879B2 (en) Die-to-die gap control for semiconductor structure and method
KR101508841B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
TW200425245A (en) Semiconductor device and method of manufacturing same
CN102956588B (zh) 具有穿衬底通孔的半导体器件
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
JP2011165690A (ja) 半導体装置及び半導体装置の製造方法
CN113380649B (zh) 一种基于tsv的三维集成电路封装方法
KR100763136B1 (ko) 시스템 인 패키지의 웨이퍼 본딩 방법
TW201701429A (zh) 晶圓級封裝及其製作方法
CN103219282B (zh) 一种tsv露头工艺
CN115527868A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
US20240145430A1 (en) Integrated circuit package and method of forming same
KR20200022982A (ko) 재배선층을 갖는 반도체 패키지 제조 방법
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
CN109346419B (zh) 半导体器件及其制造方法
US7719123B2 (en) Method of manufacturing semiconductor device
TW202023031A (zh) 半導體裝置
WO2010119570A1 (ja) 積層半導体装置及び積層半導体装置の製造方法
CN104143525B (zh) 穿透硅通孔背面金属平坦化方法
US20220278075A1 (en) Packaging structure and formation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant