JP2011165690A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011165690A
JP2011165690A JP2010023043A JP2010023043A JP2011165690A JP 2011165690 A JP2011165690 A JP 2011165690A JP 2010023043 A JP2010023043 A JP 2010023043A JP 2010023043 A JP2010023043 A JP 2010023043A JP 2011165690 A JP2011165690 A JP 2011165690A
Authority
JP
Japan
Prior art keywords
insulating film
chips
filling member
conductive plug
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010023043A
Other languages
English (en)
Other versions
JP5610422B2 (ja
Inventor
Sadahiro Kishii
貞浩 岸井
Goji Kamiyoshi
剛司 神吉
Yoshihiro Nakada
義弘 中田
Yasushi Kobayashi
靖志 小林
Masato Tanaka
正人 田中
Akio Mutsukawa
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010023043A priority Critical patent/JP5610422B2/ja
Priority to US13/019,509 priority patent/US8399295B2/en
Publication of JP2011165690A publication Critical patent/JP2011165690A/ja
Priority to US13/764,532 priority patent/US8791561B2/en
Application granted granted Critical
Publication of JP5610422B2 publication Critical patent/JP5610422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 ＭＣＭ製造において、ＣＭＰ時の研磨速度の面内ばらつき、及び研磨厚さの目標値からのずれにより、ＣＭＰ後に、相対的に厚い半導体チップが露出してしまう場合がある。
【解決手段】 支持基板が、第１の面と、それよりも高い第２の面とを含む。複数のチップが、第１の面に搭載されている。チップの各々の上に第１の絶縁膜が配置されている。第１の導電プラグが、第１の絶縁膜の各々を貫通して、チップに接続される。チップの間に、樹脂製の充填部材が充填されている。第１の絶縁膜及び充填部材の上に、異なるチップを相互に接続する配線が配置されている。第２の面、第１の絶縁膜の上面、及び充填部材の上面の高さが揃っている。
【選択図】図３−３

Description

本発明は、共通の基板上に複数の半導体チップを搭載して、チップ間を配線で接続するマルチチップモジュール（ＭＣＭ）技術が適用される半導体装置及びその製造方法に関する。
従来のＭＣＭの製造方法の一例について説明する。まず、支持基板上に、複数の半導体チップをダイボンディングする。支持基板上の半導体チップを化学気相成長（ＣＶＤ）等により絶縁膜で埋め込む。この絶縁膜に化学機械研磨（ＣＭＰ）を施すことにより、絶縁膜の表面を平坦化する。
平坦化された絶縁膜に、接続孔及び配線溝を形成し、導電部材を埋め込むことにより、半導体チップ間を接続する配線を形成する。この配線形成工程を繰り返して、複数層の配線を形成する。最上層の配線にパッドを形成し、パッドの上に、突起電極（バンプ）を形成する。
特開２００１−２７４３１５号公報
１枚の支持基板上に搭載する複数の半導体チップの厚さが一定であるとは限らない。半導体チップの厚さにばらつきがあると、接続孔や配線溝の形成時に、露光精度が低下してしまう。半導体チップを埋め込む絶縁膜をＣＶＤで形成する場合には、成膜時間が長くなり、量産には向かない。ＣＭＰ時の研磨速度の面内ばらつき、及び研磨厚さの目標値からのずれにより、ＣＭＰ後に、相対的に厚い半導体チップが露出してしまう場合がある。
本発明の一観点によると、
第１の面と、前記第１の面よりも高い第２の面とを含む支持基板と、
前記第１の面に搭載された複数のチップと、
前記チップの各々の上に配置された第１の絶縁膜と、
前記第１の絶縁膜の各々を貫通して、前記チップに接続された第１の導電プラグと、
前記チップの間に充填された樹脂製の充填部材と、
前記第１の絶縁膜及び前記充填部材の上に配置され、異なるチップを相互に接続する配線と
を有し、
前記第２の面、前記第１の絶縁膜の上面、及び前記充填部材の上面の高さが揃っている半導体装置が提供される。
本発明の他の観点によると、
第１の面と、前記第１の面よりも高い第２の面とを含む支持基板の前記第１の面に、パッドが第１の絶縁膜で覆われた複数のチップを搭載する工程と、
前記複数のチップの間に充填部材を充填するとともに、前記複数のチップ及び前記第２の面を、前記充填部材で覆う工程と、
前記第２の面及び前記第１の絶縁膜が露出するまで、前記充填部材を研削する工程と、
前記充填部材を研削した後、前記チップのうち１つのチップのパッドと、他のチップのパッドとを接続する配線を、前記充填部材と前記第１の絶縁膜との上に形成する工程と
を有する半導体装置の製造方法が提供される。
支持基板の、相対的に高い第２の面の高さに、第１の絶縁膜の上面、及び充填部材の上面が揃っている。従って、第１の絶縁膜及び充填部材の上面を画定するときに、第２の面を基準として用いることができる。第１の絶縁膜及び充填部材を研削する場合には、第２の面を一定量研磨後、研削を停止させることにより、第２の面がない場合に比べて、高さの精度を高めることができる。
（１Ａ）は、実施例１による半導体装置の製造方法における製造途中段階のウエハの平面図であり、（１Ｂ）〜（１Ｄ）は、製造途中段階のウエハの断面図であり、（１Ｅ）、（１Ｆ）は、ウエハを分割した半導体チップの断面図である。 （２Ａ）、（２Ｂ）は、実施例１による半導体装置の製造方法で用いられる支持基板の凹部形成前の平面図及び断面図であり、（２Ｃ）、（２Ｄ）は、凹部を形成した後の支持基板の平面図及び断面図である。 実施例１による半導体装置の製造方法における製造途中段階の装置の断面図である。 実施例１による半導体装置の製造方法における製造途中段階の装置、及び研削機の断面図である。 実施例１による半導体装置の製造方法における製造途中段階の装置の断面図である。 実施例１による半導体装置の製造方法における製造途中段階の装置の断面図である。 実施例１による半導体装置の製造方法における製造途中段階の装置の断面図、及び製造されたマルチチップモジュールの断面図である。 （４Ａ〜（４Ｃ）は、実施例２による半導体装置の製造方法の製造途中段階のウエハの断面図であり、（４Ｄ）、（４Ｅ）は、ウエハを分割した半導体チップの断面図である。 実施例２による半導体装置の製造方法における製造途中段階の装置の断面図である。 （５Ａ）は、実施例３による半導体装置の製造方法で製造される半導体チップの断面図であり、（５Ｂ）は、製造途中段階の装置の断面図である。 実施例３による半導体装置の製造方法における製造途中段階の装置の断面図である。 （６Ａ）、（６Ｂ）は、実施例４による半導体装置の製造方法における製造途中段階の装置の断面図であり、（６Ｃ）は、枠部材の平面図である。 （７Ａ）は、実施例５による半導体装置の製造方法で用いられる枠部材の平面図であり、（７Ｂ）は、製造途中段階の装置の断面図であり、（７Ｃ）は、（７Ｂ）の一点鎖線７Ｃ−７Ｃにおける平断面図である。 実施例５による半導体装置の製造方法で製造されたマルチチップモジュールの断面図である。
［実施例１］
図１Ａ〜図３Ｋを参照して、実施例１による半導体装置の製造方法について説明する。
図１Ａに、ウエハ１０Ａの平面図を示す。図１Ｂに、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図を示す。ウエハ１０Ａの表面の格子状のストリート１２Ａにより、複数のチップ領域１１Ａが画定されている。チップ領域１１Ａ内に、集積回路が形成されている。チップ領域１１Ａの各々の表面に、複数のパッド１３Ａが形成されている。ウエハ１０Ａの厚さは、例えば７２５μｍ程度である。
図１Ｃに示すように、ウエハ１０Ａの上に、絶縁膜１５Ａを形成する。絶縁膜１５Ａには、例えば酸化シリコン、窒化シリコン等を用いることができる。絶縁膜１５Ａの厚さは、例えば１５μｍとする。絶縁膜１５Ａは、例えばＣＶＤにより形成することができる。なお、絶縁膜１５Ａに、エポキシ樹脂等の絶縁性樹脂を用いてもよい。
図１Ｄに示すように、ウエハ１０Ａの裏面を研削することにより、ウエハ１０Ａの厚さを、２５０μｍまで薄くする。ウエハ１０Ａの厚さは、十分な機械的強度が維持されれば、２５０μｍよりも薄くしてもよい。
図１Ｅに示すように、ウエハ１０Ａを分割することにより半導体チップ２０Ａを得る。半導体チップ２０Ａは、分割されたウエハ（基板）１０Ａ、パッド１３Ａ、及び絶縁膜１５Ａを含む。１つの半導体チップ２０Ａは、例えば短辺の長さが５ｍｍ、長辺の長さが１０ｍｍの長方形である。１つのパッド１３Ａは、例えば一辺の長さが５０μｍ〜１００μｍの正方形である。
図１Ｆに示すように、異なる回路が形成されている他のウエハから分割された半導体チップ２０Ｂを準備する。半導体チップ２０Ｂは、基板１０Ｂ、パッド１３Ｂ、及び絶縁膜１５Ｂを含む。図１Ｄに示した工程で、各ウエハの研削時に、残されるウエハの厚さを制御することにより、半導体チップ２０Ａ及び２０Ｂの厚さを、２５０μｍ±１μｍの範囲内に収めることができる。
一般に、半導体チップの厚さは、厳密には制御されておらず、±３０μｍ程度のばらつきがある。高精度が加工が可能な研削では、半導体チップ２０Ａ、２０Ｂをウエハ段階で背面から研削することにより、半導体チップ２０Ａ、２０Ｂの厚さのばらつきを±１μｍ以下にすることが可能であることがわかった。
図２Ａに示すように、円形の支持基板３０を準備する。支持基板３０には、例えばシリコンウエハが用いられる。なお、支持基板３０に、ガラス基板またはセラミック基板を用いてもよい。図２Ｂに、図２Ａの一点鎖線２Ｂ−２Ｂにおける断面図を示す。支持基板３０の厚さは、例えば７５０μｍである。
図２Ｃに示すように、支持基板３０に凹部３１を形成する。図２Ｄに、図２Ｃの一点鎖線２Ｄ−２Ｄにおける断面図を示す。凹部３１の平面形状は、支持基板３０よりも小さい円形である。凹部３１の底面は、平坦である。凹部３１は、例えば研削装置を用いて形成することができる。これにより、相対的に低い面（凹部３１の底面）３２と、相対的に高い面３３とを有する支持基板３０が得られる。凹部３１の深さは、搭載する半導体チップの厚さによって適切な値に設定される。支持基板３０の機械的強度、研削の容易性等の観点から、凹部３１の深さは、５０μｍ〜４００μｍの範囲内にすることが好ましい。搭載される半導体チップの厚さと、凹部３１の好ましい深さとの関係については、後に説明する。
図３Ａに示すように、支持基板３０の低い面３２に、半導体チップ２０Ａと２０Ｂとをひと組として、複数組の半導体チップ２０Ａ、２０Ｂを搭載する。図３Ａでは、半導体チップ２０Ａ、２０Ｂのパッド１３Ａ、１３Ｂ（図１Ｅ、図１Ｆ）の図示が省略されている。半導体チップ２０Ａ、２０Ｂは、接着剤３５により支持基板３０に固定される。接着剤３５には、例えばエポキシ樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）等を含有する樹脂製のものが用いられる。固定後の接着剤３５の厚さは、例えば約１０μｍである。例えば、一方の半導体チップ２０Ａはロジック回路素子であり、他方の半導体チップ２０Ｂは、メモリ回路素子である。対になる半導体チップ２０Ａと２０Ｂとの間隔は、例えば１ｍｍである。
半導体チップ２０Ａ、２０Ｂを支持基板３０に固定した状態で、支持基板３０の高い面３３の高さが、絶縁膜１５Ａ、１５Ｂの底面よりも高くなるように、凹部３１の深さが調節されている。研削は、絶縁膜１５Ａ、１５Ｂの底面と表面との間で停止する。半導体チップ２０Ａ、２０Ｂは、図１Ｄに示した研削により、ほぼ等しい厚さにされている。このため、半導体チップ２０Ａ、２０Ｂの上面の高さの差を、２μｍ以下にすることができる。
図３Ｂに示すように、支持基板３０の上に充填部材３６を堆積させる。充填部材３６は、半導体チップ２０Ａ、２０Ｂを覆うと共に、両者の間に充填される。充填部材３６には、例えばエポキシ樹脂等の絶縁性樹脂が用いられる。充填部材３６の堆積には、例えば半導体チップの一般的な樹脂封止に適用されている圧縮成型法を適用することができる。
充填部材３６に樹脂を用いるため、ＣＶＤ等で無機絶縁部材を堆積させる場合に比べて、充填部材３６の形成時間を短縮することができる。半導体チップ２０Ａ、２０Ｂが、搭載前に薄くされているため、充填部材３６の厚さを薄くすることができる。これにより、樹脂製の充填部材３６と、支持基板３０との熱膨張係数の相違に起因して発生する反りを低減させることができる。
図３Ｃに示すように、研削機の回転定盤４０に、支持基板３０を載置する。回転する砥石４１で充填部材３６の表層部分を研削する。支持基板３０の高い面３３から１０μｍ以上研削して研削を停止する。１００μｍ研削すると、研削後の加工精度が出やすい。支持基板３０は充填部材３６よりも硬いため、支持基板３０の高い面３３から高精度に研削することができる。例えば、研削後の高さの基準となる高い面３３が設けられていない場合には、研削後の表面の高さを±５μｍ以内の精度に収めることが困難である。実施例１の場合には、研削後の表面の高さを、±１μｍ以内の精度に収めることができた。
また、高い面３３が、支持基板３０の外周に沿って配置され、低い面３２を取り囲んでいる。このため、研削後の表面の高さの面内ばらつきも小さくすることができる。高い面３３が配置されていない場合は、研削後の表面の高さの面内ばらつきを±５μｍ以下にすることは困難である。実施例１による方法では、研削後の表面の高さの面内ばらつきを±１μｍ以下にすることが可能であった。
また、充填部材３６を、アルミナ砥粒を用いて研磨する場合に比べて、実施例１による方法では、より短時間で充填部材３６の表面を平坦化することができる。
図３Ｄに、研削後の支持基板３０、半導体チップ２０Ａ、２０Ｂ、及び充填部材３６を示す。充填部材３６、半導体チップ２０Ａ、２０Ｂの上面、及び支持基板３０の高い面３３の高さが揃い（ほぼ同じ高さになり）、平坦な表面が得られる。半導体チップ２０Ａ、２０Ｂの絶縁膜１５Ａ、１５Ｂの上層部分も研削され、絶縁膜１５Ａ、１５Ｂが薄くなっている。研削前の半導体チップ２０Ａ、２０Ｂの上面の高さがほぼ揃っており、研削後の表面の高さ精度も高く、かつ面内ばらつきも小さい。このため、半導体チップ２０Ａ、２０Ｂのパッド１３Ａ、１３Ｂ（図１Ｅ、図１Ｆ参照）が露出してしまうことを防止できる。
図３Ｅに示すように、絶縁膜１５Ａ、１５Ｂに、バリアメタル膜及び銅膜を含む導電プラグ４５を形成する。導電プラグ４５は、半導体チップ２０Ａ、２０Ｂのパッド１３Ａ、１３Ｂ（図１Ｅ、図１Ｆ参照）に接続される。導電プラグ４５の形成には、例えばシングルダマシン法を適用することができる。シングルダマシン法の露光工程では、対になる半導体チップ２０Ａ、２０Ｂを１つの露光単位として露光を行う。
図３Ｆに示すように、半導体チップ２０Ａ、２０Ｂ、及び両者の間を埋めている充填部材３６の上に、配線４６を形成する。配線４６には、例えば銅が用いられる。配線４６は、対になる半導体チップ２０Ａと２０Ｂとを電気的に接続する。配線４６の形成には、例えばセミアディティブ法を適用することができる。以下、配線４６をセミアディティブ法で形成する手順を説明する。
下地表面に銅のシード層を、スパッタリング等により形成する。シード層の上にレジスト膜を形成し、このレジスト膜に、配線４６に対応する開口を形成する。レジスト膜は、形成すべき配線４６よりも厚い。開口の底面に露出したシード層の上に銅をめっきすることにより、配線４６を形成する。銅のめっき後、レジスト膜を除去し、さらに、配線４６が形成されていない領域のシード層を除去する。
図３Ｇに示すように、配線４６、半導体チップ２０Ａ、２０Ｂ、充填部材３６、及び高い面３３の上に、層間絶縁膜４７を堆積させる。層間絶縁膜４７の堆積後、その表面を平坦化する。層間絶縁膜４７には、例えば酸化シリコンが用いられ、その堆積には、例えばＣＶＤが適用される。
図３Ｈに示すように、層間絶縁膜４７内に導電プラグ４８を形成する。導電プラグ４８は、層間絶縁膜４７の上面から、配線４６の上面まで達する。導電プラグ４８の形成には、例えばシングルダマシン法が適用される。
層間絶縁膜４７の上に、さらに層間絶縁膜５０を形成する。層間絶縁膜５０には、例えば酸化シリコンが用いられ、その形成には、例えばＣＶＤが適用される。層間絶縁膜５０内に、配線５１を形成する。配線５１の形成には、例えばシングルダマシン法が適用される。配線５１は、下の導電プラグ４８に接続される。
図３Ｉに示すように、層間絶縁膜５０の上に、さらに層間絶縁膜５５を形成する。層間絶縁膜５５には、例えば酸化シリコン等が用いられ、その形成にはＣＶＤが適用される。層間絶縁膜５５にビアホール５６を形成する。ビアホール５６の底面に、配線５１が露出する。
図３Ｊに示すように、層間絶縁膜５５の上にパッド５８を形成する。パッド５８は、ビアホール５６内を経由して、下の配線５１に接続される。パッド５８は、バリアメタル膜の形成、銅のめっき、及びパターニングにより形成される。
図３Ｋに示すように、支持基板３０から最上層の層間絶縁膜５５までの積層構造を分割することにより、半導体チップ２０Ａ、２０Ｂを含むマルチチップモジュールが得られる。
図３Ｃに示した状態で、樹脂製の充填部材３６と、支持基板３０との熱膨張係数の相違により、支持基板３０に反りが発生する場合がある。この反りを低減させるために、低い面３２から絶縁膜１５Ａ、１５Ｂの上面までの高さを低くし、低い面３１を画定する領域の支持基板３０を厚くすることが好ましい。例えば、低い面３１を画定する領域の支持基板３０の厚さ（薄い部分の厚さ）を、低い面３２から絶縁膜１５Ａ、１５Ｂの上面までの高さの２倍以上にすることが好ましい。
また、低い面３１を画定する領域の支持基板３０を厚くすることにより、分割後のマルチチップモジュールの機械的強度を高く維持することができる。
［実施例２］
次に、図４Ａ〜図４Ｈを参照して、実施例２による半導体装置の製造方法について説明する。
図４Ａに示すように、ウエハ１０Ａの表面に形成されているパッド１３Ａの上に、導電プラグ６０Ａを形成する。導電プラグ６０Ａの高さは、例えば１５μｍであり、その直径は、例えば５μｍである。導電プラグ６０Ａの形成には、例えばセミアディティブ法が用いられる。
図４Ｂに示すように、ウエハ１０Ａの上に絶縁膜６１Ａを形成し、導電プラグ６０Ａを覆う。絶縁膜６１Ａには、例えば酸化シリコン、窒化シリコン等の絶縁材料が用いられる。絶縁膜６１Ａの厚さは、例えば２０μｍである。絶縁膜６１Ａの形成には、例えばＣＶＤが適用される。
図４Ｃに示すように、ウエハ１０Ａの背面を研削することにより、ウエハ１０Ａを２５０μｍ程度まで薄くする。
図４Ｄに示すように、ウエハ１０Ａを、チップ単位に分割する。分割された半導体チップ２０Ａは、分割されたウエハ（基板）１０Ａ、パッド１３Ａ、導電プラグ６０Ａ、及び絶縁膜６１Ａを含む。
図４Ｅに示すように、異なる回路が形成されている他のウエハから分割された他の半導体チップ２０Ｂを準備する。半導体チップ２０Ｂは、基板１０Ｂ、パッド１３Ｂ、導電プラグ６０Ｂ、及び絶縁膜６１Ｂを含む。
図４Ｃに示した各ウエハの研削時に、高精度な加工が可能な研削では、残されるウエハの厚さを制御することにより、複数の半導体チップ２０Ａ、２０Ｂの厚さを、２５０μｍ±１μｍの範囲内に収めることができる。
図４Ｆに示すように、支持基板３０の低い面３２の上に、半導体チップ２０Ａ、２０Ｂを搭載する。支持基板３０は、図２Ｄに示した実施例１による方法で用いたものと同一である。支持基板３０の高い面３３から１０μｍ以上研削して、研削を停止する。１００μｍ研削すると、研削後の加工精度が出やすい。支持基板３０の高い面３３が、導電プラグ６０Ａ、６０Ｂの底面よりも高くなるように、低い面３２と高い面３３との高低差が設定されている。
図４Ｇに示すように、支持基板３０の上に充填部材３６を堆積させる。充填部材３６の堆積には、図３Ｂに示した実施例１による方法の充填部材３６と同一の方法が適用される。半導体チップ２０Ａ、２０Ｂが充填部材３６で覆われる。図３Ｃに示した方法と同じ方法で、支持基板３０の高い面３３が露出し、さらに１０μｍ以上研削して、研削を停止する。１００μｍ以上研削すると、研削後の加工精度が出やすい。充填部材３６、絶縁膜６１Ａ、６１Ｂの上層部分、及び導電プラグ６０Ａ、６０Ｂの上層部分を研削する。
図４Ｈに、研削後の断面図を示す。絶縁膜６１Ａ、６１Ｂ、導電プラグ６０Ａ、６０Ｂ、充填部材３６の上面が、高い面３３とほぼ同一の高さになる。この構造は、実施例１による方法の図３Ｅに示した構造とほぼ同一である。一例として、研削前の導電プラグ６０Ａ、６０Ｂの厚さを１５μｍにした場合、研削後の表面を、研削前の導電プラグ６０Ａ、６０Ｂの上面と底面との間に位置させるためのマージンは、±７．５μｍになる。半導体チップ２０Ａ、２０Ｂの厚さのばらつきは±１．５μｍ以下であり、半導体チップ２０Ａ、２０Ｂを接着するための接着剤層の厚さのばらつきが±２μｍである。研削の目標厚さと、実際に研削される厚さとの誤差は、±１μｍ以下にすることが可能である。研削後の面内の高さのばらつきは、±１μｍ以下にすることが可能である。これらの条件から、研削後の表面を、研削前の導電プラグ６０Ａ、６０Ｂの上面と底面との間に位置させることが十分可能であることが、以上の考察によりわかった。研削後の工程は、実施例１の図３Ｆ〜図３Ｋに示した工程と共通である。
実施例２による方法でも、実施例１による方法と同一の効果が得られる。また、図４Ｇに示した充填部材３６の形成時における樹脂の硬化の際に、導電プラグ６０Ａ、６０Ｂが絶縁膜６１Ａ、６１Ｂで覆われている。樹脂が銅に直接接していると、その硬化時に銅が酸化され易いことがわかった。導電プラグ６０Ａ、６０Ｂが絶縁膜６１Ａ、６１Ｂで覆うと、導電プラグ６０Ａ、６０Ｂの酸化を防止することができる。
［実施例３］
次に、図５Ａ〜図５Ｄを参照して、実施例３による半導体装置の製造方法について説明する。
図５Ａに、実施例３で用いられる半導体チップ２０Ａ、２０Ｂの断面図を示す。以下、図４Ｄ、図４Ｅに示した実施例２で用いられる半導体チップ２０Ａ、２０Ｂとの相違点について説明する。実施例３の半導体チップ２０Ａ、２０Ｂに形成されている導電プラグ６０Ａ、６０Ｂは、図４Ｄ、図４Ｅに示した導電プラグ６０Ａ、６０Ｂよりも太い。例えば、実施例３で用いられる半導体チップ２０Ａ、２０Ｂの導電プラグ６０Ａ、６０Ｂの平断面の面積は、パッド１３Ａ、１３Ｂの面積とほぼ同じである。なお、導電プラグ６０Ａ、６０Ｂの平断面の面積を、パッド１３Ａ、１３Ｂの面積より大きくしてもよい。その他の構造は、図４Ｄに示したものと同一である。導電プラグ６０Ａ、６０Ｂは、隣の導電プラグに対応するパッド１３Ａ、１３Ｂに接触しないという条件の下で、なるべく太くすることが好ましい。
図５Ｂに示すように、半導体チップ２０Ａ、２０Ｂを、支持基板３０の低い面３２に搭載する。図５Ｂに示した状態までの工程は、実施例２の図４Ｅ〜図４Ｇまでの工程と共通である。太い導電プラグ６０Ａ、６０Ｂが平坦化された表面に露出している。平坦化された表面において、導電領域が占める割合が大きいため、この表面に配線を形成することは困難である。
図５Ｃに示すように、平坦化された表面の上に、層間絶縁膜６５を形成する。層間絶縁膜６５には、酸化シリコン、窒化シリコン等の無機絶縁材料、または絶縁性樹脂が用いられる。
層間絶縁膜６５を貫通する導電プラグ６６を形成する。導電プラグ６６は、その下の導電プラグ６０Ａ、６０Ｂに接続される。導電プラグ６６は、その下の導電プラグ６０Ａ、６０Ｂよりも細い。導電プラグ６６の形成には、例えばシングルダマシン法を適用することができる。これにより、層間絶縁膜６５の平坦な表面のうち、導電領域が占める割合が、図５Ｂに示した平坦な表面のうち、導電領域が占める割合よりも小さくなる。
図５Ｄに示すように、層間絶縁膜６５の上に、配線６８を形成する。配線６８は半導体チップ２０Ａと２０Ｂとを電気的に接続する。配線６８の形成には、例えばセミアディティブ法が適用される。その後の工程は、実施例１の図３Ｇ〜図３Ｋに示した工程と共通である。
エポキシ樹脂の絶縁膜に形成したビアホールに、銅の導電プラグを充填した層間接続構造を、高温雰囲気に長時間放置すると、導電プラグの電気抵抗が上昇することがわかった。これは、導電プラグのうち、エポキシ樹脂に接している部分が変質することによる。導電プラグの電気抵抗の上昇の程度について、複数の試料を作製して評価を行った。以下、評価結果について説明する。
導電プラグの高さ（厚さ）を１５μｍにし、直径が５μｍ、１０μｍ、１５μｍ、２０μｍ、４０μｍの導電プラグを作製した。この試料を、１３０℃の雰囲気で１００時間放置し、電気抵抗の上昇率を測定した。測定結果は下記の通りである。
Figure 2011165690
 導電プラグを太くすることにより、電気抵抗の上昇率が抑制されていることがわかる。これは、太い導電プラグでは、その平断面内において、エポキシ樹脂と銅との界面近傍の変質する部分が占める割合が低いためである。
実施例３においては、第１の絶縁膜６１Ａ、６１Ｂに、エポキシ樹脂等の絶縁性樹脂を用いることも可能である。
次に、相対的に太い下側導電プラグの上に、相対的に細い上側導電プラグを配置した２段構造のプラグの電気抵抗の上昇率を評価した。２段構造の導電プラグの電気抵抗の上昇率の測定結果を以下に示す。
Figure 2011165690
 下側プラグの高さは１５μｍであり、上側プラグの高さは０．３μｍである。上側プラグの直径を５μｍまで細くしても、下側プラグの直径が２０μｍ以上であれば、電気抵抗の上昇率は４．５％以下に抑えることができる。上側プラグが低いため、銅の酸化による電気抵抗の上昇幅が小さい。この結果、２段構造のプラグの電気抵抗の上昇率が抑制されている。
実施例３では、相対的に細い上側の導電プラグ６６を低くすることができる。従って、層間絶縁膜６５に、エポキシ樹脂等の絶縁性樹脂を用いることが可能である。
実施例３では、導電プラグ６０Ａ、６０Ｂが太いため、導電プラグ６０Ａ、６０Ｂを高くしても、電気抵抗の上昇は小さい。このため、実施例２の場合に比べて、導電プラグ６０Ａ、６０Ｂを高くすることが可能である。導電プラグ６０Ａ、６０Ｂを高くすると、図５Ｂに示した支持基板３０の高い面３３と、導電プラグ６０Ａ、６０Ｂとの高さ方向の研削量マージンが大きくなる。また、図５Ｃに示した層間絶縁膜６５は、絶縁が確保されていればほとんど問題ないので、細い導電プラグ６６は、太い導電プラグ６０Ａ、６０Ｂよりも低くすることが可能である。
また、実施例３では、導電プラグ６０Ａ、６０Ｂを太くしているため、その機械的強度も強い。このため、図５Ｂに示した平坦化表面を得るための研削時における導電プラグ６０Ａ、６０Ｂの損傷が生じにくくなる。例えば、導電プラグ６０Ａ、６０Ｂの直径を２０μｍにすると、その高さを６０μｍまで高くしても、研削時の損傷は殆ど生じなかった。
［実施例４］
図６Ａ〜図６Ｃを参照して、実施例４による半導体装置の製造方法について説明する。
図６Ａに示すように、平坦な上面を有する支持基板７０の上に、半導体チップ２０Ａ、２０Ｂを搭載する。半導体チップ２０Ａ、２０Ｂは、図１Ｅ、図１Ｆに示した実施例１で用いられた半導体チップ２０Ａ、２０Ｂと同一のものである。なお、図４Ｄ、図４Ｅに示した半導体チップ２０Ａ、２０Ｂ、図５Ａに示した半導体チップ２０Ａ、２０Ｂと同一構造としてもよい。半導体チップ２０Ａ、２０Ｂは、接着剤で支持基板７０に固定される。支持基板７０には、例えばシリコンウエハ、ガラス基板等が用いられ、その平面形状は例えば円形である。
図６Ｂに示すように、支持基板７０の上に、枠部材７１を接着剤で貼り付ける。枠部材７１は、図６Ｃに示すように、支持基板７０の外周に沿うリング状の平面形状を有する。枠部材７１には、例えばガラス、セラミック等、図３Ｂに示した充填部材３６よりも硬い材料が用いられる。枠部材７１の上面３３が、実施例１の図２Ｄに示した支持基板３０の高い面３３と同じ機能を持つ。図６Ｂに示した構造を形成した後の工程は、実施例１の図３Ｂ〜図３Ｋに示した工程と共通である。
実施例４では、実施例１の図２Ｃ、図２Ｄに示した凹部３１を形成する代わりに、枠部材７０を貼り付ければよい。実施例４のように、枠部材７１を用いる方法と、支持基板３０に、研削等により凹部を形成する方法とを比較すると、前者の方が、研削で凹部を形成する際に生じる厚みのばらつきの影響を受けないという点で優れている。後者は、枠部材を必要としないため、枠部材による部品コストの増大を抑制することができる。
［実施例５］
図７Ａ〜図７Ｃを参照して、実施例５による半導体装置の製造方法について説明する。
図７Ａに、実施例５で用いる枠部材７１の平面図を示す。実施例４では、リング状の枠部材７１を用いたが、実施例５で用いる枠部材７１は、リング状部分７１Ａと、その内側に形成された格子部分７１Ｂとを含む。格子部分７１Ｂにより、行列状に配置された正方形の開口部７１Ｃが画定される。
図７Ｂに、支持基板７０に枠部材７１及び半導体チップ２０Ａ、２０Ｂを貼り付けた状態の断面図を示す。図７Ｃに、図７Ｂの一点鎖線７Ｃ−７Ｃにおける平断面図を示す。図７Ｃの一点鎖線７Ｂ−７Ｂにおける断面図が図７Ｂに相当する。
１つの開口部７１Ｃ内に、一対の半導体チップ２０Ａ、２０Ｂが配置されている。枠部材７１の上面３３が、実施例１の図２Ｄに示した支持基板３０の高い面３３と同じ機能を持つ。図６Ｂに示した構造が形成された後の工程は、実施例１の図３Ｂ〜図３Ｋに示した工程と共通である。
図７Ｄに、分割後のマルチチップモジュールの断面図を示す。支持基板７０、及び枠部材７１は、格子部分７１Ｂの中心線に沿って分割される。実施例１では、図３Ｋに示したように、マルチチップモジュールの端面に充填部材３６が露出していたが、実施例５では、端面に枠部材７１の格子部分７１Ｂが露出し、充填部材３６は露出しない。
実施例５では、枠部材７１が格子部分７１Ｂを有するため、実施例１に比べて、図３Ｂに示した充填部材３６が少量になる。使用する樹脂が少量であるため、樹脂と支持基板との熱膨張係数の相違に起因して発生する基板の反りを抑制することができる。
また、実施例５では、実施例１の図３Ｊに示した樹脂製の充填部材３６ではなく、ガラス等の格子部分７１Ｂに沿ってダイシングを行うことになる。このため、ダイシング時の不良の発生を低減させることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
以上の実施例１〜実施例５を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
第１の面と、前記第１の面よりも高い第２の面とを含む支持基板と、
前記第１の面に搭載された複数のチップと、
前記チップの各々の上に配置された第１の絶縁膜と、
前記第１の絶縁膜の各々を貫通して、前記チップに接続された第１の導電プラグと、
前記チップの間に充填された樹脂製の充填部材と、
前記第１の絶縁膜及び前記充填部材の上に配置され、異なるチップを相互に接続する配線と
を有し、
前記第２の面、前記第１の絶縁膜の上面、及び前記充填部材の上面の高さが揃っている半導体装置。
（付記２）
前記第１の導電プラグの上面と、前記第１の絶縁膜の上面との高さが揃っている付記１に記載の半導体装置。
（付記３）
さらに、
前記第１の絶縁膜、前記充填部材、及び前記第２の面の上に配置された第２の絶縁膜と、
前記第２の絶縁膜を貫通し、前記第１の導電プラグに接続され、前記第１の導電プラグよりも細い第２の導電プラグと
を有し、
前記配線が、前記第２の絶縁膜の上に配置され、前記第２の導電プラグを介して前記第１の導電プラグに接続されている付記２に記載の半導体装置。
（付記４）
第１の面と、前記第１の面よりも高い第２の面とを含む支持基板の前記第１の面に、パッドが第１の絶縁膜で覆われた複数のチップを搭載する工程と、
前記複数のチップの間に充填部材を充填するとともに、前記複数のチップ及び前記第２の面を、前記充填部材で覆う工程と、
前記第２の面及び前記第１の絶縁膜が露出するまで、前記充填部材を研削する工程と、
前記充填部材を研削した後、前記チップのうち１つのチップのパッドと、他のチップのパッドとを接続する配線を、前記充填部材と前記第１の絶縁膜との上に形成する工程と
を有する半導体装置の製造方法。
（付記５）
前記チップの各々の、前記第１の絶縁膜内に、前記パッドに接続された第１の導電プラグが形成されており、
前記充填部材を研削する工程において、前記第１の導電プラグが露出するまで前記充填部材を研削する付記４に記載の半導体装置の製造方法。
（付記６）
前記充填部材を研削した後、前記配線を形成する前に、さらに、
前記第１の絶縁膜、前記充填部材、及び前記第２の面の上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜内に、前記第１の導電プラグに接続され、該第１の導電プラグよりも細い第２の導電プラグを形成する工程と
を有し、
前記配線を、前記第２の絶縁膜の上に形成し、前記第２の導電プラグを介して前記第１の導電プラグに接続する付記５に記載の半導体装置の製造方法。
（付記７）
前記複数のチップを搭載する工程の前に、さらに、基板の一方の表面からを研削して、前記第１の面を底面とする凹部を形成することにより、前記支持基板を準備する工程を有する付記４乃至６のいずれか１項に記載の半導体装置の製造方法。
（付記８）
前記複数のチップを搭載する工程の前に、さらに、前記第１の面が露出した基板の該第１の面の一部の領域に、高さが一定の枠部材を固定することにより、該枠部材の上面を前記第２の面とする前記支持基板を準備する工程を有する付記４乃至６のいずれか１項に記載の半導体装置の製造方法。
（付記９）
前記枠部材が、格子模様の平面形状を持つ格子部分を含み、
前記格子部分の格子線に囲まれた開口部の各々の内側に、前記複数のチップが搭載されており、
前記配線は、前記開口部の各々の内側の異なるチップのパッドを相互に接続する付記８に記載の半導体装置の製造方法。
（付記１０）
支持基板と、
前記支持基板の上に搭載され、上面にパッドが形成された複数のチップと、
前記チップの各々の上に形成された第１の絶縁膜と、
前記第１の絶縁膜内に配置され、前記パッドにそれぞれ接続された複数の第１の導電プラグと、
前記複数のチップの間に充填され、前記第１の絶縁膜の上面とともに１つの面をなす樹脂製の充填部材と、
前記第１の絶縁膜及び前記充填部材の上に配置された第２の絶縁膜と、
前記第２の絶縁膜内に配置され、前記第１の導電プラグにそれぞれ接続され、前記第１の導電プラグよりも細い第２の導電プラグと、
前記第２の絶縁膜の上に形成され、前記第２の導電プラグ、及び前記第１の導電プラグを介して、異なるチップのパッドを相互に接続する配線と
を有する半導体装置。
１０Ａ ウエハ
１１Ａ チップ領域
１２Ａ ストリート
１３Ａ パッド
１５Ａ、１５Ｂ 絶縁膜
２０Ａ、２０Ｂ 半導体チップ
３０ シリコンウエハ（支持基板）
３１ 凹部
３２ 相対的に低い面
３３ 相対的に高い面
３５ 接着剤
３６ 充填部材
４０ 回転定盤
４１ 砥石
４５ 導電プラグ
４６ 配線
４７ 層間絶縁膜
４８ 導電プラグ
５０ 層間絶縁膜
５１ 配線
５５ 層間絶縁膜
５６ 開口
５８ パッド
６０Ａ、６０Ｂ 導電プラグ
６１Ａ、６１Ｂ 絶縁膜
６５ 層間絶縁膜
６６ 導電プラグ
６８ 配線
７０ 支持基板
７１ 枠部材

Claims (5)

  1. 第１の面と、前記第１の面よりも高い第２の面とを含む支持基板と、
    前記第１の面に搭載された複数のチップと、
    前記チップの各々の上に配置された第１の絶縁膜と、
    前記第１の絶縁膜の各々を貫通して、前記チップに接続された第１の導電プラグと、
    前記チップの間に充填された樹脂製の充填部材と、
    前記第１の絶縁膜及び前記充填部材の上に配置され、異なるチップを相互に接続する配線と
    を有し、
    前記第２の面、前記第１の絶縁膜の上面、及び前記充填部材の上面の高さが揃っている半導体装置。
  2. 前記第１の導電プラグの上面と、前記第１の絶縁膜の上面との高さが揃っている請求項１に記載の半導体装置。
  3. さらに、
    前記第１の絶縁膜、前記充填部材、及び前記第２の面の上に配置された第２の絶縁膜と、
    前記第２の絶縁膜を貫通し、前記第１の導電プラグに接続され、前記第１の導電プラグよりも細い第２の導電プラグと
    を有し、
    前記配線が、前記第２の絶縁膜の上に配置され、前記第２の導電プラグを介して前記第１の導電プラグに接続されている請求項２に記載の半導体装置。
  4. 第１の面と、前記第１の面よりも高い第２の面とを含む支持基板の前記第１の面に、パッドが第１の絶縁膜で覆われた複数のチップを搭載する工程と、
    前記複数のチップの間に充填部材を充填するとともに、前記複数のチップ及び前記第２の面を、前記充填部材で覆う工程と、
    前記第２の面及び前記第１の絶縁膜が露出するまで、前記充填部材を研削する工程と、
    前記充填部材を研削した後、前記チップのうち１つのチップのパッドと、他のチップのパッドとを接続する配線を、前記充填部材と前記第１の絶縁膜との上に形成する工程と
    を有する半導体装置の製造方法。
  5. 支持基板と、
    前記支持基板の上に搭載され、上面にパッドが形成された複数のチップと、
    前記チップの各々の上に形成された第１の絶縁膜と、
    前記第１の絶縁膜内に配置され、前記パッドにそれぞれ接続された複数の第１の導電プラグと、
    前記複数のチップの間に充填され、前記第１の絶縁膜の上面とともに１つの面をなす樹脂製の充填部材と、
    前記第１の絶縁膜及び前記充填部材の上に配置された第２の絶縁膜と、
    前記第２の絶縁膜内に配置され、前記第１の導電プラグにそれぞれ接続され、前記第１の導電プラグよりも細い第２の導電プラグと、
    前記第２の絶縁膜の上に形成され、前記第２の導電プラグ、及び前記第１の導電プラグを介して、異なるチップのパッドを相互に接続する配線と
    を有する半導体装置。
JP2010023043A 2010-02-04 2010-02-04 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5610422B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010023043A JP5610422B2 (ja) 2010-02-04 2010-02-04 半導体装置及び半導体装置の製造方法
US13/019,509 US8399295B2 (en) 2010-02-04 2011-02-02 Semiconductor device and its manufacture method
US13/764,532 US8791561B2 (en) 2010-02-04 2013-02-11 Semiconductor device and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010023043A JP5610422B2 (ja) 2010-02-04 2010-02-04 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011165690A true JP2011165690A (ja) 2011-08-25
JP5610422B2 JP5610422B2 (ja) 2014-10-22

Family

ID=44340900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010023043A Expired - Fee Related JP5610422B2 (ja) 2010-02-04 2010-02-04 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8399295B2 (ja)
JP (1) JP5610422B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
TWI543320B (zh) * 2014-08-29 2016-07-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法
TW201729308A (zh) * 2016-02-05 2017-08-16 力成科技股份有限公司 晶圓級封裝結構的製造方法
TWI645523B (zh) * 2017-07-14 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die
US11784091B2 (en) * 2019-08-30 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
EP3866187A1 (en) * 2020-02-12 2021-08-18 Infineon Technologies Austria AG A semiconductor device comprising an embedded semiconductor die and a method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786502A (ja) * 1993-06-23 1995-03-31 Omron Corp マルチチップｉｃの製造方法
JP2000252407A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd マルチチップモジュール
JP2005506678A (ja) * 2000-12-08 2005-03-03 インテル・コーポレーション 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
AU2003253425C1 (en) * 2002-08-09 2006-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP4337860B2 (ja) 2006-10-06 2009-09-30 カシオ計算機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786502A (ja) * 1993-06-23 1995-03-31 Omron Corp マルチチップｉｃの製造方法
JP2000252407A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd マルチチップモジュール
JP2005506678A (ja) * 2000-12-08 2005-03-03 インテル・コーポレーション 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP5610422B2 (ja) 2014-10-22
US20130154102A1 (en) 2013-06-20
US8791561B2 (en) 2014-07-29
US20110187002A1 (en) 2011-08-04
US8399295B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
JP5610422B2 (ja) 半導体装置及び半導体装置の製造方法
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI415202B (zh) 封裝結構之製造方法
JP5605429B2 (ja) 半導体素子内蔵配線基板
TW201709455A (zh) 具有空腔的微電子組件及製造方法
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US20030122246A1 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
TW201639114A (zh) 扇出晶圓級封裝結構
JP3673094B2 (ja) マルチチップ半導体装置
JP2004214543A (ja) 半導体装置及びその製造方法
TW201701429A (zh) 晶圓級封裝及其製作方法
JP2003007909A (ja) 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器
TWI588954B (zh) 晶片封裝體及其製造方法
CN117276232A (zh) 一种芯片封装结构及制作方法
KR20110135075A (ko) 반도체 소자의 제조 방법
TW201901874A (zh) 半導體封裝
TWI841894B (zh) 半導體裝置及其製造方法
CN113097201B (zh) 半导体封装结构、方法、器件和电子产品
US11594506B2 (en) Semiconductor package
JP5559773B2 (ja) 積層半導体装置の製造方法
CN114267662A (zh) 一种基于硅基的砷化镓射频芯片封装结构及其制备方法
WO2018033157A1 (zh) 一种半导体封装结构及其制造方法
CN113078149B (zh) 半导体封装结构、方法、器件和电子产品
CN113078148B (zh) 半导体封装结构、方法、器件和电子产品
EP4379793A1 (en) Semiconductor packaging substrate, semiconductor packages, and method for manufacturing the semiconductor packaging substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140826

R150 Certificate of patent or registration of utility model

Ref document number: 5610422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees