CN101110398A - 覆晶封装件及其制造方法 - Google Patents

覆晶封装件及其制造方法 Download PDF

Info

Publication number
CN101110398A
CN101110398A CNA2006100992572A CN200610099257A CN101110398A CN 101110398 A CN101110398 A CN 101110398A CN A2006100992572 A CNA2006100992572 A CN A2006100992572A CN 200610099257 A CN200610099257 A CN 200610099257A CN 101110398 A CN101110398 A CN 101110398A
Authority
CN
China
Prior art keywords
protective layer
opening
substrate
layer
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100992572A
Other languages
English (en)
Inventor
谢爵安
戴丰成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNA2006100992572A priority Critical patent/CN101110398A/zh
Publication of CN101110398A publication Critical patent/CN101110398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种覆晶封装件，包括有：一晶片结构、一基板与一底胶。晶片结构包括有：基底、数个焊垫、第一保护层、第二保护层与数个导电凸块。数个焊垫形成于基底上。第一保护层形成于基底上并露出这些焊垫。第二保护层形成于第一保护层上，第二保护层具有数个第一开口及第二开口，这些第一开口位于这些焊垫上，第二开口位于非这些焊垫所在的区域，且第二开口底部的宽度，大于第二开口顶部的宽度。导电凸块形成于焊垫上。基板具有数个接点，对应于这些导电凸块设置。

Description

覆晶封装件及其制造方法
技术领域
本发明是涉及一种覆晶封装件及其制造方法，尤其是一种可抗应力的覆晶封装件及其制造方法。
背景技术
请分别参照图1A至图1F，图1A至图1F所示为现有形成覆晶封装件的流程示意图。欲形成覆晶封装件时需经过以下流程，首先如图1A所示，于基底101上形成第一保护层103并露出复数个焊垫105。然后，如图1B所示形成第二保护层107于第一保护层103上，并经由曝光显影的方式形成复数个开口109。接着，如第1C图所示沉积凸块下金属层111(Under Bump Metallurgylayer，UBM)于第二保护层107上，并进行凸块下金属层111的图案化制程。然后，如图1D所示，于凸块下金属层111上成复数个导电凸块113以形成一晶片结构120。
在形成晶片结构120后遂入覆晶的步骤。如第1E图所示，当形成晶片结构120后，覆晶黏合晶片结构120。使复数个导电凸块113一端连接至基板115上复数个接点117。最后，在基板115与晶片结构120之间填胶(Underfill)，形成覆晶封装件100。
在形成覆晶封装件100后，厂商会将此封装件进行可靠度测试(Reliabilitytest)，包括：温度变化、压力变化及机械性质变化。在经过许多周期的测试后，有时会发现基板115与晶片结构120之间产生脱离的现象，例如导电凸块113与基板115接点117之间，导电凸块113与焊垫105之间，或填胶与第二保护层107之间会产生脱离的现象。究其因果，是由于导电凸块113与接点117间，导电凸块113与焊垫105间，或填胶与第二保护层107间彼此的结合力及黏着力不足所致。因此，也降低了产品的可靠度及竞争力。
发明内容
本发明所欲解决的技术问题是提供一种提升封装成品的抗应力与可靠度的覆晶封装件。本发明所欲解决的另一技术问题是提供一种上述可提升封装成品的覆晶封装件的制造方法。
为解决上述技术问题，本发明提出的一种覆晶封装件的技术方案，包括有：一晶片结构、一基板及一底胶。晶片结构包括有：基底、数个焊垫、第一保护层、第二保护层及数个导电凸块。数个焊垫形成于基底上。第一保护层形成于基底上并露出这些焊垫。第二保护层形成于第一保护层上，第二保护层具有数个第一开口及第二开口，这些第一开口位于这些焊垫上，第二开口位于非这些焊垫所在的区域，且第二开口的底部的宽度，大于第二开口的顶部的宽度，第二开口的底部面向第一保护层。导电凸块形成于焊垫上。基板具有数个接点，对应于这些导电凸块设置，这些接点分别与这些导电凸块电连接。
为解决上述另一个技术问题，本发明提出的一种形成覆晶封装件的方法技术方案，包括有：首先提供一基底。然后在基底形成第一保护层及数个焊垫，且焊垫露出于第一保护层中。接着，在第一保护层上形成第二保护层，并曝显形成数个第一开口及至少一个第二开口，第二开口的底部的宽度，大于第二开口的顶部的宽度，第二开口的底部面向第一保护层。然后，在这些第一开口中形成数个导电凸块，切割基底以形成多数个晶片结构。接着，提供一基板。然后，覆晶这些晶片结构于基板上。最后，在晶片结构与基板间填充底胶。
本发明上述技术方案所揭露的覆晶封装件及其制造方法，第一开口的底部宽度大于顶部宽度可协助第二保护层夹持住导电凸块，防止导电凸块脱落离开焊垫，而第二开口形成底切可以增加底胶与晶片结构的夹持力，使晶片结构与基板之间的附着力增加。采用这样的结构，覆晶封装件的整体抗应力值便可以提升。同时，也可以增加产品的可靠度。
附图说明
图1A至图1F所示为现有形成覆晶封装件的流程示意图；
图2A至图2F所示为形成晶片结构的流程示意图；
图3A至图3B所示为覆晶的流程示意图；
图4所示为第二保护层形成底切的示意图。
其中，附图标记说明如下：
100、200    覆晶封装件
101、201    基底
103、203    第一保护层
105、205    焊垫
107、207    第二保护层
109         开口
111、211    凸块下金属层
113、213    导电凸块
115、215    基板
117         接点
120、220    晶片结构
221         第一开口
223         第二开口
231         第二光阻层
237         焦点
239         光罩
240         光阻层开口
241         底胶
244         填充材料
具体实施方式
请参照图2A至图2F，图中所示为形成晶片结构的流程示意图。如图2A所示，在基底201上形成第一保护层203(passivation layer)，并露出数个焊垫205。如图2B所示，在第一保护层203上形成第二保护层207。并且在第二保护层207上，形成数个第一开口221及至少一个第二开223，第二开223的底部的宽度b1，大于第二开223顶部的宽度b2，以形成一底切(Undercut)。另外，第一开口221底部的宽度a1也大于第一开口221顶部的宽度a2以形成另一底切。第二开223的底部面向第一保护层203。第二保护层207的材质为感光性聚酰亚胺(photosensitive polyimide)较佳，使第二保护层207可以达到吸收应力(Stress Buffer)的作用。
接着如图2C至图2F所示，在第二保护层207及数个焊垫205上沉积凸块下金属层211(UBM)。如图2D所示，在凸块下金属层211上形成第一光阻层。之后，蚀刻部分凸块下金属层211，并移除第一光阻层(图中未表示)。以便形成第二光阻层231，并进行图案化第二光阻层231的动作。以使第二光阻层231具有数个光阻层开口240，这些光阻层开口240位于数个第一开口221的上方。当光阻层开口240形成后，在这些第一开口221内填充导电材料244，例如以印刷方式形成于第一开口221上，这些导电材料244例如为锡铅的合金。然后，回焊(Reflow)这些导电材料，并移除第二光阻层231以形成数个球状的导电凸块213，切割基底201以形成多数个晶片结构220。
请参照图3A与图3B，图中所示未覆晶的流程示意图。在形成晶片结构220后，覆晶晶片结构220以与基板215黏合。在基板215侧具有数个接点233，对应于这些导电凸块213而设置，这些接点233用以与导电凸块213电连接。最后，在晶片结构220与基板215间填充底胶241(Underfill)，以完成覆晶封装件200。覆晶封装件200的底胶会流入到数个第二开口223中，由于梯形的第二开口223具有底部的宽度大于顶部的宽度的特性，因此可以增加晶片结构220与基板215之间的锚定效果，以增加晶片结构220及基板215间彼此的附着力。
导电凸块213与焊垫205之间，也是通过数个梯状的第一开口221以增加焊垫205与导电凸块213之间彼此的附着力。如此作法，覆晶封装件200的整体抗应力值即可被提高。
为了实现如图2B所示的开口形状，亦即第一开口221及第二开口223的底部的宽度大于第一开口221及第二开口223的顶部宽度。可采用以下几种方式，包括：第一种采用调整曝光机焦距的方式。第二种采用过度显影的方式。
请参照图4，图中所示为第二保护层形成底切的示意图。在形成每个第一开口221及每个第二开口223时，通过调整曝光机，光线经过光罩239，曝光时光线射入第二保护层207，光线焦点237位于第二保护层207的上方，并与第二保护层207的底部夹角一锐角。通过显影除去部分的第二保护层207后，由于第二保护层207的底部的光照强度即可使每个第一开口221及每一个第二开口223形成下大上小的梯形状。另外，由于光线照在第二保护层207上方，第二保护层207上方所吸收光线的能量较高，使得第二保护层207上方与下方的分子键结的状态不同。因此也可通过增加显影时间(过度显影)，来使第二保护层207底部被移除的量大于顶部，以形成底切(Undercut)形状。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，可作各种更动与润饰，因此本发明的保护范围以后附的申请专利范围所界定者为准。

Claims (10)

1.一种覆晶封装件，其特征在于，包括有：
一晶片结构，包括有：
一基底；
复数个焊垫，形成于该基底上；
一第一保护层，形成于该基底上，并露出所述焊垫；及
一第二保护层，形成于该第一保护层上，该第二保护层具有复数个第一开口及至少一第二开口，所述第一开口位于所述焊垫上，该第二开口位于非所述焊垫所在的区域，且该第二开口的底部的宽度，大于该至少一第二开口的顶部的宽度，该至少一第二开口的底部面向该第一保护层；
复数个导电凸块，形成于该焊垫上；以及
一基板，具有复数个接点，对应于所述导电凸块设置，所述接点分别与所述导电凸块电连接。
2.如权利要求1所述的覆晶封装件，其特征在于，进一步包括有一底胶，填充于该基板及该晶片结构之间，并填入该第二开口内。
3.如权利要求1所述的覆晶封装件，其特征在于，其中所述第一开口的底部的宽度大于所述第一开口顶部的宽度，且所述第一开口的底部面向该第一保护层。
4.如权利要求1所述的覆晶封装件，其特征在于，其中该晶片结构进一步包括一凸块下金属层，形成于该导电凸块与该焊垫之间。
5.一种形成覆晶封装件的方法，其特征在于，包括有：
提供一基底；
形成一第一保护层及复数个焊垫于该基底，且该焊垫露出于该第一保护层中；
形成一第二保护层于该第一保护层上，并曝显形成复数个第一开口及至少一第二开口，该至少一第二开口的底部的宽度，大于该至少一第二开口的顶部的宽度，该至少一第二开口的底部面向该第一保护层；
形成复数个导电凸块于所述第一开口中；
切割该基底以形成多数个晶片结构；
提供一基板；
覆晶所述晶片结构之一于该基板上；以及
在该晶片结构与该基板间填充一底胶。
6.如权利要求5所述的方法，其特征在于，其中在形成所述第一开口后，进一步包括：
在该第二保护层与所述焊垫上沉积一凸块下金属层；及
在该凸块下金属层之上形成一第一光阻层。
7.如权利要求6所述的方法，其特征在于，其中在形成该第一光阻层的步骤后，进一步包括有：
蚀刻部分的该凸块下金属层，并移除该第一光阻层；
形成一第二光阻层；
图案化该第二光阻层，使该第二光阻层具有复数个光阻层开口，所述光阻层开口位于所述第一开口的上方；
在所述第一开口内填充一导电材料；以及
回焊该导电材料，并移除该第二光阻层以形成所述导电凸块。
8.如权利要求5所述的方法，其特征在于，其中形成该第二保护层的步骤中进一步包括有：
在该第一保护层上涂布该第二保护层，该第二保护层的材质为感光性聚酰亚胺(photosensitive polyimide)；
使用一光罩以对该第二保护层进行曝光；及
对该第二保护层进行过度显影，以形成所述第一开口及该至少一第二开口。
9.如权利要求6所述的方法，其特征在于，其中对该第二保护层进行曝光的步骤中进一步包括有：
调整一曝光机的曝光焦距，使得进行曝光时的光线焦点位于该第二保护层的上方形成锐角。
10.如权利要求8所述的方法，其特征在于，其中形成该第二保护层的步骤包括有：
涂布该第二保护层于该第一保护层上，该第二保护层的材质为感光性聚酰亚胺(photosensitive polyimide)；
使用一光罩以对该第二保护层进行曝光，进行曝光时的光线焦点位于该第二保护层的上方；及
对该第二保护层进行显影以形成所述第一开口及该至少一第二开口。
CNA2006100992572A 2006-07-21 2006-07-21 覆晶封装件及其制造方法 Pending CN101110398A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006100992572A CN101110398A (zh) 2006-07-21 2006-07-21 覆晶封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006100992572A CN101110398A (zh) 2006-07-21 2006-07-21 覆晶封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN101110398A true CN101110398A (zh) 2008-01-23

Family

ID=39042381

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100992572A Pending CN101110398A (zh) 2006-07-21 2006-07-21 覆晶封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN101110398A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034798B (zh) * 2009-09-28 2013-09-04 日月光半导体制造股份有限公司 封装结构以及封装制程
CN103700679A (zh) * 2013-12-24 2014-04-02 颀中科技（苏州）有限公司 凸块生长制程的保护方法
CN108962764A (zh) * 2017-05-22 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
CN109065459A (zh) * 2018-07-27 2018-12-21 大连德豪光电科技有限公司 焊盘的制作方法
CN111312602A (zh) * 2020-02-26 2020-06-19 厦门通富微电子有限公司 封装方法
WO2020224480A1 (zh) * 2019-05-08 2020-11-12 华为技术有限公司 一种防止分层窜锡的封装及制造方法
WO2021203887A1 (zh) * 2020-04-10 2021-10-14 长鑫存储技术有限公司 半导体器件及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034798B (zh) * 2009-09-28 2013-09-04 日月光半导体制造股份有限公司 封装结构以及封装制程
CN103700679A (zh) * 2013-12-24 2014-04-02 颀中科技（苏州）有限公司 凸块生长制程的保护方法
CN108962764A (zh) * 2017-05-22 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
CN108962764B (zh) * 2017-05-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
US11335648B2 (en) 2017-05-22 2022-05-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor chip fabrication and packaging methods thereof
CN109065459A (zh) * 2018-07-27 2018-12-21 大连德豪光电科技有限公司 焊盘的制作方法
WO2020224480A1 (zh) * 2019-05-08 2020-11-12 华为技术有限公司 一种防止分层窜锡的封装及制造方法
CN111312602A (zh) * 2020-02-26 2020-06-19 厦门通富微电子有限公司 封装方法
WO2021203887A1 (zh) * 2020-04-10 2021-10-14 长鑫存储技术有限公司 半导体器件及其制备方法
CN113517198A (zh) * 2020-04-10 2021-10-19 长鑫存储技术有限公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN101110398A (zh) 覆晶封装件及其制造方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
TWI284947B (en) Method of wafer level package using elastomeric electroplating mask
CN102543902B (zh) 半导体器件及其制造方法
JP2009177118A (ja) ポストバンプ及びその形成方法
CN100395886C (zh) 半导体器件的制造方法
US20070120269A1 (en) Flip chip package and manufacturing method of the same
CN101587872B (zh) 半导体装置、半导体装置安装方法和半导体装置安装结构
CN103201835A (zh) 具有双重或多重蚀刻倒装芯片连接体的微电子封装和相应的制造方法
TW592013B (en) Solder bump structure and the method for forming the same
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
US7951648B2 (en) Chip-level underfill method of manufacture
CN100492627C (zh) 芯片结构、芯片封装结构及其工艺
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN2845167Y (zh) 倒装片封装结构
CN101383335B (zh) 半导体封装基板及其制作方法
CN101106114A (zh) 芯片结构及其形成方法
US20060079029A1 (en) Flexible circuit board processing method
JPH1062482A (ja) Ｉｃチップの試験のための方法および装置
JP2011530814A (ja) 誘電体封入を用いる半導体デバイスの信頼性強化
CN100555593C (zh) 形成焊接凸块的方法
CN116053202B (zh) 一种空腔结构晶圆级封装工艺方法
TW546805B (en) Bumping process
TW200532824A (en) Bumping process, bump structure, packaging process and package structure
CN103915397B (zh) 多裸晶、高电流晶圆级封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication