JP2011530814A - 誘電体封入を用いる半導体デバイスの信頼性強化 - Google Patents
誘電体封入を用いる半導体デバイスの信頼性強化 Download PDFInfo
- Publication number
- JP2011530814A JP2011530814A JP2011522294A JP2011522294A JP2011530814A JP 2011530814 A JP2011530814 A JP 2011530814A JP 2011522294 A JP2011522294 A JP 2011522294A JP 2011522294 A JP2011522294 A JP 2011522294A JP 2011530814 A JP2011530814 A JP 2011530814A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric material
- layer
- solder
- permanent dielectric
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
誘電体封入を用いて半導体デバイスの信頼性を強化する方法及び装置が開示される。前記方法及び装置は、集積回路(IC)チップを基板に制御するハンダ接合の信頼性を高めるものである。前記方法は、半導体デバイスの上面にフォトイメージャブル永久誘電体材料の層を被覆し、前記フォトイメージャブル永久誘電体材料の層をパターン化して各機能部の上方に開口部を形成する。前記方法は、更に、前記永久誘電体材料の開口部内にフラックス材料を分与又はテンシル印刷し、前記フラックス材料の上面にフラックスを含まないハンダを付与する。一つ以上の実施形態においては、前記方法は、更に、半導体デバイスを前記ハンダのリフローに適切なリフロー温度に加熱することにより、前記ハンダを前記前記フォトイメージャブル永久誘電体材料の開口部の側壁に合致させて保護シールを形成する。
Description
関連出願
本出願は、2008年8月7日に出願された米国仮特許出願第61/087,109号及び2009年8月6日に出願された米国実用新案第12/537,236号をもとに、優先権の利益を主張する。両出願の全内容は参照することにより本明細書に組み込まれる。
本出願は、2008年8月7日に出願された米国仮特許出願第61/087,109号及び2009年8月6日に出願された米国実用新案第12/537,236号をもとに、優先権の利益を主張する。両出願の全内容は参照することにより本明細書に組み込まれる。
本発明は、半導体デバイスの信頼性強化に関する。特に、本発明は誘電体封入(dielectric encasement)を用いる半導体デバイスの信頼性強化に関する。
本発明は、誘電体封入を用いて半導体デバイスの信頼性を強化する方法及び装置に関する。一つ以上の実施形態においては、誘電体封入を用いて半導体デバイスの信頼性を強化する方法は、半導体デバイスの上面にフォトイメージャブル永久誘電体材料の層を被覆し、前記フォトイメージャブル永久誘電体材料の層をパターン化して各機能部の上方に開口部を形成する。
一つ以上の実施形態においては、前記フォトイメージャブル永久誘電体の層は液体誘電体である。代替の実施形態においては、前記フォトイメージャブル永久誘電体材料の層はドライフィルムラミネートである。いくつかの実施形態においては、前記フォトイメージャブル永久誘電体材料の層は1−300μm(マイクロメートル)の厚さである。厚い誘電体層は追加の機械的強度をもたらす。
いくつかの実施形態においては、前記半導体デバイスはシリコン(Si)からなる基板層を備える。一つ以上の実施形態においては、前記半導体デバイスの機能部は、ハンダボンドパッド、ダイストリート及び試験機能部を含むことができるが、これらに限定されない。少なくとも一つの実施形態においては、前記前記フォトイメージャブル永久誘電体材料の層はバンプ下地金属(UBM)と少なくとも1ミクロンだけオーバラップする。
一つ以上の実施形態においては、前記方法は、更に、前記永久誘電体材料の開口部内にフラックス材料を分与又はテンシル印刷し、前記フラックス材料の上面にフラックスを含まないハンダを付与する。少なくとも一つの実施形態においては、前記ハンダは少なくともハンダ球及び/又はハンダペーストである。少なくとも一つの実施形態においては、前記方法は、更に、半導体デバイスを前記ハンダのリフローに適切なリフロー温度に加熱することにより、前記ハンダを前記前記永久誘電体材料の開口部の側壁に合致させて保護シールを形成する。
いくつかの実施形態においては、誘電体封入を用いて半導体デバイスの信頼性を強化する方法は、半導体デバイスの上面にフォトイメージャブル永久誘電体材料の層を被覆し、前記フォトイメージャブル永久誘電体材料の層をパターン化して各機能部の上方に開口部を形成し、前記フォトイメージャブル永久誘電体材料の開口部内にフラックスを含むハンダを分与し、前記半導体デバイスを前記ハンダのリフローに適切なリフロー温度に加熱することにより、前記ハンダを前記フォトイメージャブル永久誘電体材料の開口部の側壁に合致させて保護シールを形成する。
一つ以上の実施形態においては、誘電体封入を用いて半導体デバイスの信頼性を強化する装置は、基板層、少なくとも一つの入力/出力(I/O)パッド、パッシベーション層、少なくとも一つのバンプ下地金属(UBM)、フォトイメージャブル永久誘電体材料の層、フラックス材料、及びフラックスを含まない少なくとも一つのハンダ球を備える。
いくつかの実施形態においては、前記少なくとも一つの入力/出力(I/O)パッドは前記基板層の上面の上に位置する。また、前記パッシベーション層は前記基板層の上面の上及び前記各入力/出力(I/O)パッドの上面の一部分の上に位置する。更に、前記少なくとも一つのバンプ下地金属(UBM)は前記各入力/出力(I/O)パッドの上面の上に位置する。前記フォトイメージャブル永久誘電体材料の層は前記基板層の上面の上及び前記少なくとも一つのバンプ下地金属(UBM)の上面の上に位置し、前記フォトイメージャブル永久誘電体材料の層は各機能部の上方に開口部を有するようにパターン化されている。前記フラックス材料は前記永久誘電体材料の開口部の内部に位置する。更に、フラックスを含まない前記少なくとも一つのハンダ球はフラックス材料の上面に位置する。前記半導体デバイスは前記ハンダのリフローに適切なリフロー温度に加熱され、それによって前記ハンダが前記フォトイメージャブル永久誘電体材料の開口部の側壁に合致されて保護シールを形成する。
一つ以上の実施形態においては、誘電体封入を用いて半導体デバイスの信頼性を強化する装置は、基板層、少なくとも一つの入力/出力(I/O)パッド、パッシベーション層、少なくとも一つのバンプ下地金属(UBM)、フォトイメージャブル永久誘電体材料の層、及びフラックスを含む少なくとも一つのハンダ球を備える。
少なくとも一つの実施形態においては、前記少なくとも一つの入力/出力(I/O)パッドは前記基板層の上面の上に位置する。更に、前記パッシベーション層は前記基板層の上面の上及び前記各入力/出力(I/O)パッドの上面の一部分の上に位置する。更に、前記少なくとも一つのバンプ下地金属(UBM)は前記各入力/出力(I/O)パッドの上面の上に位置する。更に、前記フォトイメージャブル永久誘電体材料の層は前記基板層の上面の上及び前記少なくとも一つのバンプ下地金属(UBM)の上面の上に位置する。前記フォトイメージャブル永久誘電体材料の層は各機能部の上方に開口部を有するようにパターン化されている。更に、フラックスを含む前記少なくとも一つのハンダ球は前記永久誘電体材料の開口部の内部に位置する。前記半導体デバイスは前記ハンダのリフローに適切なリフロー温度に加熱され、それによって前記ハンダが前記フォトイメージャブル永久誘電体材料の開口部の側壁に合致されて保護シールを形成する。
本発明のこれらの及び他の特徴、態様及び利点は以下の説明、添付の特許請求の範囲及び添付の図面を参照するとよく理解される。
本明細書に開示される方法及び装置は半導体デバイス又はウェハレベルチップスケールパッケージ(WLCSP)の信頼性強化に有効なシステムを提供する。特に、このシステムは、半導体デバイスの信頼性強化を達成するために誘電体封入を使用する。
本発明は、限定はされないが携帯電話製造会社などの相手先商標製品製造会社により要求される半導体デバイスの信頼性の改善に関する。特に、現在の半導体デバイス技術はチップを基板に接続するハンダ接合部の信頼性の改善を要求している。
限定はされないが携帯電話などの電子デバイスの使用中に生じる通常の加熱及び冷却サイクル(膨張及び収縮を生じる)中及びユーザによる電子デバイスの偶発的な時々の落下(機械的な衝撃を生じる)中に、ハンダ接合部が破断し得る。ハンダ接合の破断は電子デバイスの機能不能を生じる。それゆえ、熱循環試験及び落下試験が半導体デバイス技術の信頼性資格の標準部分になっている。
電子デバイスのその後の処理中及び/又は電子デバイスの寿命使用中に潜在的な腐食剤から保護するためには、ハンダとその下の回路/金属層との間のシーリングの改善が必要とされる。本発明のシステムは、リフロープロセスの冷却フェーズ中にハンダから分離しない材料又は材料の組み合わせを使用し、それによってハンダ接合部にシールを生成する。
本願に教示されるプロセス、方法、システム、装置及び構造は、電子デバイスが経験する熱膨張、収縮及び機械的衝撃の影響を最小化することによって半導体デバイスの性能の信頼性の増加をもたらす。加えて、本願に開示されるプロセス、方法、システム、装置及び構造は、デバイスの早期故障又は機能不良を引き起こし得る腐食又は汚染に対して良好な下地構造のシーリング及び保護を可能にする。本願に教示されるプロセス、方法、システム、装置及び構造は、半導体デバイスの機械的及び熱的信頼性の改善及びデバイスの下地構造の腐食からの保護の改善を可能にする。
種々のアンダーフィル及びリパッシベーションの応用が長年に亘って開発されている。当該技術分野で公表されているウェハレベルチップスケールパッケージング(WLCSP)のリパッシベーションの応用はパターン化されたバンプ下地金属(UBM)層上に誘電体層を被覆することを含む。これらの応用においては、リパッシベーション層はバンプ下地金属(UBM)上に被覆されるため、シーリング機能部はバンプ下地金属(UBM)パッドのエッジの周囲に生成される。加えて、当業界では、アンダーフィルも広く使用されている。しかし、当業界におけるアンダーフィルの使用は一般にダイレベル処理方法に限定されている。ウェハレベルアンダーフィルは当該技術分野で公表されている。しかし、ウェハレベルアンダーフィル処理及びその結果の最終構造は本願に開示されるプロセッサ、方法、システム、装置及び構造と容易に区別することができる。
本願に教示される開示の装置、システム、方法、プロセス及び構造は、最大の熱循環及び機械的ロバスト性を要求する同種のWLCSPパッケージングを利用する会社で使用され得る。特に、これらのタイプの会社は、限定はされないが、このパッケージング設計基準を必要とする相手先商標製品製造会社(OME)及びチップスケールパッケージ(CSP)又は任意の同種のパッケージの製造と関連する任意の会社を含み得る。本発明の技術がある半導体デバイスの製造に使用されたかどうかを決定するために使用できる一つの方法は、デバイスをx−区分に分解し、高倍率の光学顕微鏡又は走査電子顕微鏡(SEM)のいずれかを用いて最終デバイス構造を視覚的に検査する方法を含む。しかし、他の種々の方法を使用することもできる点に留意されたい。
以下の説明において、システムのより十分な説明のために多くの詳細が与えられる。しかし、開示のシステムはこれらの具体的詳細がなくても実施可能であることは当業者に明らかであろう。他方、システムを不必要に不明瞭にしないように、周知の特徴は詳しく説明されてない。
図1〜図5は、誘電体封入を用いて強化された信頼性を有する半導体デバイスを生成するステップをまとめて示す。図1は、本発明の少なくとも一つの実施形態に係る半導体デバイス100を示す。この図において、半導体デバイス100は、基板層110、入力/出力(I/O)パッド130、パッシベーション層120及びバンプ下地金属(UBM)140を含むものとして示されている。一つ以上の実施形態においては、基板層110に種々のタイプの材料、例えばシリコン(Si)を使用することができるが、これに限定されない。
図1において、入力/出力(I/O)パッド130は基板層110の上面の上に位置する。一つ以上の実施形態においては、少なくとも一つの入力/出力(I/O)パッド130が開示のデバイスで使用される。同様にこの図に示されているように、パッシベーション層120は基板層110の上面の上及び入力/出力(I/O)パッド130の上面の一部分の上に位置する。この図は、入力/出力(I/O)パッド130の上面の上に位置するバンプ下地金属(UBM)140も示す。少なくとも一つの実施形態においては、バンプ下地金属(UBM)140はハンダ球510を受け入れる凹部を含む(図5参照)。
図2は、誘電体封入を用いて強化された信頼性を有する半導体デバイスを生成する第1ステップ200を示す。図2は、半導体デバイス100の上面に被覆されたフォトイメージャブル永久誘電体材料210が付加された半導体デバイス100を示す。この図において、フォトイメージャブル永久誘電体材料210の厚い全面被膜が半導体デバイス100の上面に被覆される。この厚い全面被膜210は半導体デバイス100のバンプ下地金属(140)の上面及びパッシベーション層120の上面を完全に覆う。
一つ以上の実施形態においては、フォトイメージャブル永久誘電体層210は液体誘電体又はドライフィルムラミネートのいずれかとすることができる。少なくとも一つの実施形態においては、誘電体層210の誘電体材料は感光性又はレーザ切除可能なものとする。いくつかの実施形態においては、フォトイメージャブル永久誘電体層210は1−300μm(マイクロメートル)の範囲内の厚さを有する。厚いフォトイメージャブル永久誘電体層210の方が半導体デバイス100に増加した機械的強度を与える。
図3は、誘電体封入を用いて強化された信頼性を有する半導体デバイスを生成する第2ステップ300を示す。図3は、半導体デバイス100の単一の機能部の上方に開口部310を有するようにパターン化されたフォトイメージャブル永久誘電体材料の層210を示す。この図において、単一の機能部はバンプ下地金属(UBM)140である。いくつかの実施形態においては、フォトイメージャブル永久誘電体層210は、フォトイメージャブル永久誘電体材料210がバンプ下地金属(UBM)140と少なくとも1ミクロンだけオーバラップするようにパターン化される。代替実施形態においては、フォトイメージャブル永久誘電体層210は機能部の上方、例えば、限定はされないが、ハンダパッド、ダイトラック及び試験機能部などの上方に開口部310を有するようにパターン化することができる。
図4は、誘電体封入を用いて強化された信頼性を有する半導体デバイスを生成する第3ステップ400を示す。図4は、半導体デバイス100の永久誘電体材料の開口部310内又は上に分与又はステンシル印刷されたフラックス材料410を示す。この図は、少なくとも一つの永久誘電体材料の開口部310内又は上にフラックス材料410が分与又はステンシル印刷されることを示す。
図5は、誘電体封入を用いて強化された信頼性を有する半導体デバイスを生成する第4ステップ500を示す。特に、図5は、フラックス材料410の上面に載置されたフラックスを含まないハンダ球510を示す。このステップ中に、フラックスを含まないハンダの球510が半導体デバイス100の永久誘電体材料の開口部310内に分与されたフラックス材料410の上に滴下又は塗布される。代替実施形態においては、ハンダ球510の代わりに又は加えて、ハンダペーストが使用される。
別の実施形態においては、フラックスを含むハンダの球510が開示の方法及び/又は装置により使用される。これらの実施形態においては、フラックス材料410は必要とされない。それゆえ、これらの実施形態に対しては、フラックスを含むハンダの球510が半導体デバイス100の永久誘電体材料の開口部310内に直接付与される。
ハンダの球510が半導体デバイス100に付与された後に、半導体デバイス100はハンダ球510のリフローのために適切なリフロー温度に加熱される。このリフロープロセス中に、ハンダ材料510は永久誘電体材料の開口部310を充満しその側壁に合致し、よって腐食剤に対する保護シール520を形成する。
図6は、パターン化後のフォトイメージャブル永久誘電体層210を示す走査電子顕微鏡(SEM)画像のイラストレーションを示す。この図において、フォトイメージャブル永久誘電体材料210はバンプ下地金属(UBM)140の上方に開口部310を有するようにパターン化されることが示されている。図7はリフロー後の半導体デバイス100最終構造を示すSEM画像のイラストレーションを示す。特に、この図はバンプ下地金属(UBM)140の上方に開口部を有するパターン化されたフォトイメージャブル永久誘電体操210を有する半導体デバイスを示す。更に、この図にはハンダ球510が半導体デバイス100のバンプ下地金属(UBM)140に付与されることが示されている。封入構造の高さは変えることができ、バンプ直径の75%の高さにできる。
一つ以上の実施形態においては、開示の半導体デバイスへのより厚いフォトイメージャブル誘電体材料層の付加はより有効なポリマ層の形成を可能にし、従って熱膨張ストレス及び機械的衝撃に対する連続バッファ層を可能にするとともに腐食性成分からの保護を可能にする。開示の方法を使用するとき、永久誘電体材料の厚さは容易に制御でき、特定用途に応じて変更することができる。ハンダ球を包囲する有効封入の高さは、従来のウェハアプライドアンダーフィルはアンダーフィル高さ対バンプの比が増大するにつれて熱サイクル寿命も増大するために、重要である。従来技術は、アンダーフィル高さ対バンプ比が増大するにつれて機械的衝撃に対する耐性が増大することも示している。
いくつかの実施形態においては、フォトイメージャブル永久誘電体層の高さは個々の設計の要求を満たすように調整することができる。特に、フォトイメージャブル永久誘電体層の高さはその設計に使用されるハンダ球のタイプ及びサイズに従って調整することができる。少なくとも一つの実施形態においては、ハンダ球が置かれる開口部は連続保護パッシベーション層を生成するためのリフロープロセス後にハンダ(又は他のタイプのフラックスアンダーフィル材料)内に完全に埋め込まれる又は完全に密封されるようにできる。このウェハレベルチップスケールパッケージング(WLCSP)封入アプローチは万能であり、標準のスパッタ金属及び電気めっき銅(Cu)応用並びに無電解Ni/Au及び無電解Ni/Pd/Auのバンプ下地金属(UBM)オプションで使用することができる。開示の方法はウェハレベル向けであるため、現在のダイレベルのアンダーフィル方法に比較して魅力的な代替オプションである。
代替実施形態においては、フォトイメージャブル永久誘電体材料が開口され、ポリマカラー融剤が開口内に分与される。この方法は変更されたブランケット層を生成する。これらの代替実施形態に対しては、ブランケット被覆材料は必ずしもフォトイメージャブルにする必要はない。しかし、ブランケット被覆材料は融剤として作用し、ハンダをバンプ下地金属(UBM)に付着させることができなければならない。
いくつかの例示的な実施形態及び方法をここに記載したが、当業者は以上の開示からこれらの実施形態及び方法の種々の変形及び変更を本発明の精神及び範囲から逸脱することなくなし得ることは明らかである。開示の技術の細部のみが互いに相違する多くの他の実施形態が存在する。従って、開示の技術は添付の請求の範囲及び適用法の規則及び原則により要求される範囲にのみ制限される。
Claims (20)
- 誘電体封入を用いて半導体デバイスの信頼性を強化する方法であって、該方法は、
前記半導体デバイスの上面にフォトイメージャブル永久誘電体材料の層を被覆するステップ、
前記フォトイメージャブル永久誘電体材料の層をパターン化して各機能部の上方に開口部を形成するステップ、
前記永久誘電体材料の開口部内にフラックス材料を分与又はステンシル印刷するステップ、
フラックスを含まないハンダを前記フラックス材料の上面に付与するステップ、及び
前記ハンダが前記永久誘電体材料の開口部の側壁に合致して保護シールを形成するように、前記半導体デバイスを前記ハンダのリフローに適切なリフロー温度に加熱するステップ、
を備える方法。 - 前記フォトイメージャブル永久誘電体の層は液体誘電体である、請求項1記載の方法。
- 前記フォトイメージャブル永久誘電体材料の層はドライフィルムラミネートである、請求項1記載の方法。
- 前記フォトイメージャブル永久誘電体材料の層は1−300μm(マイクロメートル)の厚さである、請求項1記載の方法。
- 前記機能部の少なくとも一つはハンダボンドパッドである、請求項1記載の方法。
- 前記機能部の少なくとも一つはダイストリートである、請求項1記載の方法。
- 前記機能部の少なくとも一つは試験機能部である、請求項1記載の方法。
- 前記前記フォトイメージャブル永久誘電体材料の層はバンプ下地金属(UBM)と少なくとも1ミクロンだけオーバラップする、請求項1記載の方法。
- 前記半導体デバイスはシリコン(Si)を含む基板層を備える、請求項1記載の方法。
- 前記ハンダは少なくとも一つのハンダ球である、請求項1記載の方法。
- 前記ハンダはハンダペーストである、請求項1記載の方法。
- 誘電体封入を用いて半導体デバイスの信頼性を強化する方法であって、該方法は、
前記半導体デバイスの上面にフォトイメージャブル永久誘電体材料の層を被覆するステップ、
前記フォトイメージャブル永久誘電体材料の層をパターン化して各機能部の上方に開口部を形成するステップ、
前記永久誘電体材料の開口部内にフラックスを含むハンダを分与するステップ、及び
前記ハンダが前記永久誘電体材料の開口部の側壁に合致して保護シールを形成するように、前記半導体デバイスを前記ハンダのリフローに適切なリフロー温度に加熱するステップ、
を備える方法。 - 前記フォトイメージャブル永久誘電体の層は液体誘電体である、請求項12記載の方法。
- 前記フォトイメージャブル永久誘電体材料の層はドライフィルムラミネートである、請求項12記載の方法。
- 前記フォトイメージャブル永久誘電体材料の層は1−300μm(マイクロメートル)の厚さである、請求項12記載の方法。
- 前記機能部の少なくとも一つはハンダボンドパッドである、請求項12記載の方法。
- 前記機能部の少なくとも一つはダイストリートである、請求項12記載の方法。
- 前記機能部の少なくとも一つは試験機能部である、請求項12記載の方法。
- 基板層、
前記基板層の上面の上に位置する少なくとも一つの入力/出力(I/O)パッド、
前記基板層の上面の上及び前記各入力/出力(I/O)パッドの上面の一部分の上に位置するパッシベーション層、
前記各入力/出力(I/O)パッドの上面の上に位置する少なくとも一つのバンプ下地金属(USB)、
前記基板層の上面の上及び前記少なくとも一つのバンプ下地金属(UBM)の上面の上に位置し、各機能部の上方に開口部を有するようにパターン化されたフォトイメージャブル永久誘電体材料の層、
前記永久誘電体材料の開口部の内部に位置するフラックス材料、及び
前記フラックス材料の上面に位置するフラックスを含まない少なくとも一つのハンダ球、
を備える半導体デバイスであって、
前記半導体デバイスは前記ハンダのリフローに適切なリフロー温度に加熱され、それによって前記少なくとも一つのハンダ球が前記永久誘電体材料の開口部の側壁に合致して保護シールを形成している、半導体デバイス。 - 基板層、
前記基板層の上面の上に位置する少なくとも一つの入力/出力(I/O)パッド、
前記基板層の上面の上及び前記各入力/出力(I/O)パッドの上面の一部分の上に位置するパッシベーション層、
前記各入力/出力(I/O)パッドの上面の上に位置する少なくとも一つのバンプ下地金属(USB)、
前記基板層の上面の上及び前記少なくとも一つのバンプ下地金属(UBM)の上面の上に位置し、各機能部の上方に開口部を有するようにパターン化されたフォトイメージャブル永久誘電体材料の層、及び
前記永久誘電体材料の開口部の内部に位置するフラックスを含む少なくとも一つのハンダ球、
を備える半導体デバイスであって、
前記半導体デバイスは前記ハンダのリフローに適切なリフロー温度に加熱され、それによって前記少なくとも一つのハンダ球が前記永久誘電体材料の開口部の側壁に合致して保護シールを形成している、半導体デバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8710908P | 2008-08-07 | 2008-08-07 | |
US61/087,109 | 2008-08-07 | ||
US12/537,236 | 2009-08-06 | ||
US12/537,236 US8058163B2 (en) | 2008-08-07 | 2009-08-06 | Enhanced reliability for semiconductor devices using dielectric encasement |
PCT/US2009/053205 WO2010017512A2 (en) | 2008-08-07 | 2009-08-07 | Enhanced reliability for semiconductor devices using dielectric encasement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011530814A true JP2011530814A (ja) | 2011-12-22 |
JP2011530814A5 JP2011530814A5 (ja) | 2012-09-13 |
Family
ID=41652155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011522294A Pending JP2011530814A (ja) | 2008-08-07 | 2009-08-07 | 誘電体封入を用いる半導体デバイスの信頼性強化 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8058163B2 (ja) |
EP (1) | EP2316129A4 (ja) |
JP (1) | JP2011530814A (ja) |
KR (1) | KR20110049862A (ja) |
CN (1) | CN102177575A (ja) |
TW (1) | TWI397980B (ja) |
WO (1) | WO2010017512A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101241649B1 (ko) * | 2011-06-10 | 2013-03-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
CN104756245B (zh) | 2012-10-26 | 2017-09-22 | Rfhic公司 | 具有提高的可靠性和工作寿命的半导体器件及其制造方法 |
US9806013B2 (en) | 2013-08-28 | 2017-10-31 | Institute Of Technical Education | Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device |
US10425724B2 (en) | 2014-03-13 | 2019-09-24 | Starkey Laboratories, Inc. | Interposer stack inside a substrate for a hearing assistance device |
GB2557614A (en) | 2016-12-12 | 2018-06-27 | Infineon Technologies Austria Ag | Semiconductor device, electronic component and method |
US10879202B1 (en) | 2019-07-26 | 2020-12-29 | International Business Machines Corporation | System and method for forming solder bumps |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076180A (ja) * | 2000-08-24 | 2002-03-15 | Sumitomo Bakelite Co Ltd | 半導体パッケージの製造方法 |
JP2004235209A (ja) * | 2003-01-28 | 2004-08-19 | Kyocera Corp | Icウエハ及びそれを用いたフリップチップ型icの製造方法 |
JP2006140193A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
KR20000050695A (ko) | 1999-01-13 | 2000-08-05 | 윤종용 | 반도체 패키지 제조방법 |
US6287293B1 (en) * | 1999-09-28 | 2001-09-11 | C. R. Bard, Inc. | Method and apparatus for locating the injection point of an implanted medical device |
US6578755B1 (en) * | 2000-09-22 | 2003-06-17 | Flip Chip Technologies, L.L.C. | Polymer collar for solder bumps |
US6445069B1 (en) * | 2001-01-22 | 2002-09-03 | Flip Chip Technologies, L.L.C. | Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor |
US20020151164A1 (en) * | 2001-04-12 | 2002-10-17 | Jiang Hunt Hang | Structure and method for depositing solder bumps on a wafer |
US6717276B2 (en) * | 2002-09-10 | 2004-04-06 | Texas Instruments Incorporated | Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly |
US6878633B2 (en) * | 2002-12-23 | 2005-04-12 | Freescale Semiconductor, Inc. | Flip-chip structure and method for high quality inductors and transformers |
TW578281B (en) * | 2002-12-25 | 2004-03-01 | Advanced Semiconductor Eng | Bumping process |
TWI224823B (en) * | 2003-11-21 | 2004-12-01 | Advanced Semiconductor Eng | Method for manufacturing a solder ball from stud bump |
JP2006173460A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置の製造方法 |
US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
US20070111500A1 (en) * | 2005-11-01 | 2007-05-17 | Cowens Marvin W | Method and apparatus for attaching solder balls to substrate |
US20080169539A1 (en) * | 2007-01-12 | 2008-07-17 | Silicon Storage Tech., Inc. | Under bump metallurgy structure of a package and method of making same |
-
2009
- 2009-08-06 US US12/537,236 patent/US8058163B2/en active Active
- 2009-08-07 WO PCT/US2009/053205 patent/WO2010017512A2/en active Application Filing
- 2009-08-07 JP JP2011522294A patent/JP2011530814A/ja active Pending
- 2009-08-07 CN CN2009801398780A patent/CN102177575A/zh active Pending
- 2009-08-07 EP EP09805628A patent/EP2316129A4/en not_active Withdrawn
- 2009-08-07 KR KR1020117005390A patent/KR20110049862A/ko not_active Application Discontinuation
- 2009-08-10 TW TW098126770A patent/TWI397980B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076180A (ja) * | 2000-08-24 | 2002-03-15 | Sumitomo Bakelite Co Ltd | 半導体パッケージの製造方法 |
JP2004235209A (ja) * | 2003-01-28 | 2004-08-19 | Kyocera Corp | Icウエハ及びそれを用いたフリップチップ型icの製造方法 |
JP2006140193A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8058163B2 (en) | 2011-11-15 |
WO2010017512A2 (en) | 2010-02-11 |
WO2010017512A3 (en) | 2010-05-06 |
TWI397980B (zh) | 2013-06-01 |
TW201027691A (en) | 2010-07-16 |
US20100032836A1 (en) | 2010-02-11 |
EP2316129A4 (en) | 2011-12-28 |
CN102177575A (zh) | 2011-09-07 |
KR20110049862A (ko) | 2011-05-12 |
EP2316129A2 (en) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102543902B (zh) | 半导体器件及其制造方法 | |
US7276401B2 (en) | Adhesion by plasma conditioning of semiconductor chip surfaces | |
US6462426B1 (en) | Barrier pad for wafer level chip scale packages | |
TWI261330B (en) | Contact structure on chip and package thereof | |
US20050012225A1 (en) | Wafer-level chip scale package and method for fabricating and using the same | |
TWI286829B (en) | Chip package | |
US20040191955A1 (en) | Wafer-level chip scale package and method for fabricating and using the same | |
JP2011530814A (ja) | 誘電体封入を用いる半導体デバイスの信頼性強化 | |
TW200828462A (en) | Semiconductor device having conductive bumps and fabrication methodthereof | |
Lee et al. | Below 45nm low-k layer stress minimization guide for high-performance flip-chip packages with copper pillar bumping | |
US20120139107A1 (en) | Semiconductor chip and semiconductor device using the chip | |
US20090206480A1 (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
Au et al. | Thermal Compression Bonding of 30um Pitch Cu Pillar Microbump on Organic Substrate with Bare Cu Bondpad | |
TW546805B (en) | Bumping process | |
US20110233769A1 (en) | Semiconductor device provided with tin diffusion inhibiting layer, and manufacturing method of the same | |
US20050056933A1 (en) | Bumped wafer with adhesive layer encompassing bumps and manufacturing method thereof | |
TW200408095A (en) | Chip size semiconductor package structure | |
TWI223425B (en) | Method for mounting passive component on wafer | |
KR101115705B1 (ko) | 반도체 디바이스용 금속 범프 및 실을 형성하는 방법 | |
US7189646B2 (en) | Method of enhancing the adhesion between photoresist layer and substrate and bumping process | |
KR20010105769A (ko) | 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법 | |
JP2007103953A (ja) | 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法 | |
TWI241001B (en) | Method of improving adhesive characteristic between photoresist layer and substrate, and bumping process | |
Tsui et al. | Pad redistribution technology for flip chip applications | |
Blackwell | Direct Chip Attach |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |