KR101241649B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101241649B1
KR101241649B1 KR1020110056535A KR20110056535A KR101241649B1 KR 101241649 B1 KR101241649 B1 KR 101241649B1 KR 1020110056535 A KR1020110056535 A KR 1020110056535A KR 20110056535 A KR20110056535 A KR 20110056535A KR 101241649 B1 KR101241649 B1 KR 101241649B1
Authority
KR
South Korea
Prior art keywords
pad
protective layer
forming
conductive ball
circuit board
Prior art date
Application number
KR1020110056535A
Other languages
English (en)
Other versions
KR20120137174A (ko
Inventor
류성욱
심성보
신승열
전기도
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110056535A priority Critical patent/KR101241649B1/ko
Publication of KR20120137174A publication Critical patent/KR20120137174A/ko
Application granted granted Critical
Publication of KR101241649B1 publication Critical patent/KR101241649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 패드가 형성되어 있는 절연 기판을 준비하는 단계; 상기 절연 기판 위에 상기 패드의 적어도 일부를 노출하는 개구부를 갖는 드라이 필름을 형성하는 단계; 상기 형성된 드라이 필름의 개구부에 의해 노출된 패드 위에 플럭스를 도포하는 단계; 그리고 상기 도포된 플럭스 위에 전도성 볼을 형성시키는 단계를 포함하여 이루어진다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.
도 1a 내지 도 1e는 일반적인 인쇄회로기판에서의 범프(bump) 제조 과정을 나타내는 단면도이다.
우선적으로, 도 1a와 같이 절연성 기판(절연 플레이트)(1) 위에 제 1 금속층(2)을 형성한다. 또한, 상기 제 1 금속층(2)은 구리, 니켈 또는 이들의 합금으로 형성될 수 있다. 상기 제 1 금속층(2)이 형성되면, 상기 제 1 금속층(2) 위에 제 1 마스크 패턴(3)을 형성한다. 그럼 다음, 상기 형성된 제 1 마스크 패턴(3)을 중심으로 상기 제 1 금속층(2)을 씨드층으로 전해 도금하여 패드(4)를 형성된다. 상기 패드(4)가 형성되면, 박리 및 에칭 공정을 거쳐 불필요한 부분인 상기 제 1 금속층(2) 및 제 1 마스크 패턴(3)을 제거한다.
그런 다음, 도 1b에 도시된 바와 같이 상기 패드(4)가 형성된 절연성 기판(1) 위에 상기 형성된 패드(4)를 노출하는 솔더 레지스트(5)를 형성한다.
그런 다음, 도 1c에 도시된 바와 같이 상기 도포된 솔더 레지스트(5) 위에 제 2 금속층(6)을 형성하고, 상기 형성된 제 2 금속층(6) 위에 제 2 마스크 패턴(7)을 형성한다. 이때, 상기 솔더 레지스트(5)와 제 2 금속층(6) 간의 밀착력을 확보하기 위해, 상기 솔더 레지스트(5)의 표면 처리를 수행한다.
그런 다음, 도 1d에 도시된 바와 같이, 상기 패드(4) 위에 범프(8)를 형성하고, 박리 및 에칭 공정을 거쳐 도 1e와 같이, 불필요한 부분인 상기 제 2 금속층(6) 및 제 2 마스크 패턴(7)을 제거한다.
그러나, 상기와 같은 종래 기술에 따르면, 상기와 같은 범프(8) 형성 시 솔더 레지스트(5)의 표면 처리 및 제 2 금속층 형성 등과 같은 추가 공정이 필요하고, 이에 따른 추가 비용이 발생하는 문제가 있다.
본 발명에 따른 실시 예에서는 새로운 구조의 인쇄회로기판 및 그의 제조 방법을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판; 상기 베이스 기판 위에 형성되어 있는 접속 패드; 그리고 상기 접속 패드 위에 형성되며, 상기 접속 패드의 표면에 형성된 솔더에 의해 상기 접속 패드와 연결되는 전도성 볼을 포함한다.
이때, 상기 전도성 볼은 CCS(Cu core Solder) 볼을 포함한다.
또한, 상기 베이스 기판 위에 형성되며, 상기 접속 패드의 표면 중 일부를 개방하는 보호층을 더 포함하며, 상기 전도성 볼은 상기 보호층의 개구부에 의해 개방된 상기 접속 패드의 표면에 형성된다.
또한, 상기 전도성 볼은 상기 접속 패드의 폭보다 작은 직경을 가지며 형성된다.
또한, 상기 전도성 볼은 상기 보호층의 개구부의 폭보다 작은 직경을 가지며 형성된다.
또한, 상기 접속 패드는 구리를 포함하는 합금으로 형성된다.
또한, 상기 접속 패드는 PoP(Package on package) 영역에 형성되어 있다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 패드가 형성되어 있는 절연 기판을 준비하는 단계; 상기 절연 기판 위에 상기 패드의 적어도 일부를 노출하는 개구부를 갖는 드라이 필름을 형성하는 단계; 상기 형성된 드라이 필름의 개구부에 의해 노출된 패드 위에 플럭스를 도포하는 단계; 그리고 상기 도포된 플럭스 위에 전도성 볼을 형성시키는 단계를 포함하여 이루어진다.
또한, 상기 절연 기판 위에 상기 패드의 표면을 노출하는 개구부를 갖는 보호층을 형성하는 단계가 더 포함되며, 상기 드라이 필름은 상기 보호층 위에 형성된다.
또한, 상기 보호층을 형성하는 단계는 상기 절연 기판 위에 상기 패드를 매립하는 보호층을 형성하는 단계와, 상기 형성된 보호층을 가공하여 상기 패드의 일부 상면을 노출하는 개구부를 형성하는 단계를 포함한다.
또한, 상기 전도성 볼을 부착시키는 단계는 CCS(Cu core Solder) 볼을 포함하는 전도성 볼을 상기 플럭스 위에 부착하는 단계를 포함한다.
또한, 상기 드라이 필름을 형성하는 단계는 상기 절연 기판 위에 상기 패드를 매립하는 드라이 필름을 형성하는 단계와, 상기 패드 형성 영역에 대응되게 윈도우가 형성된 마스크를 상기 드라이 필름 위에 형성하는 단계와, 상기 마스크를 이용하여 상기 드라이 필름에 상기 패드를 노출하는 개구부를 형성하는 단계를 포함한다.
또한, 상기 전도성 볼이 형성되면, 리플로우 공정을 실시하여 상기 패드 위에 상기 전도성 볼을 부착시키는 단계를 더 포함한다.
또한, 상기 전도성 볼이 부착되면, 상기 형성된 드라이 필름을 박리하는 단계를 더 포함한다.
본 발명에 따른 실시 예에 의하면, 기존의 프로세스를 기초로 하여 적용함으로써, 신규 설비 투자가 필요하지 않고 제조 원가 비용을 크게 줄일 수 있으며, 볼 마운트 설비를 사용하지 않으면서 파인 피치 대응 및 안정된 범프를 형성할 수 있다.
또한, 도금법을 이용하여 범프를 형성하는 경우에는 공정 수와 시간이 많이 소요되는 반면에 본 발명에 따른 실시 예에서는 간단한 공정으로 안정적인 범프를 형성할 수 있으며, 회로 설계에 대한 자유로운 디자인이 가능하여 신뢰성을 높일 수 있는 효과가 있다.
도 1a 내지 1e는 종래 기술의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 도시하는 도면이다.
도 13은 본 발명의 일 실시 예에 따라 제조되는 인쇄회로기판의 예를 나타낸 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.　 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(미도시)과 연결되어 있는 기저 패드(125), 상기 회로 패턴(미도시)을 덮으며, 상기 기저 패드(120)의 표면을 일부 노출하는 보호층(130), 상기 보호층(130)을 통해 노출되어 있는 상기 기저 패드(120)의 표면에 형성된 솔더(Solder), 그리고 상기 솔더 위에 형성되어 상기 기저 패드(120)와 연결되는 전도성 볼(160)을 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판(100)의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판(100) 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴(도시하지 않음)과 연결되어 있는 복수의 기저 패드(125)가 형성되어 있다. 상기 기저 패드(125)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 후술할 전도성 볼(160)이 부착되는 접속 패드를 의미한다.
상기 회로 패턴(도시하지 않음) 및 기저 패드(125)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(도시하지 않음) 및 기저 패드(120)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다.
상기 절연 플레이트(110) 위에 상기 회로 패턴(도시하지 않음)을 덮고, 상기 기저 패드(125)의 표면을 일부 노출하는 보호층(130)이 형성되어 있다.
상기 보호층(130)은 상기 절연 플레이트(110)의 표면을 보호하기 위한 것으로, 상기 절연 플레이트(110)의 전면에 걸쳐 형성되어 있으며, 노출되어야 하는 기저 패드(125)의 표면, 즉 상기 기저 패드(125) 적층 구조의 상면을 개방하는 개구부(135)를 가진다.
　상기 보호층(130)은 SR(Solder Resist), 산화물, Au 중 하나 이상을 이용하여 하나 이상의 층으로 구성될 수 있다.
상기 기저 패드(125) 위에는 솔더(solder)가 형성되어 있다.
보다 바람직하게, 상기 보호층(130)의 개구부(135)를 통해 노출되어 있는 상기 기저 패드(125)의 표면에는 접합력을 제공하는 솔더가 형성되어 있다.
상기 솔더는 상기 전도성 볼(160)에 형성되어 있다가 리플로우(reflow) 공정에서 상기 전도성 볼(160)로부터 이탈되어 상기 기저 패드(125)의 표면에 형성된다.
상기와 같은 솔더에 의해, 기저 패드(125) 위에는 전도성 볼(160)이 부착된다. 다시 말해서, 상기 솔더에서 제공하는 접합력에 의해 상기 기저 패드(125) 위에는 상기 전도성 볼(160)이 부착된다.
이때, 상기 전도성 볼(160)은 CCS(Cu Core Solder) 볼임이 바람직하다. 상기 CCS 볼은 구리와 솔더가 하나로 된 볼을 의미한다. 이때 실질적으로 상기 기저 패드(125) 위에 형성된 전도성 볼(160)은 구리 볼이며, 상기 전도성 볼(160)에 형성된 솔더는 리플로우 공정에서 녹아 상기 기저 패드(125)와 전도성 볼(160) 사이에 형성될 수 있다.
즉, 본 발명에 따른 실시 예에서는 상기 기저 패드(125) 위에 플럭스(150)를 인쇄하고, 그 위에 상기 전도성 볼(160)을 부착한다.
또한, 상기와 같은 구조로 인해 인접한 패드 위에 형성된 전도성 볼 간의 간섭 및 접촉을 미연에 방지할 수 있다.
다시 말해서, 본 발명에 따른 실시 예에 의하면 상기 보호층(130)의 개구부(135)를 통해 노출된 기저 패드 위에 상기 전도성 볼(160)이 부착되기 때문에, 상기 전도성 볼(160)은 상기 기저 패드(125)의 상면 폭보다 작은 직경을 가지며 형성된다. 이는, 상기 보호층(130)의 개구부(135)와 동일한 직경 또는 작은 직경을 가지며 상기 전도성 볼(160)이 형성됨을 의미한다. 이로 인해, 동일한 조건에서 기존에 비해 이웃하는 복수의 전도성 볼(160) 사이의 간격을 늘일 수 있으며, 상기 간격을 좁힘에 따라 기판의 회로 밀도를 증가시킬 수 있다.
이하에서는 도 3 내지 12을 참조하여, 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
도 3 내지 11은 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
먼저, 도 3과 같이 절연 플레이트(110)를 준비하고, 상기 절연 플레이트(110) 위에 도전층(120)을 적층하며, 상기 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(120)의 적층 구조는 통상적인 CCL(Copper Clad Laminate)일 수 있다.
또한, 상기 도전층(120)은 비전해 도금을 하여 형성할 수 있으며, 상기 도전층(120)이 비전해 도금하여 형성하는 경우, 상기 절연 플레이트(110)의 상면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다.
이러한 절연 플레이트(110)는 열전도율이 높은 고가의 세라믹 재질을 사용하지 않고, 에폭시계 수지 또는 폴리이미드계 수지를 포함할 수 있으며, 도전층(120)은 전기 전도도가 높고 저항이 낮은 구리를 포함하는 얇은 박막인 동박일 수 있다.
다음으로, 도 4와 같이 상기 절연 플레이트(110)의 상부 또는 하부에 형성되어 있는 도전층(120)을 소정의 패턴으로 식각하여 회로 패턴(도시하지 않음) 또는 기저 패드(125)를 형성한다.
이때, 상기 회로 패턴이나 기저 패턴(125)은 포토리소그래피 공정을 통한 에칭을 수행하거나, 레이저로 직접 패턴을 형성하는 레이저 공정을 수행함으로써 형성될 수 있다.
또한, 상기 절연 플레이트(110)의 상부 및 하부에 각각 상기 회로 패턴이나 기저 패드(125)가 형성될 수 있으며, 이와 달리 상부에만 상기 회로 패턴이나 기저패드(125)가 형성될 수 있다.
다음으로, 도 5와 같이 상기 회로 패턴이나 기저 패드(125)가 형성된 절연 플레이트(110) 위에 보호층(130)을 형성한다.
상기 보호층(130)은 상기 절연 플레이트(110)의 표면이나 회로 패턴을 보호하기 위한 것으로, 솔더레지스트, 산화물 및 Au 중 적어도 어느 하나를 이용하여 하나 이상의 층으로 형성될 수 있다.
다음으로, 도 6에 도시된 바와 같이 상기 형성된 보호층(130)을 가공하여, 상기 절연 플레이트(110) 위에 형성되어 있는 기저 패드(125)의 상면이 노출되도록 한다.
즉, 상기 절연 플레이트(110) 위에 형성되어 있는 보호층(130)을 레이저 가공하여, 상기 절연 플레이트(110) 위에 형성되어 있는 기저 패드(125)의 표면을 노출하는 개구부(135)를 형성한다.
상기 레이저 공정은 작업의 유연성이 높고, 복잡한 형상이나 소량의 제품을 비싼 금형비 부담 없이 가공할 수 있으며, 다품종 소량 생산의 최근 시장 상황에 적합하여 시제품 가공에도 많이 적용된다.
상기 레이저 공정은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의해 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합재료도 가동할 수 있다. 절단 직경이 최소 0.005mm까지도 가능하며, 가공 가능한 두께 범위도 넓다.
상기 레이저 공정에 대한 레이저 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
이때, 상기 레이저 공정은 상기 자외선(UV) 레이저를 이용함으로써, 작은 구경이 개구부(135)를 형성할 수 있도록 함이 바람직하다.
상기 형성되는 개구부(135)의 위치는 상기 절연 플레이트(110) 위에 형성된 기저 패드(125)의 위치에 의해 결정된다.
즉, 상기 개구부(135)는 상기 기저 패드(125)가 형성된 위치에 대응되게 형성된다. 이때 상기 개구부(135)는 상기 기저 패드(125)의 일부만을 노출하도록 형성될 수 있다.
다시 말해서, 상기 개구부(135)는 상기 기저 패드(125)의 폭보다 작은 폭을 갖도록 형성될 수 있으며, 이에 따라 상기 기저 패드(125)의 가장자리 영역만 상기 보호층(130)에 의해 보호될 수 있다.
이후, 도 7과 같이 상기 보호층(130) 위에 드라이 필름(140)을 형성한다.
상기 드라이 필름은 도 7에 도시된 바와 같은 형상으로 상기 보호층(130)의 전면을 매립하며 형성될 수 있다.
이후, 도 8과 같이 상기 드라이 필름(140) 위에 상기 드라이 필름(140)의 일부를 노출하는 윈도우(175)를 갖는 마스크(170)를 형성한다.
이때, 상기 마스크(170)에 형성된 윈도우(175)는 전도성 볼(160)의 실장 영역에 대응하는 위치에 존재할 수 있다. 더욱 바람직하게, 상기 마스크(170)에 형성된 윈도우(175)는 상기 보호층(130)에 형성된 개구부(135)와 동일한 위치에 형성될 수 있다.
이를 위해, 상기 보호층(130)과 상기 드라이 필름(140)을 순차적으로 상기 절연 플레이트(110) 위에 형성시킨 후에 한 번의 레이저 공정을 통해 상기 보호층(130)의 개구부(135)와, 상기 드라이 필름(140)의 개구부(145)를 동시에 형성시킬 수 있다.
이에 따라, 상기 드라이 필름(140)은 상기 기저 패드(125)의 일부 상면을 노출하는 개구부(145)를 가질 수 있다.
이후, 도 9와 같이 상기 드라이 필름(140)의 개구부(145)를 이용하여 상기 기저 패드(125) 위에 플럭스(150)를 인쇄한다. 상기 플럭스는 금속 또는 합금을 용해할 때, 용해한 금속면이 대기와 닿는 것을 방해할 목적으로 금속의 표면에 용해한 염류에 의한 층을 만들기 위해 사용된다.
바람직하게, 상기 플럭스 인쇄는 리플로우 공정 중 전도성 볼(160)이 노게 되는데, 용융된 볼의 산화를 막고 흐름성을 높여 상기 기저 패드(125) 위에 용융 볼이 골고루 퍼지게 하기 위해 실시된다.
이후, 도 10과 같이, 상기 드라이 필름(140)의 개구부(145)를 이용하여 상기 기저 패드(125) 위에 전도성 볼(160)을 형성한다.
상기 전도성 볼(160)은 CCS(Cu Core Solder) 볼일 수 있다.
이후, 도 11과 같이 상기 전도성 볼(160)이 형성된 이후에는 리플로우 공정및 디플럭스 공정을 실시한다.
즉, 별도의 가열 장치(도시하지 않음)를 이용하여 리플로우 공정을 실시한다. 가열장치는 기판의 이동 경로 상/하부에 배치된 가열 팬이 열풍을 전달하여 기판을 가열하게 된다.
상기 리플로우 공정이 실시되면, 상기 전도성 볼(160)에 형성된 솔더 부분이 녹아 상기 기저 패드(125)와 상기 전도성 볼(실질적으로는 구리 볼) 사이에 접합력을 제공한다.
상기 리플로우 공정이 완료되면, 디플럭스 공정을 수행하여 전도성 볼(160) 부착 공정을 완료할 수 있다.
이후, 도 12와 같이 상기 드라이 필름(140)을 제거하면, 상기 기저 패드(125) 위에 전도성 볼(160)이 부착된 인쇄회로기판(100)을 제조할 수 있다.
상기와 같이 본 발명에 따른 실시 예에 의하면, 기존의 프로세스를 기초로 하여 적용함으로써, 신규 설비 투자가 필요하지 않고 제조 원가 비용을 크게 줄일 수 있으며, 볼 마운트 설비를 사용하지 않으면서 파인 피치 대응 및 안정된 범프를 형성할 수 있다.
또한, 도금법을 이용하여 범프를 형성하는 경우에는 공정 수와 시간이 많이 소요되는 반면에 본 발명에 따른 실시 예에서는 간단한 공정으로 안정적인 범프를 형성할 수 있으며, 회로 설계에 대한 자유로운 디자인이 가능하여 신뢰성을 높일 수 있다.
또한, 도 13을 참조하면, 또한, 상기 기재된 기저 패드(125) 및 전도성 볼(160)은 일반적인 C4 영역(B)에 형성될 수 있으나, 이 이외에도 PoP(Package on Package) 영역(A)에도 형성될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 인쇄회로기판
110: 절연 플레이트
125: 기저 패드
130: 보호층
160: 전도성 볼

Claims (14)

  1. 베이스 기판;
    상기 베이스 기판 위에 형성되어 있는 접속 패드;
    상기 베이스 기판 위에 형성되며, 상기 접속 패드의 표면 중 일부를 개방하는 보호층; 및
    상기 보호층에 의해 개방된 접속 패드 위에 형성되며, 솔더에 의해 상기 접속 패드와 연결되는 전도성 볼을 포함하며,
    상기 전도성 볼은,
    상기 접속 패드가 가지는 폭보다 작은 직경을 가지는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 전도성 볼은 CCS(Cu core Solder) 볼을 포함하는 인쇄회로기판.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 전도성 볼은 상기 보호층의 개구부의 폭보다 작은 직경을 가지며 형성되는 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 접속 패드는 구리를 포함하는 합금으로 형성되는 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 접속 패드는 PoP(Package on package) 영역에 형성되어 있는 인쇄회로기판.
  8. 패드가 형성되어 있는 절연 기판을 준비하는 단계;
    상기 절연 기판 위에 상기 패드의 표면 중 일부를 노출하는 개구부를 갖는 보호층을 형성하는 단계;
    상기 보호층 위에 상기 패드의 표면을 노출하는 드라이 필름을 형성하는 단계;
    상기 노출된 패드 위에 플럭스를 도포하는 단계; 및
    상기 도포된 플럭스 위에 전도성 볼을 형성시키는 단계를 포함하며,
    상기 전도성 볼을 형성시키는 단계는,
    상기 접속 패드가 가지는 폭보다 작은 직경을 가지는 전도성 볼을 형성시키는 단계를 포함하는 인쇄회로기판의 제조 방법.
  9. 삭제
  10. 제 8항에 있어서,
    상기 보호층을 형성하는 단계는
    상기 절연 기판 위에 상기 패드를 매립하는 보호층을 형성하는 단계와,
    상기 형성된 보호층을 가공하여 상기 패드의 일부 상면을 노출하는 개구부를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  11. 제 8항에 있어서,
    상기 전도성 볼을 부착시키는 단계는
    CCS(Cu core Solder) 볼을 포함하는 전도성 볼을 상기 플럭스 위에 부착하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  12. 제 8항에 있어서,
    상기 드라이 필름을 형성하는 단계는
    상기 보호층 위에 상기 패드를 매립하는 드라이 필름을 형성하는 단계와,
    상기 패드 형성 영역에 대응되게 윈도우가 형성된 마스크를 상기 드라이 필름 위에 형성하는 단계와,
    상기 마스크를 이용하여 상기 드라이 필름에 상기 패드를 노출하는 개구부를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  13. 제 11항에 있어서,
    상기 전도성 볼이 형성되면, 리플로우 공정을 실시하여 상기 패드 위에 상기 전도성 볼을 부착시키는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  14. 제 8항에 있어서,
    상기 전도성 볼이 부착되면, 상기 형성된 드라이 필름을 박리하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
KR1020110056535A 2011-06-10 2011-06-10 인쇄회로기판 및 그의 제조 방법 KR101241649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110056535A KR101241649B1 (ko) 2011-06-10 2011-06-10 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110056535A KR101241649B1 (ko) 2011-06-10 2011-06-10 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120137174A KR20120137174A (ko) 2012-12-20
KR101241649B1 true KR101241649B1 (ko) 2013-03-11

Family

ID=47904408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110056535A KR101241649B1 (ko) 2011-06-10 2011-06-10 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101241649B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230030995A (ko) * 2021-08-26 2023-03-07 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005679A (ko) * 1997-06-30 1999-01-25 이형도 플립칩 실장용 패키지의 제조방법
KR20110038462A (ko) * 2009-10-08 2011-04-14 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110049862A (ko) * 2008-08-07 2011-05-12 플립칩 인터내셔날, 엘.엘.씨 유전체 인케이스먼트를 사용하여 반도체 소자에 대해 강화된 신뢰성

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005679A (ko) * 1997-06-30 1999-01-25 이형도 플립칩 실장용 패키지의 제조방법
KR20110049862A (ko) * 2008-08-07 2011-05-12 플립칩 인터내셔날, 엘.엘.씨 유전체 인케이스먼트를 사용하여 반도체 소자에 대해 강화된 신뢰성
KR20110038462A (ko) * 2009-10-08 2011-04-14 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20120137174A (ko) 2012-12-20

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
TWI451536B (zh) 多層配線基板及其製造方法
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
WO2014155455A1 (ja) 配線基板
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
KR20120115034A (ko) 인쇄회로기판 및 그의 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101241649B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013149810A (ja) 多層配線基板の製造方法
KR102422884B1 (ko) 인쇄회로기판 및 그 제조방법
KR101776305B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101189337B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101189330B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101173397B1 (ko) 인쇄회로기판의 제조 방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150099072A (ko) 인쇄회로기판 및 이의 제조 방법
JP2015207722A (ja) 配線基板の製造方法、配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 8