CN111312602A - 封装方法 - Google Patents

封装方法 Download PDF

Info

Publication number
CN111312602A
CN111312602A CN202010121113.2A CN202010121113A CN111312602A CN 111312602 A CN111312602 A CN 111312602A CN 202010121113 A CN202010121113 A CN 202010121113A CN 111312602 A CN111312602 A CN 111312602A
Authority
CN
China
Prior art keywords
seed layer
bonding pad
sensitive component
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010121113.2A
Other languages
English (en)
Other versions
CN111312602B (zh
Inventor
孙彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tongfu Microelectronics Co ltd
Original Assignee
Xiamen Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tongfu Microelectronics Co ltd filed Critical Xiamen Tongfu Microelectronics Co ltd
Priority to CN202010121113.2A priority Critical patent/CN111312602B/zh
Publication of CN111312602A publication Critical patent/CN111312602A/zh
Application granted granted Critical
Publication of CN111312602B publication Critical patent/CN111312602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种封装方法，该方法包括：提供晶圆，晶圆包括晶圆本体、设置在晶圆本体同一侧且均裸露的焊盘以及敏感元器件；形成覆盖敏感元器件的保护层；在裸露的焊盘上形成与焊盘电连接的金属凸柱；去除保护层。本申请所提供的封装方法能够在制备金属凸柱的过程中保护敏感元器件，避免对敏感元器件造成损伤。

Description

封装方法
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种封装方法。
背景技术
在芯片上制备凸块的流程中，由于外露焊盘的材料一般为铝，在空气中铝表层极易被氧化成氧化铝，因此在焊盘上形成凸块之前，为了保证后续凸块与焊盘之间的结合力，必须对外露的焊盘进行等离子物理撞击处理，以去除焊盘上的氧化物。
而对于设有敏感元器件的芯片而言，进行等离子物理撞击处理会造成敏感元器件的损伤，甚至会导致其失效。
发明内容
本申请主要解决的技术问题是提供一种封装方法，能够保护敏感元器件，避免对敏感元器件造成损伤。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种封装方法，包括：提供晶圆，所述晶圆包括晶圆本体、设置在所述晶圆本体同一侧且均裸露的焊盘以及敏感元器件；形成覆盖所述敏感元器件的保护层；在裸露的所述焊盘上形成与所述焊盘电连接的金属凸柱；去除所述保护层。
其中，所述形成覆盖所述敏感元器件的保护层的步骤，包括：在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧形成覆盖所述晶圆本体的金属层；在所述金属层远离所述晶圆本体的一侧涂布覆盖所述金属层的光刻胶；对所述光刻胶进行曝光、显影，以去除非所述敏感元器件上方的所述光刻胶；去除裸露的所述金属层；去除剩余的所述光刻胶而得到覆盖所述敏感元器件的所述保护层。
其中，所述在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧形成覆盖所述晶圆本体的金属层的步骤，包括：利用溅射机在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧溅射一层所述金属层。
其中，在所述利用溅射机在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧溅射一层所述金属层的步骤之前，还包括：若所述溅射机设有等离子风机，则关闭所述溅射机的所述等离子风机。
其中，所述在裸露的所述焊盘上形成与所述焊盘电连接的金属凸柱的步骤，包括：对裸露的所述焊盘进行等离子物理轰击处理；形成至少覆盖裸露的所述焊盘的种子层；在所述种子层远离所述晶圆的一侧涂布覆盖所述晶圆的光刻胶；对所述光刻胶进行曝光、显影，以裸露设置在所述焊盘上方的所述种子层；在裸露的所述种子层上形成所述金属凸柱；去除剩余的所述光刻胶；去除裸露的所述种子层。
其中，所述种子层包括覆盖所述晶圆的第一子种子层，所述第一子种子层的材料与所述金属凸柱的材料相同。
其中，所述种子层进一步包括设置在所述第一子种子层与所述晶圆之间且至少覆盖裸露的所述焊盘的第二子种子层。
其中，所述第二子种子层的材料与所述保护层的材料相同。
其中，所述第一子种子层的材料为金或铜，和/或，所述第二子种子层的材料为钛或钛钨。
其中，所述保护层的厚度范围为150nm～250nm。
本申请的有益效果是：本申请的封装方法在焊盘上形成金属凸柱之前，在敏感元器件上形成保护层，从而后续在形成金属凸柱的过程中，敏感元器件由于保护层的保护，其不会受到外力冲击，因此可以避免发生损伤，同时由于保护层可以去除，因此也可以避免敏感元器件上存在残留。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请封装方法一实施方式的流程示意图；
图2是图1封装方法对应的结构流程图；
图3是图1中步骤S120的流程示意图；
图4是图3对应的结构流程图；
图5是图4的后续图；
图6是图1中步骤S130的流程示意图；
图7是图6在一应用场景中对应的结构流程图；
图8是图7的后续图；
图9是图6在另一应用场景中对应的结构流程图；
图10是图9的后续图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参阅图1和图2，图1是本申请封装方法一实施方式的流程示意图，图2是图1封装方法对应的结构流程图。在本实施方式中，封装方法包括：
S110：提供晶圆100，晶圆100包括晶圆本体110、设置在晶圆本体110同一侧且均裸露的焊盘120以及敏感元器件130。
晶圆本体110中设有线路，能够满足各种需求，是晶圆100实现功能的关键。裸露的焊盘120用于将晶圆本体110中的线路和外界实现电连接，其是晶圆100的功能输出端子。敏感元器件130可以是光感类、热敏类等器件，其在受到外界影响时，容易发生损伤，甚至失效。
在一应用场景中，为了保护设置在晶圆本体110中的线路，晶圆本体110上还设有钝化层140，钝化层140设置在晶圆本体110设置有焊盘120以及敏感元器件130的一侧且裸露出焊盘120的至少部分以及敏感元器件130。其中，钝化层140的材料可以是氧化硅、氮化硅、氮氧化硅、聚酰亚胺等介电材料或者它们的混合物。
S120：形成覆盖敏感元器件130的保护层200。
保护层200覆盖敏感元器件130，以避免在后续的制程中敏感元器件130受到外界的损伤。
在一应用场景中，保护层200的厚度范围为150nm～250nm，例如，保护层200的厚度范围为150nm、190nm、230nm或者250nm。
S130：在裸露的焊盘120上形成与焊盘120电连接的金属凸柱300。
金属凸柱300与焊盘120电连接，用于将最终封装形成的芯片与例如线路板等其他元件焊接。
其中，金属凸柱300可以通过电镀的方式形成，或者也可以通过先印刷焊料膏或者先植入焊料球，再回流的方式形成，本申请金属凸块300的形成方式不做限制。
S140：去除保护层200。
在去除保护层200后，敏感元器件130的表面不会存在任何残留，其中，可以采用化学方式(例如溶剂腐蚀)或者物理方式(例如激光切割)去除保护层200。
在上述实施方式中，在焊盘120上形成金属凸柱300之前，在敏感元器件130上形成保护层200，从而后续在形成金属凸柱300的过程中，敏感元器件130由于保护层200的保护，其不会受到外力冲击，因此可以避免发生损伤，同时由于保护层200的去除，敏感元器件130的表面不会存在任何残留，达到有效保护敏感元器件130的目的。
参阅图3和图4，在本实施方式中，步骤S120形成覆盖敏感元器件130的保护层200具体包括：
S121：在晶圆本体110设有焊盘120以及敏感元器件130的一侧形成覆盖晶圆本体110的金属层210。
在一应用场景中，利用溅射机在晶圆本体110设有焊盘120以及敏感元器件130的一侧溅射一层金属层210，也就是说，采用溅射工艺形成金属层210。
此时在形成金属层210之前，不会对裸露的焊盘120进行等离子物理轰击处理，以避免对敏感元器件130造成损伤。
其中，由于对正常的溅射制程而言，所采用的溅射机一般都具备等离子风机，该等离子风机用于对待作业对象进行等离子物理轰击处理，以去除待作业对象表面的氧化物，也就是说，在正常溅射制程中，会对待作业对象进行等离子物理轰击处理，因为为了避免在采用溅射机溅射形成金属层210时，溅射机设有的等离子风机对敏感元器件130进行等离子物理轰击处理而损伤敏感元器件130，因此若采用的溅射机设有等离子风机，则关闭溅射机的等离子风机，使得溅射机直接溅射一层金属层210。
在其他实施方式中，也可以采用蒸发或者物理气相沉积的方式形成金属层210。
S122：在金属层210远离晶圆本体110的一侧涂布覆盖金属层210的第一光刻胶220。
S123：对第一光刻胶220进行曝光、显影，以去除非敏感元器件130上方的第一光刻胶220。
在一应用场景中，第一光刻胶220为正性光刻胶，在对第一光刻胶220进行曝光、显影后，第一光刻胶220保留的图像与第一掩模板230上的图像相同。
S124：去除裸露的金属层210。
此时以残留的第一光刻胶220为掩模而去除裸露的金属层210。
在一应用场景中，采用刻蚀的方式去除裸露的金属层210。
S125：去除剩余的第一光刻胶220而得到覆盖敏感元器件130的保护层200。
在一应用场景中，当第一光刻胶220为正性光刻胶时，采用丙酮等溶剂将剩余的第一光刻胶220去除，从而剩余的金属层210即为保护层200。
当然在其他应用场景中，第一光刻胶220也可以为负性光刻胶，在此不做限制。
在本实施方式中，在形成保护层200之前不会进行等离子物理轰击处理，可以避免对敏感元器件130造成损伤。
参阅图6、图7和图8，在本实施方式中，步骤S130具体包括：
S131：对裸露的焊盘120进行等离子物理轰击处理。
对裸露的焊盘120进行等离子物理轰击处理，可以去除焊盘120上的氧化物，保证后续可以顺利地在焊盘120上形成金属凸柱300。
S132：形成至少覆盖裸露的焊盘120的种子层400。
具体地，形成种子层400的目的在于保证后续能够顺利地在焊盘120上形成金属凸柱300。
其中，在一应用场景中，如图7所示，种子层400包括覆盖晶圆100的第一子种子层410，该第一子种子层410的材料与金属凸柱300的材料相同，便于后续顺利地在焊盘120上生长金属凸柱300。其中，第一子种子层410的材料为铜(Cu)或者金(Au)。
在另一应用场景中，如图9所示，种子层400除了包括第一子种子层410外，还包括第二子种子层420，第二子种子层420设置在第一子种子层410与晶圆100之间且至少覆盖裸露的焊盘120。
与第一子种子层410不同的是，第二子种子层420起阻隔作用，避免后续在形成金属凸柱300的过程中，焊盘120与第一子种子层410在高温下融化在一起，进而影响焊盘120与金属凸柱300的结合力。
S133：在种子层400远离晶圆100的一侧涂布覆盖晶圆100的第二光刻胶500。
具体地，如图7和图9所示，在第一子种子层410远离晶圆100的一侧涂布覆盖晶圆100的第二光刻胶500。
S134：对第二光刻胶500进行曝光、显影，以裸露设置在焊盘120上方的种子层400。
具体地，以第二掩模板510为掩模对第二光刻胶500进行曝光，而后对第二光刻胶500进行显影，最终裸露出设置在焊盘120上方的第一子种子层410。
其中，第二光刻胶500既可以是正性光刻胶，也可以是负性光刻胶，在此不做限制。
S135：在裸露的种子层400上形成金属凸柱300。
具体地，在裸露的第一子种子层410上形成金属凸柱300。在一应用场景中，可采用电镀工艺形成金属凸柱300。
S136：去除剩余的第二光刻胶500。
S137：去除裸露的种子层400。
当种子层400只包括第一子种子层410时，如图8所示，步骤S137具体包括：去除裸露的第一子种子层410。
具体地，此时以金属凸柱300为掩模而去除第一子种子层410。
当种子层400进一步包括第二子种子层420时，如图10所示，步骤S137具体包括：依次去除裸露的第一子种子层410、第二子种子层420。
具体地，先以金属凸柱300为掩模而去除第一子种子层410，而后同样以金属凸柱300为掩模而去除第二子种子层420。
在一应用场景中，保护层200的材料与第二子种子层420的材料相同。
具体地，设置保护层200的材料与第二子种子层420的材料相同，一方面可以保证保护层200能够全部去除，另一方面，由于保护层200与第二子种子层420的材料相同，因此可以采用同一种去除方式保护层200与第二子种子层420，进而可以同时去除保护层200与第二子种子层420，能够达到简化操作以及提高作业效率的目的。
在一具体应用场景中，保护层200与第二子种子层420的材料均为钛(Ti)或者钛钨(TiW)。
当然在其他实施方式中，保护层200的材料也可以与第二子种子层420的材料不同，例如，保护层200的材料与第一子种子层410的材料相同，此时只要保证后续保护层200可以全部去除即可。
总而言之，本申请的封装方法在焊盘上形成金属凸柱之前，在敏感元器件上形成保护层，从而后续在形成金属凸柱的过程中，敏感元器件由于保护层的保护，其不会受到外力冲击，因此可以避免发生损伤，同时由于保护层可以去除，因此也可以避免敏感元器件上存在残留。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种封装方法，其特征在于，所述方法包括：
提供晶圆，所述晶圆包括晶圆本体、设置在所述晶圆本体同一侧且均裸露的焊盘以及敏感元器件；
形成覆盖所述敏感元器件的保护层；
在裸露的所述焊盘上形成与所述焊盘电连接的金属凸柱；
去除所述保护层。
2.根据权利要求1所述的封装方法，其特征在于，所述形成覆盖所述敏感元器件的保护层的步骤，包括：
在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧形成覆盖所述晶圆本体的金属层；
在所述金属层远离所述晶圆本体的一侧涂布覆盖所述金属层的光刻胶；
对所述光刻胶进行曝光、显影，以去除非所述敏感元器件上方的所述光刻胶；
去除裸露的所述金属层；
去除剩余的所述光刻胶而得到覆盖所述敏感元器件的所述保护层。
3.根据权利要求2所述的封装方法，其特征在于，所述在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧形成覆盖所述晶圆本体的金属层的步骤，包括：
利用溅射机在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧溅射一层所述金属层。
4.根据权利要求3所述的封装方法，其特征在于，在所述利用溅射机在所述晶圆本体设有所述焊盘以及所述敏感元器件的一侧溅射一层所述金属层的步骤之前，还包括：
若所述溅射机设有等离子风机，则关闭所述溅射机的所述等离子风机。
5.根据权利要求1所述的封装方法，其特征在于，所述在裸露的所述焊盘上形成与所述焊盘电连接的金属凸柱的步骤，包括：
对裸露的所述焊盘进行等离子物理轰击处理；
形成至少覆盖裸露的所述焊盘的种子层；
在所述种子层远离所述晶圆的一侧涂布覆盖所述晶圆的光刻胶；
对所述光刻胶进行曝光、显影，以裸露设置在所述焊盘上方的所述种子层；
在裸露的所述种子层上形成所述金属凸柱；
去除剩余的所述光刻胶；
去除裸露的所述种子层。
6.根据权利要求5所述的封装方法，其特征在于，所述种子层包括覆盖所述晶圆的第一子种子层，所述第一子种子层的材料与所述金属凸柱的材料相同。
7.根据权利要求6所述的封装方法，其特征在于，所述种子层进一步包括设置在所述第一子种子层与所述晶圆之间且至少覆盖裸露的所述焊盘的第二子种子层。
8.根据权利要求7所述的封装方法，其特征在于，
所述第二子种子层的材料与所述保护层的材料相同。
9.根据权利要求7所述的封装方法，其特征在于，所述第一子种子层的材料为金或铜，和/或，所述第二子种子层的材料为钛或钛钨。
10.根据权利要求1所述的封装方法，其特征在于，
所述保护层的厚度范围为150nm～250nm。
CN202010121113.2A 2020-02-26 2020-02-26 封装方法 Active CN111312602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010121113.2A CN111312602B (zh) 2020-02-26 2020-02-26 封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010121113.2A CN111312602B (zh) 2020-02-26 2020-02-26 封装方法

Publications (2)

Publication Number Publication Date
CN111312602A true CN111312602A (zh) 2020-06-19
CN111312602B CN111312602B (zh) 2022-07-05

Family

ID=71147725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010121113.2A Active CN111312602B (zh) 2020-02-26 2020-02-26 封装方法

Country Status (1)

Country Link
CN (1) CN111312602B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582988B1 (en) * 1999-09-30 2003-06-24 Taiwan Semiconductor Manufacturing Company Method for forming micro lens structures
CN1619826A (zh) * 2003-11-21 2005-05-25 联华电子股份有限公司 图像传感器元件的制造方法
US20070019089A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Image sensor device and methods thereof
CN1992221A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 互补型金属氧化物半导体图像传感器的制造方法
CN101071781A (zh) * 2006-05-09 2007-11-14 探微科技股份有限公司 晶片级封装方法及其结构
CN101110398A (zh) * 2006-07-21 2008-01-23 日月光半导体制造股份有限公司 覆晶封装件及其制造方法
CN101452208A (zh) * 2007-12-07 2009-06-10 第一毛织株式会社 用于垫片保护层的光敏树脂组合物、以及利用其来制造图像传感器的方法
US20100084763A1 (en) * 2008-10-06 2010-04-08 Wan-Ling Yu Metallic Bump Structure Without Under Bump Metallurgy And Manufacturing Method Thereof
CN103700679A (zh) * 2013-12-24 2014-04-02 颀中科技（苏州）有限公司 凸块生长制程的保护方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582988B1 (en) * 1999-09-30 2003-06-24 Taiwan Semiconductor Manufacturing Company Method for forming micro lens structures
CN1619826A (zh) * 2003-11-21 2005-05-25 联华电子股份有限公司 图像传感器元件的制造方法
US20070019089A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Image sensor device and methods thereof
CN1992221A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 互补型金属氧化物半导体图像传感器的制造方法
CN101071781A (zh) * 2006-05-09 2007-11-14 探微科技股份有限公司 晶片级封装方法及其结构
CN101110398A (zh) * 2006-07-21 2008-01-23 日月光半导体制造股份有限公司 覆晶封装件及其制造方法
CN101452208A (zh) * 2007-12-07 2009-06-10 第一毛织株式会社 用于垫片保护层的光敏树脂组合物、以及利用其来制造图像传感器的方法
US20100084763A1 (en) * 2008-10-06 2010-04-08 Wan-Ling Yu Metallic Bump Structure Without Under Bump Metallurgy And Manufacturing Method Thereof
CN103700679A (zh) * 2013-12-24 2014-04-02 颀中科技（苏州）有限公司 凸块生长制程的保护方法

Also Published As

Publication number Publication date
CN111312602B (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
US6232212B1 (en) Flip chip bump bonding
JP5118300B2 (ja) 半導体装置及びその製造方法
US20060076677A1 (en) Resist sidewall spacer for C4 BLM undercut control
US20050199979A1 (en) Semiconductor device and method for fabricating the same
US20080303154A1 (en) Through-silicon via interconnection formed with a cap layer
US5538920A (en) Method of fabricating semiconductor device
US20100207271A1 (en) Semiconductor device
US6639314B2 (en) Solder bump structure and a method of forming the same
US20020028586A1 (en) Method and apparatus for cleaning integrated circuit bonding pads
JP2019102522A (ja) 半導体装置及び半導体装置の製造方法
US7358177B2 (en) Fabrication method of under bump metallurgy structure
CN111312602B (zh) 封装方法
JPH10154670A (ja) 半導体装置の製造方法
US7105433B2 (en) Method for treating wafer surface
JP2011029314A (ja) 半導体装置の製造方法
JP2007258629A (ja) チップサイズパッケージの製造方法
US6821876B2 (en) Fabrication method of strengthening flip-chip solder bumps
US7261828B2 (en) Bumping process
JP3544340B2 (ja) 半導体装置の製造方法
EP0951065A2 (en) Method of manufacturing semiconductor device
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JP4126392B2 (ja) 半導体装置の製造方法
JP2946644B2 (ja) 金属突起電極の形成方法
KR100718120B1 (ko) 플립 칩 솔더 제조 방법
KR100233866B1 (ko) 풀립칩용 반도체 칩의 구조와 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant