JP5118300B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5118300B2
JP5118300B2 JP2005367210A JP2005367210A JP5118300B2 JP 5118300 B2 JP5118300 B2 JP 5118300B2 JP 2005367210 A JP2005367210 A JP 2005367210A JP 2005367210 A JP2005367210 A JP 2005367210A JP 5118300 B2 JP5118300 B2 JP 5118300B2
Authority
JP
Japan
Prior art keywords
insulating film
organic insulating
layer
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005367210A
Other languages
English (en)
Other versions
JP2007173415A (ja
Inventor
雅光 生雲
博行 依田
英二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005367210A priority Critical patent/JP5118300B2/ja
Priority to US11/374,134 priority patent/US7417326B2/en
Priority to TW095108765A priority patent/TWI305021B/zh
Priority to KR1020060030781A priority patent/KR100786163B1/ko
Priority to CN2006100738675A priority patent/CN1988143B/zh
Publication of JP2007173415A publication Critical patent/JP2007173415A/ja
Priority to US12/213,819 priority patent/US8420522B2/en
Application granted granted Critical
Publication of JP5118300B2 publication Critical patent/JP5118300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0381Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、外部接続用突起電極(バンプ)電極と有機絶縁膜とを具備する半導体装置及びその製造方法に関する。
近年、半導体素子とパッケージの高密度実装を可能とするため、バンプと称される外部接続用突起電極を用いたフリップチップ接続構造が広く採用されている。
かかるバンプの材料として半田を選択した場合、当該バンプをめっき法或いは印刷法などにより形成することができる。
当該半田バンプを適用する場合には、半導体素子上の電極層に半田が拡散することを防止するために、当該電極層上に電解めっき法を用いてバリアメタル層を形成し、その上に半田バンプをめっき法等にて形成する方法が採用されている(特許文献1、特許文献2参照。)。
このとき、半導体素子の表面はデバイス保護のためにポリイミドなどの有機絶縁膜により被覆され、前記電極層の表面も選択的に当該有機絶縁膜により被覆される。
当該半導体装置の製造工程に於ける、従来のめっき法によるバンプ製造工程を図1に示す。
従来のめっき法によるバンプ形成工程にあっては、まず、図1(a)に示すように、シリコン(Si)からなる半導体基板1の上面(回路素子形成面)に、酸化シリコン等の絶縁膜(層)を介してアルミニウム(Al)等からなる配線層並びに電極層(電極パッド)3を配設し、当該配線層、電極層3上などを含む半導体基板上を窒化シリコン(SiN)等からなる無機絶縁膜(パッシベーション膜)2により被覆する。
さらに無機絶縁膜2の上に、ポリイミド(Polyimide resin)層等の有機絶縁膜4を被覆する。有機絶縁膜4は、半導体素子の表面保護の目的と、当該半導体素子が配線基板11(図3参照)に実装された場合にバンプ9の根元に集中する応力を緩和するために形成される。
無機絶縁膜2及び有機絶縁膜4には、パッドを露出するためにそれぞれ前記電極層3上の半田バンプ9の形成予定位置に対応して開口が形成されている。
尚、図1に示す製造工程にあっては、半導体基板1に形成されているトランジスタ等の能動素子、抵抗素子・容量素子などの受動素子、並びにこれらの素子間を絶縁分離する絶縁(アイソレーション)領域、層間絶縁層、素子間相互配線層等については、図示することを省略している。
次に、詳細は後述するが、図1(b)に示すように、かかる半導体基板1の上の電極層(電極パッド)3及び有機絶縁膜4上に、めっき電極となる給電層5をスパッタリングで全面に形成する。
次いで、前記給電層5上に、スピンコートによりフォトレジスト層6を塗布形成し、露光/現像/硬化処理を行って、図1(c)に示すように、当該フォトレジスト層6に対して、前記電極層3上の半田バンプ9の形成予定位置に対応する開口を形成する。
次いで、電解めっき処理を行い、図1(d)に示すように、前記フォトレジスト層6の開口部内に、後述する半田層9の電極層中への拡散を防止するバリアメタル層7を形成する。
次いで、前記フォトレジスト層6をマスクとして用いつつ電解めっき処理を行い、図1(e)に示すように、前記バリアメタル層7上に錫−銀(SnAg)半田層9を形成する。このとき、当該半田層9は、前記フォトレジスト層6上に延在して形成される。
次いで、図1(f)に示すように、剥離液を用いてフォトレジスト層6を剥離除去する。
更に、前記半田層9をエッチングマスクとして用い、所謂ウエットエッチング法により前記給電層5の不要部分を除去する。
しかる後、リフロー加熱にて前記半田めっき層9を溶融し、図1(g)に示すように、半田層9を略球状に整形処理する。即ち、半導体基板1の前記電極層3上に、球状半田バンプ9(半田ボール)が形成される。
なお、印刷法を用いて当該バンプを製造する場合には、図1(d)に示すフォトレジスト6の開口部内に選択的にバリアメタル層7を形成した後に、図2(a)に示すように、剥離液を用いてフォトレジスト6を剥離除去し、また、給電層5に対しエッチング液によりウエットエッチング処理を行う。
しかる後、図2(b)に示すように、図示を省略する印刷用のパターンをつけて前記バリアメタル層7上に錫−銀(Sn−Ag)半田層9を形成し、リフロー加熱にて、前記半田めっき層9を溶融し、図1(g)に示すように、半導体基板1の前記電極層3上に球状半田バンプ9(半田ボール)を形成する。
このようにして半導体基板1に錫−銀半田からなるバンプ9が形成された半導体素子10の、プリント基板11への実装方法の一例を図3に示す。
図3(a)に示すように、半導体基板1にバンプ9が形成された半導体素子10を、フリップチップボンディング法によって、プリント基板11へ実装する。
即ち、表面にバンプ9が形成された半導体素子10を下向きにして、下面に外部入出力用のボールバンプ12が形成されたプリント基板11の配線面(上面)に前記半導体素子10を実装する。
次いで、図3(b)に示すように、接続信頼性を向上させるために、半導体素子10とプリント基板11との間にアンダーフィル13を充填して硬化し、半導体素子10とプリント基板11との接合を補強する。
最後に、図3(c)に示すように、プリント基板11上であって、半導体素子10の周囲にはコンデンサ等の受動素子14を、また、半導体素子10の上方には半導体素子10が発生する熱を放熱する放熱板15を搭載して半導体装置とされる。
ところで、先に、図1(b)を参照して、電極層(電極パッド)3及び有機絶縁膜4上における給電層5の形成を説明し、図1(f)及び図2(a)を参照して給電層5に対するウエットエッチング処理を説明したが、これについて、図4乃至図6を参照して詳述する。
ここで、図4は、電極層(電極パッド)3及び有機絶縁膜4上における給電層5の形成を説明するための図であり、図5は、図4に示す各工程における有機絶縁膜4の表面の状態を説明するための図である。図6は、ウエットエッチング処理による給電層5を除去する工程における有機絶縁膜4の表面の状態を説明するための図である。
電極層(電極パッド)3及び有機絶縁膜4上に給電層5を形成するために、まず図4(a)に示すように、電極層(電極パッド)3及び有機絶縁膜4の全面にアルゴン(Ar)ガスを用いてドライエッチング(RFエッチング)を行い、電極層(電極パッド)3の表面の自然酸化膜を除去する。かかるドライエッチングにより、図5(a)に示すように、有機絶縁膜4の表層に変質層20が発生する。このときの有機絶縁膜4の表面のエッチング量は小さく、有機絶縁膜4の表面の粗さは最大で約4nm程度であり、この処理によって有機絶縁膜4の表面粗さは大きく変化することはない。
次に、給電層5となる金属を有機絶縁膜4(変質層20を含む)の表面にスパッタリングする。
具体的には、先ず、図4(b)に示すように、チタニウム膜(Ti)5−1を有機絶縁膜4(変質層20を含む)の表面にスパッタリングにより形成する。かかるスパッタリングにより、図5(b)に示すように、チタン5−1は、変質層20の表面にも打ち込まれる。
次に、図4(c)に示すように、銅膜(Cu)5−2をチタニウム膜(Ti)5−1の表面にスパッタリングにより形成する。このとき、図5(c)に示すように、銅膜5−2はチタニウム膜5−1上に成膜されるため、銅膜5−2は有機絶縁膜4と直接接することはなく、有機絶縁膜4の表面には影響を及ぼすことはない。
かかる工程を経て有機絶縁膜4上に形成された給電層5(チタニウム膜5−1及び銅膜5−2)は、めっき法の場合は図1(f)に示す工程において、また印刷法の場合は図2(a)に示す工程において、ウエットエッチング処理により除去される。図6を参照して、かかるウエットエッチング処理による給電層5を除去する工程における有機絶縁膜4の表面の状態を説明する。
図6(a)に示す銅膜5−2がチタニウム膜5−1上に成膜されている状態から、図6(b)に示すように、先ず銅膜5−2をウエットエッチングにより除去する。銅膜5−2は、チタニウム膜5−1上に成膜されているため、容易に除去することができる。
次いで、図6(c)に示すように、変質層20上に成膜されているチタニウム膜5−1をウエットエッチングにより除去する。変質層20の表面に設けられているチタニウム膜5−1を容易に除去することはできるが、変質層20の表面に打ち込まれたチタン5−1は、変質層20の表面上に設けられているチタニウム膜5−1を除去した後においても残存している。
上述の工程を含む従来の製造方法で製造された半導体装置の半導体素子10に形成された半田バンプ9の構造を示す図7に示す。なお、図7(b)は図7(a)において点線で囲んだ部分の拡大図である。
図7を参照するに、上述の工程を経て製造された半導体素子10においては、有機絶縁膜4上に、チタニウム膜5−1、銅膜5−2及びバリアメタル層7が積層され、その上にバンプ9が形成されている。
有機絶縁膜4の表面にスパッタリングで打ち込まれ金属残渣として残存しているチタン5−1は、通常、金属顕微鏡又は電子顕微鏡等においては観察されないものの、X線光電子分光(XPS:X−ray Photoelectron Spectroscopy)等を用いた分析を行うと、最大約10atm%検出され、また、当該表面の表面粗さは、図1(a)で示す無機絶縁膜2上に有機絶縁膜4を被覆したときの状態の有機絶縁膜4の表面粗さと略等しい最大約4nmとなっている。
特開2004−200420号公報 特開平9−191012号公報
このように従来の方法によって製造された半導体装置では、半導体素子10の有機絶縁膜4の表面には、給電層5を構成するチタン5−1が金属残渣として残存している。
しかしながら、かかる金属残渣は、半導体素子10とプリント基板11との接合を補強するために半導体素子10とプリント基板11との間に充填されるアンダーフィル13(図3参照)と有機絶縁膜4との密着を阻害し、半導体素子10のプリント基板11への実装後の接続の信頼性を損なわすおそれがある。
一方、上述のように、有機絶縁膜4の表面の表面粗さは、無機絶縁膜2上に有機絶縁膜4を被覆したときの状態の有機絶縁膜4の表面粗さと略等しい最大4nmであり、アンダーフィル13との十分な密着性を得るには小さく、半導体素子10のプリント基板11への実装後の接続の信頼性を損なわすおそれがある。
このように、半導体素子10のプリント基板11への実装後の接続の信頼性を確保するためには、有機絶縁膜4の表面に残存している金属残渣を除去しつつ、且つ、アンダーフィル13との十分な密着性を得ることができるように有機絶縁膜4の表面粗さを大きくする必要がある。
ここで、かかる目的のためにバンプ9の近傍の箇所の有機絶縁膜4を除去してしまうと、半導体素子10をプリント基板11に搭載する際に、バンプ9の近傍の箇所の有機絶縁膜4に応力が集中し、当該箇所にクラックが発生して半導体素子10のプリント基板11への実装後の接続の信頼性を損なわすおそれがある。
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体素子の有機絶縁膜とアンダーフィルとの十分な密着性を得つつ、バンプの近傍の箇所の有機絶縁膜に応力が集中することを回避して、半導体素子のプリント基板への実装後の接続の信頼性の向上を図ることができる半導体装置及びその製造方法を提供することを本発明の目的とする。
本発明の一観点によれば、半導体基板の所定の位置に設けられた複数の電極層と、前記電極層の所定領域を選択的に露出して前記半導体基板上に形成された有機絶縁膜と、前記電極層の所定領域に形成された複数の球状の外部接続用突起電極と、を具備し、前記半導体基板の主面と平行な方向における前記外部接続用突起電極の最大の外周の位置よりも内側の領域の有機絶縁膜の厚さが、前記内側の領域以外の領域の有機絶縁膜の厚さよりも大なる厚さを有し、前記外部接続用突起電極は金属層を介して前記電極層に接続されており、前記金属層を構成する金属であって前記有機絶縁膜にも含まれている金属の量は、前記内側の領域の有機絶縁膜よりも、前記内側の領域以外の領域の有機絶縁膜の方が、少なく、前記内側の領域以外の領域の有機絶縁膜に含まれている前記金属の量は、0.1atm%以下であることを特徴とする半導体装置が提供される。
前記外部接続用突起電極間の有機絶縁膜の表面粗さは、前記外部接続用突起電極の周囲近傍の有機絶縁膜の表面粗さよりも粗くてもよい。
本発明の別の観点によれば、半導体基板の所定の位置に設けられた電極層と、前記電極層の略中央が露出するように、隣接する前記電極層間を連続的に覆う有機絶縁膜と、金属層を介して前記電極層に接続された球状の外部接続用突起電極と、を備えた半導体装置の製造方法であって、前記電極層及び前記有機絶縁膜上に、めっき電極となる前記金属層を全面に形成する金属層形成工程と、前記金属層をめっき電極とする電解めっき処理を行い、前記電極層上に前記外部接続用突起電極を形成する突起電極形成工程と、前記外部接続用突起電極をマスクとして、前記金属層の不要部分を除去する金属層除去工程と、前記外部接続用突起電極を熱処理により溶融成型した後に、ドライエッチング処理により前記有機絶縁膜の表面をエッチングし、前記金属層を構成する金属であって前記有機絶縁膜にも含まれている金属の量を、前記半導体基板の主面と平行な方向における前記外部接続用突起電極の最大の外周の位置よりも内側の領域の有機絶縁膜よりも、前記内側の領域以外の領域の有機絶縁膜の方が、少なくなるようにするエッチング工程と、を有し、前記エッチング工程では、前記内側の領域以外の領域の有機絶縁膜に含まれる前記金属の量を、0.1atm%以下にすることを特徴とする半導体装置の製造方法が提供される。
前記電極層に前記外部接続用突起電極を形成する前に、前記有機絶縁膜の表面を前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することとしてもよい。
本発明によれば、半導体素子の有機絶縁膜とアンダーフィルとの十分な密着性を得つつ、バンプの近傍の箇所の有機絶縁膜に応力が集中することを回避して、半導体素子のプリント基板への実装後の接続の信頼性の向上を図ることができる半導体装置及びその製造方法を提供することができる。
以下、本発明の実施の形態について説明する。
[本発明の第1の実施の形態]
本発明の第1の実施の形態にかかる半導体装置の製造方法に於ける、めっき法による半田バンプ形成工程を図8及び図9に示す。
本発明の第1の実施の形態にかかる半導体装置の製造方法に於ける、めっき法による半田バンプ形成工程にあっては、まず、図8(a)に示すように、シリコン(Si)からなる半導体基板31の上面にアルミニウム(Al)等からなる電極層(電極パッド)33を配設し、電極層33の周りに窒化シリコン(SiN)等からなる無機絶縁膜(パッシベーション膜)32を形成する。
さらに無機絶縁膜32の上に、ポリイミド(Polyimide resin)等の有機絶縁膜34を被覆する。有機絶縁膜34は、半導体素子の表面保護の目的と、当該半導体素子がプリント基板11(前記図3参照)に実装された場合にバンプ39の根元に集中する応力を緩和するために、形成されている。
無機絶縁膜32及び有機絶縁膜34には、パッドを露出するためにそれぞれ前記電極層33上の半田バンプ39の形成予定位置に対応して開口が形成されている。
尚、図8及び図9に示す製造工程にあっては、半導体基板31に形成されているトランジスタ等の能動素子、抵抗素子・容量素子などの受動素子、並びにこれらの素子間を絶縁分離する絶縁(アイソレーション)領域、層間絶縁層、素子間相互配線層等については、図示することを省略している。
次に、図8(b)に示すように、かかる半導体基板31の上の電極層(電極パッド)33及び有機絶縁膜34上に、めっき電極となる給電層35をスパッタリングで全面に形成する。
当該電極層(電極パッド)33及び有機絶縁膜34上に給電層35を形成するために、電極層(電極パッド)33及び有機絶縁膜34の全面に対して、アルゴン(Ar)ガスを用いてドライエッチング(RFエッチング)を行い、電極層(電極パッド)33の表面の自然酸化膜を除去する。
前述のごとく、かかるドライエッチングにより、有機絶縁膜34の表層には変質層(図示せず)が発生する。
しかる後、チタニウム膜(Ti)35−1(図10参照)を有機絶縁膜34の表面にスパッタリング法により形成する。この時、前記有機絶縁膜層の表面における変質層にはチタンが打ち込まれてしまう。
次いで、銅膜(Cu)35−2(図10参照)をチタニウム膜(Ti)35−1の表面にスパッタリングで形成する。このとき、銅膜35−2はチタニウム膜35−1上に成膜されるため、銅膜35−2は有機絶縁膜34と直接接することはなく、有機絶縁膜34の表面には影響を及ぼすことはない。
次いで、前記給電層35上に、スピンコート法によりフォトレジストを塗布し、露光/現像/硬化処理を行って、図8(c)に示すように、前記電極層33上の半田バンプ39の形成予定位置に対応する開口パターンを有するフォトレジスト層36を形成する。
次いで、電解めっき処理を行い、図8(d)に示すように、前記フォトレジスト層36の開口部内に、後述する半田層39中の半田の拡散を防止するためのバリアメタル層37を形成する。
次いで、前記フォトレジスト36層をマスクとして用いて電解めっき処理を行い、図8(e)に示すように、前記バリアメタル層37上に錫−銀(SnAg)半田層39を形成する。このとき、当該半田層39は、前記フォトレジスト層36上に迄延在して形成される。
次いで、図8(f)に示すように、剥離液を用いてフォトレジスト層36を剥離除去する。
次いで、図9(g)に示すように、前記半田層39をエッチングマスクとして用いて、所謂ウエットエッチング法により前記給電層35の不要部分を除去する。
しかる後、リフロー加熱にて前記半田めっき層39を溶融し、図9(h)に示すように、半田層39を略球状に整形処理する。これにより、半導体基板31の前記電極層33上に、外部接続用突起電極となる球状半田バンプ39(半田ボール)が形成される。
本実施例にあっては、当該半田バンプ39(半田ボール)の形成の終了後、図9(i)に示すように、ドライエッチング処理を施して有機絶縁膜37の表面をエッチングする。また、本実施例にあっては、かかるドライエッチング処理を、高周波(RF)プラズマエッチング等よって、有機絶縁膜34の表面をエッチングする。
尚、有機絶縁膜の表面をエッチングする為に一般的に用いられるダウンフロータイプの装置を用いた処理では、半田バンプが成形された状態における有機絶縁膜の表面をエッチングするのは困難である。
かかるドライエッチング処理に用いるガスとしては、酸素(O)と四フッ化炭素(CF)の混合ガスを用いることができる。この場合、例えば酸素の流量を約400sccmとし、四フッ化炭素の流量を約100sccmとして、約150Wの高周波プラズマ雰囲気に曝す。かかる条件の下、ドライエッチング処理を、例えば約45秒行う。
但し、前記混合ガスの流量はこの例に限られず、両ガスの混合比を同じにして当該流量を変えてもよい。また、ガスは上記材料に限られず、例えば、トリフルオロメタン(CHF)ガスを用いてもよい。
かかる工程を経て形成されたバンプ部分の構造を図10に示す。なお、図10(b)は図10(a)において点線で囲んだ部分の拡大図である。
図10を参照するに、アルミニューム電極層(電極パッド)33上から有機絶縁膜34上に延在して、チタニウム膜35−1、銅膜35−2及びバリアメタル層37が積層され、その上に外部接続用突起電極であるバンプ39が形成されている。有機絶縁膜34は、隣接する電極層33間に在る半導体素子表面を連続的に被覆している。
ここで、上面に給電層35が存在しない領域に於ける有機絶縁膜34であって、半導体基板31の主面と平行な方向におけるバンプ35の外周の点よりも内側の領域(図10における領域A)、即ち、バンプ35の近傍に設けられている有機絶縁膜をバンプ近傍有機絶縁膜34−1と呼び、それ以外の領域(図10における領域B)に設けられている有機絶縁膜を被エッチング有機絶縁膜34−2と呼ぶ。
バンプ近傍有機絶縁膜34−1の厚さ、即ち、バンプ近傍有機絶縁膜34−1の表面と、当該バンプ近傍有機絶縁膜34−1と無機絶縁膜32とが接している面と、の間の長さは、図8(a)で示す無機絶縁膜32上に有機絶縁膜34を被覆したときの状態の有機絶縁膜34と、当該有機絶縁膜34−1と無機絶縁膜32とが接している面と、の間の長さに略等しい。
一方、被エッチング有機絶縁膜34−2は、前記図9(i)を用いて説明したエッチング処理により、略50乃至400nmドライエッチングされ、バンプ近傍有機絶縁膜34−1よりも薄いものとされている。
このように、図9(i)に示すドライエッチング処理により、バンプ近傍有機絶縁膜34−1よりも厚さが薄い被エッチング有機絶縁膜34−2が形成されても、バンプ39の周囲には当該被エッチング有機絶縁膜34−2よりも厚さが大であるバンプ近傍有機絶縁膜34−1が存在することにより、半導体素子をプリント基板11(図3参照)に搭載する際にバンプ近傍有機絶縁膜34−1に応力が集中しても、当該箇所にクラックが発生することを防止することができる。
また、バンプ近傍有機絶縁膜34−1の表面粗さは、図8(a)で示す無機絶縁膜32上に有機絶縁膜34を被覆した際の当該有機絶縁膜34の表面粗さと略等しく、最大約4nmある。一方、被エッチング有機絶縁膜34−2は、図9(g)に示す処理により、バンプ近傍有機絶縁膜34−1の表面粗さの約5倍以上の約20nm以上である。
従って、アンダーフィル剤13と有機絶縁膜34との十分な密着性を得ることができ、半導体素子10のプリント基板11への実装後の接続の信頼性を確保することができる。
更に、前記図8(b)に示す工程に於いて、アルゴンを用いたエッチング処理に引き続いて行われる有機絶縁膜34の表面へのチタニウム膜(Ti)35のスパッタリング法による形成の際、有機絶縁膜34表面の変質層中にチタン(Ti)が打ち込まれ金属残渣として残存している。
X線光電子分光(XPS:X−ray Photoelectron Spectroscopy)等を用いた分析により、かかる金属残渣は、バンプ近傍有機絶縁膜34−1では最大10atm%残存しているのに対し、被エッチング有機絶縁膜34−2では、図9()に示す処理により有機絶縁膜34と同時に除去され、僅かに約0.1atm%以下残存しているにすぎない。
このように被エッチング有機絶縁膜34−2では金属残渣が限りなく除去されていることにより、アンダーフィル剤13と有機絶縁膜34との密着性を得ることができ、半導体素子10のプリント基板11への実装後の接続の信頼性を一層高く確保することができる。
かかる本発明の第1の実施の形態によれば、図9(i)に示すドライエッチング処理を施して、表面粗さがバンプ近傍有機絶縁膜34−1よりも大きい被エッチング有機絶縁膜34−2を形成し、且つ、図8(b)に示す工程において有機絶縁膜34−2の表面中に打ち込まれ残存している金属残渣を除去している。
一方、バンプ近傍有機絶縁膜34−1の厚さは、図8(a)で示す無機絶縁膜32上に有機絶縁膜34を被覆したときの状態の有機絶縁膜34の厚さと変っていないため、バンプ39近傍の強度を低下することはない。
これにより、有機絶縁膜34とアンダーフィル剤13との十分な密着性を得つつ、バンプ39の近傍の箇所の有機絶縁膜34−1に応力が集中することを回避して、半導体素子10のプリント基板11への実装後の接続の信頼性の向上を図ることができる。
上述の本発明の第1の実施の形態においては、めっき法によりバンプを形成した場合を用いて説明したが、転写バンプ法を用いてバンプを形成した場合、ペーストバンプ法を用いてバンプを形成した場合、及びスクリーン印刷法を用いてバンプを形成した場合にも、図9(i)に示すドライエッチング処理を施して、有機絶縁膜37の表面をエッチングすることにより、図10に示す構造を備えたバンプを形成することができる。
また、バンプ材料の一例として錫−銀(SnAg)を掲げて説明したが、バンプ材料としては、これに限られるものではなく、錫−銀−銅(SnAgCu)、錫−ビスマス(SnBi)或いは錫−鉛(SnPb)等を用いることができる。
[本発明の第2の実施の形態]
本発明の第2の実施の形態にかかる半導体装置の製造方法に於ける、めっき法による半田バンプ形成工程を図11乃至図13に示す。
本発明の第2の実施の形態にかかる半導体装置の製造方法に於ける、めっき法による半田バンプ形成工程にあっては、まず、図11(a)に示すように、シリコン(Si)からなる半導体基板41の上面にアルミニウム(Al)等からなる電極層(電極パッド)43を配設し、電極層43の周りに窒化シリコン(SiN)等からなる無機絶縁膜(パッシベーション膜)42を形成する。
さらに無機絶縁膜42の上に、ポリイミド(Polyimide resin)層等の有機絶縁膜44を被覆する。有機絶縁膜44は、半導体素子の表面保護の目的と、当該半導体素子がプリント基板11(図3参照)に実装された場合にバンプ49の根元に集中する応力を緩和するために、形成されている。
無機絶縁膜42及び有機絶縁膜44には、パッドを露出するためにそれぞれ前記電極層43上の半田バンプ49の形成予定位置に対応して開口が形成されている。
尚、図11乃至図13に示す製造工程にあっては、半導体基板41に形成されているトランジスタ等の能動素子、抵抗素子・容量素子などの受動素子、並びにこれらの素子間を絶縁分離する絶縁(アイソレーション)領域、層間絶縁層、素子間相互配線層等については、図示することを省略している。
次に、図11(b)に示すように、かかる半導体基板31の上の電極層(電極パッド)43及び有機絶縁膜44上に、めっき電極となる給電層45をスパッタリング法により全面に形成する。
当該電極層(電極パッド)43及び有機絶縁膜44上に給電層45を形成するために、電極層(電極パッド)43及び有機絶縁膜44の全面に対して、アルゴン(Ar)ガスを用いてドライエッチング(RFエッチング)を行い、電極層(電極パッド)43の表面の自然酸化膜を除去する。
前述のごとく、かかるドライエッチングにより、有機絶縁膜44の表層には変質層(図示せず)が発生する。
しかる後、有機絶縁膜44の表面に、チタニウム膜(Ti)45−1(図14参照)をスパッタリング法により形成する。この時、前記有機絶縁膜層の表面における変質層にはチタンが打ち込まれてしまう。
次いで、チタニウム膜(Ti)45−1の表面に、銅膜(Cu)45−2(図14参照)をスパッタリング法により形成する。このとき、銅膜45−2はチタニウム膜45−1上に成膜されるため、銅膜45−2は有機絶縁膜44と直接接することはなく、有機絶縁膜44の表面には影響を及ぼすことはない。
次いで、前記給電層45上に、スピンコート法によりフォトレジスト46を塗布し、露光/現像/硬化処理を行って、図11(c)に示すように、前記電極層43上の半田バンプ49の形成予定位置に対応する開口パターンを有するフォトレジスト層46を形成する。
次いで、電解めっき処理を行い、図11(d)に示すように、前記フォトレジスト層46の開口部内に、後述する半田層49中の半田の拡散を防止するためのバリアメタル層47を形成する。
次いで、前記フォトレジスト層46をマスクとして用いて電解めっき処理を行い、図11(e)に示すように、前記バリアメタル層47上に錫−銀(SnAg)半田層49を形成する。このとき、当該半田層49は、前記フォトレジスト46上に迄延在して形成される。
次いで、図11(f)に示すように、剥離液を用いてフォトレジスト46を剥離除去する。
更に、図12(g)に示すように、前記半田層49をエッチングマスクとして用いて、所謂ウエットエッチング法により前記給電層45の不要部分を除去する。
本実施例にあっては、当該ウエットエッチングによる給電層45の除去後、図12(h)に示すように、ドライエッチング処理を施して、有機絶縁膜44の表面を改質させる。
具体的には、ガスとして窒素(N)を用いて高周波(RF)プラズマにより有機絶縁膜44の表面を処理する。処理条件として、例えば窒素ガスの流量を500sccmとし、高周波プラズマのパワーを400Wとする。
尚、使用するガスは上記窒素ガスに限られず、例えば、アルゴン(Ar)ガスであってもよい。
かかるプラズマ処理により、有機絶縁膜44の表面であって、半田層49により覆われていない領域は、表面の結合が強くなり(硬くなり)、後述する図12(j)に示す酸素(O)と四フッ化炭素(CF)の混合ガスを用いたドライエッチング処理によるエッチングがされにくい表面状態に改質される。かかる改質された部分が図12(h)において符号50で示されている。
一方、有機絶縁膜44の表面であって、半田層49の影となりプラズマに接しない部分は、当該ドライエッチング処理の影響を受けず特に改質されない。
なお、図12(h)を用いて示すプラズマ処理では、有機絶縁膜44の表面は殆どエッチングされず、エッチングされたとしても数nm以下である。また、有機絶縁膜44の表面粗さにも変化が殆どなく、図11(a)で示す無機絶縁膜42上に有機絶縁膜44を被覆したときの状態の有機絶縁膜44の表面粗さと略等しい最大約4nmである。
また、有機絶縁膜44の表面において、半田層49の影とならず露出している領域と、半田層49により影とされる領域との境界近傍は、前記窒素ガスの影響を受けて、半田層49により覆われておらず露出している部分に比し、その厚みは薄いものの表面は改質される。
上述のプラズマ処理により有機絶縁膜47の表面を改質させた後に、図12(i)に示すように、半田層49をリフロー加熱にて略球状に整形処理する。
即ち、リフロー加熱により、半導体基板41の前記電極層43上に、外部接続用突起電極である球状半田バンプ49(半田ボール)が形成される。
ここで、リフロー加熱にて略球状に整形処理された球状半田バンプ49(半田ボール)の直径は、図11(e)に示す電解めっき処理により形成された半田層49の直径よりも小である。従って有機絶縁膜44のうち、図12(h)に示すプラズマ処理によって改質されかった部分の一部が露出する。
次いで、図12(j)に示すように、ドライエッチング処理を施して有機絶縁膜44の表面をエッチングする。
かかるエッチング処理は、前記第1の実施の形態と同様に、酸素(O)と四フッ化炭素(CF)の混合ガスによる高周波(RF)プラズマエッチングである。この場合、混合ガスの流量は、前記第1の実施の形態と略同様でよい(酸素の流量を約400sccmとし、四フッ化炭素の流量を約100sccmとする)が、高周波(RF)プラズマのパワーを第1の実施の形態よりも大きく、最大約400Wとする。かかる条件の下、ドライエッチング処理を例えば約30秒行う。
また、前記混合ガスの流量はこの例に限られず、両ガスの混合比を同じにして当該流量を変えてもよい。更に、ドライエッチングのために流すガスは上記材料に限られず、例えば、トリフルオロメタン(CHF)ガスを用いてもよい。
ここで、図13は、図12に於いて点線で囲んだ部分を拡大して示す。
図13(a)において、点線Aで示す部分は、図12(h)に示す工程において窒素(N)ガスを用いたプラズマ処理により改質され表面の結合が強化された(硬くなっている)有機絶縁膜44の表面領域である。
一方、図13(a)において点線Bで示す部分は、図12(h)に示す工程におけるプラズマ処理の際、半田層49の影となりプラズマの影響を受けなかった部分であって、改質されず、軟らかい有機絶縁膜44の表面領域である。
また、図13(a)において点線Cで示す部分は、有機絶縁膜44の表面であって、半田層49により覆われており露出していない部分と露出している部分との境界近傍であって、前記プラズマ処理の際窒素ガスの影響を受けて、半田層49により覆われておらず露出している部分に比し、その厚みは薄いものの表面は改質され、硬くなっている領域である。
このため、図12(j)に示す酸素(O)と四フッ化炭素(CF)の混合ガスによる高周波(RF)プラズマエッチングのエッチングレートは、点線Bで示す部分、点線Cで示す部分、点線Aで示す部分の順で早い。
従って、図13(b)に示すように、前記プラズマ処理の影響を受けず、改質されずに軟らかいままの領域(点線Bで示す部分)は、プラズマ処理の影響を受け改質されて硬くなった領域(点線Aで示す部分)に比して、大きな被エッチングレートを有し、深くエッチングされる。
かかる工程を経て形成されたバンプの構造を図14に示す。なお、図14(b)は図14(a)において点線で囲んだ部分の拡大図である。
図14を参照するに、アルミニューム電極層(電極パッド)43上から有機絶縁膜44上に延在して、チタニウム膜45−1、銅膜45−2及びバリアメタル層47が積層され、その上に外部接続用突起電極たる半田バンプ49が形成されている。また、有機絶縁膜44は、隣接する電極層43間に在る半導体素子表面を連続的に覆っている。
なお、以下では、上面に給電層45が設けられていない箇所に設けられている有機絶縁膜44のうち、半導体基板41の主面と平行な方向におけるバンプ45の外周の点よりも内側の領域(図14における領域X)に設けられている有機絶縁膜を、バンプ近傍有機絶縁膜44−1と呼ぶ。それ以外の領域に設けられている有機絶縁膜のうち、図12(j)に示すドライエッチングの結果、図13(b)に示すように深くエッチングされた箇所が形成されている領域(図14における領域Yであり、特許請求の範囲の記載における「第1の領域」)に設けられている有機絶縁膜を第1被エッチング有機絶縁膜44−2と呼び、領域Yよりも外側の領域(図14における領域Zであり、特許請求の範囲の記載における「第2の領域」)に設けられている有機絶縁膜を第2被エッチング有機絶縁膜44−3と呼ぶ。
バンプ近傍有機絶縁膜44−1の厚さ、即ち、バンプ近傍有機絶縁膜44−1の表面と、当該バンプ近傍有機絶縁膜44−1と無機絶縁膜42とが接している面と、の間の長さは、図11(a)で示す無機絶縁膜42上に有機絶縁膜44を被覆したときの状態の有機絶縁膜44と、当該有機絶縁膜44−1と無機絶縁膜42とが接している面と、の間の長さに略等しい。
一方、第1被エッチング有機絶縁護膜44−2は、図12(j)に示す処理により、略00nmドライエッチングされ、第2被エッチング有機絶縁膜44−3は、図12(j)に示す処理により、略50乃至200nmドライエッチングされ、第1被エッチング有機絶縁膜44−2は第2被エッチング有機絶縁膜44−3よりも薄く形成されている。
従って、図12(j)に示すドライエッチング処理によりバンプ近傍有機絶縁膜44−1よりも厚さが薄い箇所が形成されていても、厚さの厚いバンプ近傍有機絶縁膜44−1により、半導体素子をプリント基板11(図3参照)に搭載する際に、バンプ近傍有機絶縁膜44−1に応力が集中してしまうことを回避することができ、当該箇所にクラックが発生を防止することができる。
また、第2被エッチング有機絶縁膜44−3の表面の表面粗さは、図12(j)に示したドライエッチング処理により、最大で約100nmに形成され、バンプ近傍有機絶縁膜44−1の表面粗さの約5倍以上となっている。
従って、アンダーフィル剤13と有機絶縁膜44との十分な密着性を得ることができ、半導体素子10のプリント基板11への実装後の接続の信頼性を確保することができる。
更に、図11(b)に示す工程において、チタニウム膜(Ti)45−1(図14参照)を有機保絶縁膜44の表面にスパッタリングにより形成し、当該表面中にチタン(Ti)が打ち込まれ金属残渣として残存している。かかる金属残渣は、バンプ近傍有機絶縁膜44−1では最大10atm%残存しているのに対し、被エッチング有機絶縁膜44−2では、図12(j)に示す処理により除去され、かかる金属残渣は、僅かに約0.1atm%以下にすぎない。
従って、被エッチング有機絶縁膜44−2では金属残渣が限りなく除去されており、アンダーフィル13と有機絶縁膜44との十分な密着性を得ることができ、半導体素子10のプリント基板11への実装後の接続の信頼性をより高く確保することができる。
本発明の発明者は、本発明の第2の実施の形態にバンプ構造を走査型電子顕微鏡SEMを用いて撮影した。その写真を図15に示す。
図15(c)は、本発明の第2の実施の形態のバンプ構造からバンプを除去した状態の像であり、図15(d)は、図15(c)の断面構造である。図15(c)を参照すると、半田バンプ49が設けられていた箇所の周囲に、順に、バンプ近傍有機絶縁膜44−1、第1被エッチング有機絶縁膜44−2、第2被エッチング有機絶縁膜44−3が形成されていることが観察される。
本発明の発明者は、このときのバンプ近傍有機絶縁膜44−1の表面粗さが1.5乃至3.7nmであり、第1被エッチング有機絶縁膜44−2の表面粗さが9.8乃至16.2nmであり、第2被エッチング有機絶縁膜44−3の表面粗さが31.5乃至48.3nmであることを検出し、第2被エッチング有機絶縁膜44−3の表面粗さが、バンプ近傍有機絶縁膜44−1の表面粗さに比し十分大きくなっていることを把握することができた。
また、図15(d)を参照するに、本発明の発明者は、バンプ近傍有機絶縁膜44−1の表面はエッチングによる影響は殆ど無い一方、第1被エッチング有機絶縁膜44−2では約500乃至600nmエッチングされ、第2被エッチング有機絶縁膜44−3では約50乃至200nmエッチングされていることを検出し、第1被エッチング有機絶縁膜44−2は、バンプ近傍有機絶縁膜44−1よりも薄く形成されている第2被エッチング有機絶縁膜44−3よりも更に薄く形成されていることを把握することができた。
このように、本発明の第2の実施の形態によれば、図12(j)に示すドライエッチング処理により、表面粗さがバンプ近傍有機絶縁膜44−1よりも大きい被エッチング有機絶縁膜44−2及び44−3を形成し、且つ、図11(b)に示す工程においてかかる被エッチング有機絶縁膜44−2及び44−3の表面に打ち込まれて残存している金属残渣を除去している。
更に、図12(h)に示すドライエッチング処理を施して有機絶縁膜44の表面を改質させた上で、図12(j)に示すドライエッチング処理を施しており、有機絶縁膜44上に深く抉るようにエッチングした構造(第1被エッチング有機保護膜44−2)が設けられている。一方、バンプ近傍有機絶縁膜44−1の厚さは、図11(a)で示す無機保護膜42上に有機絶縁膜44を被覆したときの状態の有機絶縁膜44の厚さと変っていないため、バンプ49近傍の強度を落とすことがない。
よって、有機絶縁膜44とアンダーフィル13とのより十分な密着性を得つつ、バンプ49の近傍の箇所の有機絶縁膜44−1に応力が集中することを回避して、半導体素子のプリント基板への実装後の接続の信頼性の向上を図ることができる。
前記図7に示す従来の構造を備えた半導体装置に対し温度121℃及び湿度85%の条件下で飽和蒸気加圧試験PCT(Pressure Cooker Test)試験を行った結果、168時間で有機絶縁膜とアンダーフィルとが剥離してしまうのに対し、本発明による半導体装置にあっては、前記飽和蒸気加圧試験を行った結果、168時間経過しても有機絶縁膜とアンダーフィルとの密着を維持することができた。
また、有機絶縁膜の表面における金属残渣を、前記実施例の如く約0.1atm%以下までに減らすようにドライエッチング処理を施して前記飽和蒸気加圧試験を行った結果、264時間経過しても有機絶縁膜とアンダーフィルとの密着を維持することができた。
更に、これらを組み合わせた場合、即ち、有機絶縁膜の表面粗さが本発明の各実施形態のようになるように、且つ有機絶縁膜の表面における金属残渣を本発明の各実施形態のように約0.1atm%以下までに減らしてドライエッチング処理を施して前記飽和蒸気加圧試験を行った結果、504時間経過しても有機絶縁膜とアンダーフィルとの密着を維持することができた。
従って、本発明によれば、従来の例の場合に比し、約3倍以上の信頼性の向上となり、半導体素子のプリント配線基板への実装後の密着性に優れた半導体装置を製造し提供することが可能となる。
このように、本発明によれば、バンプ近傍の有機絶縁膜の厚さを変えることなく、ドライエッチング処理により、当該バンプ近傍の有機絶縁膜の外側に設けられている有機絶縁膜の表面粗さをバンプ近傍の有機絶縁膜よりも大きくするとともに、表面に打ち込まれて残存している金属残渣を除去している。
従って、有機絶縁膜とアンダーフィルとの十分な密着性を得つつ、バンプの近傍の箇所の有機絶縁膜に応力が集中することを回避して強度を維持して、半導体素子のプリント基板への実装後の接続の信頼性の向上を図ることができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1) 半導体基板の所定の位置に設けられた複数の電極層と、
前記電極層の所定領域を選択的に露出して前記半導体基板上に形成された有機絶縁膜と、
前記電極層の所定領域に形成された複数の外部接続用突起電極と、を具備し、
前記外部接続用突起電極の周囲近傍の有機絶縁膜の厚さが、前記外部接続用突起電極間の有機絶縁膜の厚さよりも大なる厚さを有することを特徴とする半導体装置。
(付記2) 付記1記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜は、第1の領域と、前記第1の領域よりも外側に設けられた第2の領域から構成され、
前記第1の領域の厚さは、前記第2の領域の厚さよりも小さいことを特徴とする半導体装置。
(付記3) 付記1又は2記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜の厚さは、前記外部接続用突起電極の周囲近傍の有機絶縁膜の厚さよりも約50乃至1000nm小さいことを特徴とする半導体装置。
(付記4) 付記1乃至3いずれか一項記載の半導体装置であって
前記外部接続用突起電極間の有機絶縁膜の表面粗さは、前記外部接続用突起電極の周囲近傍の有機絶縁膜の表面粗さの約5倍以上であることを特徴とする半導体装置。
(付記5) 付記4記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜の表面粗さは、約20nm以上であることを特徴とする半導体装置。
(付記6) 付記1乃至5いずれか一項記載の半導体装置であって、
前記外部接続用突起電極は金属層を介して前記電極層に接続されており、
前記金属層を構成する金属であって前記有機絶縁性保護膜にも含まれている金属の量は、前記外部接続用突起電極の周囲近傍の有機絶縁膜よりも、前記外部接続用突起電極間の有機絶縁膜の方が、少ないことを特徴とする半導体装置。
(付記7) 付記6記載の半導体装置であって、
前記外部接続用突起電極間の有機絶縁膜における前記金属は、0.1atm%以下であることを特徴とする半導体装置。
(付記8) 半導体基板の所定の位置に設けられた電極層と、前記電極層の略中央が露出するように、隣接する前記電極層間を連続的に覆う有機絶縁性保護膜と、前記電極層に接続された外部接続用突起電極と、を備えた半導体装置の製造方法であって、
前記電極層に前記外部接続用突起電極を形成した後に、ドライエッチング処理により前記有機保護膜の表面をエッチングすることを特徴とする半導体装置の製造方法。
(付記9) 付記8記載の半導体装置の製造方法であって、
前記ドライエッチング処理は高周波(RF)プラズマエッチングであることを特徴とする半導体装置の製造方法。
(付記10) 付記8又は9記載の半導体装置の製造方法であって、
前記ドライエッチング処理に用いるガスは、酸素ガス、四フッ化炭素ガス又はトリフルオロメタンガスの混合ガスであることを特徴とする半導体装置の製造方法。
(付記11) 付記8乃至10いずれか一項記載の半導体装置の製造方法であって、
前記電極層に前記外部接続用突起電極を形成する前に、前記有機絶縁性保護膜の表面を改質することを特徴とする半導体装置の製造方法。
(付記12) 付記11記載の半導体装置の製造方法であって、
前記有機絶縁性保護膜の前記表面を、表面改質ドライエッチング処理によって改質することを特徴する半導体装置の製造方法。
(付記13) 付記12記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理は高周波(RF)プラズマエッチングであることを特徴とする半導体装置の製造方法。
(付記14) 付記12又は13いずれか一項記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理に用いるガスは、窒素ガス又はアルゴンガスであることを特徴とする半導体装置の製造方法。
(付記15) 付記12乃至14いずれか一項記載の半導体装置の製造方法であって、
前記表面改質ドライエッチング処理の前に、前記外部接続用突起電極を構成する材料から成る層を前記電極層に設け、
前記表面改質ドライエッチング処理を、前記有機絶縁性保護膜の表面のうち、前記外部接続用突起電極を構成する材料から成る前記層に覆われておらず露出している部分に施して、改質することを特徴とする半導体装置の製造方法。
従来の半導体装置の製造方法によるめっきバンプ工程を説明するための図である。 従来の半導体装置の製造方法であって、印刷法を用いたバンプの形成工程を説明するための図である。 バンプが形成された半導体素子のプリント基板への実装方法の一例を示す図である。 電極層(電極パッド)及び有機絶縁性保護膜上における給電層の形成を説明するための図である。 図4に示す各工程における有機絶縁性保護膜の表面の状態を説明するための図である。 ウエットエッチング処理による給電層を除去する工程における有機保護膜の表面の状態を説明するための図である。 従来の製造方法で製造された半導体装置の半導体素子に形成されたバンプの構造を示す図である。 本発明の第1の実施の形態にかかる半導体装置の製造方法に於けるめっき法による半田バンプ形成工程を示す図(その1)である。 本発明の第1の実施の形態にかかる半導体装置の製造方法に於けるめっき法による半田バンプ形成工程を示す図(その2)である。 本発明の第1の実施の形態にかかる製造方法で製造された半導体装置の半導体素子に形成されたバンプの構造を示す図である。 本発明の第2の実施の形態にかかる半導体装置の製造方法に於けるめっき法による半田バンプ形成工程を示す図(その1)である。 本発明の第2の実施の形態にかかる半導体装置の製造方法に於けるめっき法による半田バンプ形成工程を示す図(その2)である。 図12において点線で囲んだ部分の拡大図である。 本発明の第2の実施の形態にかかる製造方法で製造された半導体装置の半導体素子に形成されたバンプの構造を示す図である。 本発明の第2の実施の形態にバンプ構造を走査型電子顕微鏡SEMを用いて撮影した写真を示す図である。
符号の説明
1、31、41 半導体基板
2、32、42 無機絶縁膜
3、33、43 電極層
4、34、44 有機絶縁膜
5、35、45 給電層
7、37、47 バリアメタル
9、39 バンプ
34−1、44−1 バンプ近傍絶縁性有機絶縁膜
34−2 被エッチング有機絶縁膜
44−2 第1被エッチング絶縁性有機絶縁膜
44−3 第2被エッチング絶縁性有機絶縁膜

Claims (9)

  1. 半導体基板の所定の位置に設けられた複数の電極層と、
    前記電極層の所定領域を選択的に露出して前記半導体基板上に形成された有機絶縁膜と、
    前記電極層の所定領域に形成された複数の球状の外部接続用突起電極と、を具備し、
    前記半導体基板の主面と平行な方向における前記外部接続用突起電極の最大の外周の位置よりも内側の領域の有機絶縁膜の厚さが、前記内側の領域以外の領域の有機絶縁膜の厚さよりも大なる厚さを有し、
    前記外部接続用突起電極は金属層を介して前記電極層に接続されており、
    前記金属層を構成する金属であって前記有機絶縁膜にも含まれている金属の量は、前記内側の領域の有機絶縁膜よりも、前記内側の領域以外の領域の有機絶縁膜の方が、少なく、
    前記内側の領域以外の領域の有機絶縁膜に含まれている前記金属の量は、0.1atm%以下であることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記内側の領域以外の領域の有機絶縁膜は、前記外部接続用突起電極に近い第1の領域と、前記第1の領域よりも外側に設けられた第2の領域から構成され、
    前記第1の領域の厚さは、前記第2の領域の厚さよりも小さいことを特徴とする半導体装置。
  3. 請求項1又は2記載の半導体装置であって
    前記内側の領域以外の領域の有機絶縁膜の表面粗さは、前記内側の領域の有機絶縁膜の表面粗さよりも粗いことを特徴とする半導体装置。
  4. 半導体基板の所定の位置に設けられた電極層と、前記電極層の略中央が露出するように、隣接する前記電極層間を連続的に覆う有機絶縁膜と、金属層を介して前記電極層に接続された球状の外部接続用突起電極と、を備えた半導体装置の製造方法であって、
    前記電極層及び前記有機絶縁膜上に、めっき電極となる前記金属層を全面に形成する金属層形成工程と、
    前記金属層をめっき電極とする電解めっき処理を行い、前記電極層上に前記外部接続用突起電極を形成する突起電極形成工程と、
    前記外部接続用突起電極をマスクとして、前記金属層の不要部分を除去する金属層除去工程と、
    前記外部接続用突起電極を熱処理により溶融成型した後に、ドライエッチング処理により前記有機絶縁膜の表面をエッチングし、前記金属層を構成する金属であって前記有機絶縁膜にも含まれている金属の量を、前記半導体基板の主面と平行な方向における前記外部接続用突起電極の最大の外周の位置よりも内側の領域の有機絶縁膜よりも、前記内側の領域以外の領域の有機絶縁膜の方が、少なくなるようにするエッチング工程と、を有し、
    前記エッチング工程では、前記内側の領域以外の領域の有機絶縁膜に含まれる前記金属の量を、0.1atm%以下にすることを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法であって、
    前記ドライエッチング処理に用いるガスは、酸素ガス、四フッ化炭素ガス又はトリフルオロメタンガスの混合ガスであることを特徴とする半導体装置の製造方法。
  6. 請求項4又は5記載の半導体装置の製造方法であって、
    前記電極層に前記外部接続用突起電極を形成する前に、前記有機絶縁膜の表面を前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することを特徴とする半導体装置の製造方法。
  7. 請求項6記載の半導体装置の製造方法であって、
    前記有機絶縁膜の前記表面を、表面改質ドライエッチング処理によって前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することを特徴する半導体装置の製造方法。
  8. 請求項記載の半導体装置の製造方法であって、
    前記表面改質ドライエッチング処理に用いるガスは、窒素ガス又はアルゴンガスであることを特徴とする半導体装置の製造方法。
  9. 請求項7又は8記載の半導体装置の製造方法であって、
    前記表面改質ドライエッチング処理の前に、前記外部接続用突起電極を構成する材料から成る層を前記電極層に設け、
    前記表面改質ドライエッチング処理を、前記有機絶縁膜の表面のうち、前記外部接続用突起電極を構成する材料から成る前記層に覆われておらず露出している部分に施して、前記ドライエッチング処理によるエッチングがされにくい表面状態に改質することを特徴とする半導体装置の製造方法。
JP2005367210A 2005-12-20 2005-12-20 半導体装置及びその製造方法 Expired - Fee Related JP5118300B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005367210A JP5118300B2 (ja) 2005-12-20 2005-12-20 半導体装置及びその製造方法
US11/374,134 US7417326B2 (en) 2005-12-20 2006-03-14 Semiconductor device and manufacturing method of the same
TW095108765A TWI305021B (en) 2005-12-20 2006-03-15 Semiconductor device and manufacturing method of the same
KR1020060030781A KR100786163B1 (ko) 2005-12-20 2006-04-05 반도체 장치 및 그 제조 방법
CN2006100738675A CN1988143B (zh) 2005-12-20 2006-04-06 半导体器件及其制造方法
US12/213,819 US8420522B2 (en) 2005-12-20 2008-06-25 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005367210A JP5118300B2 (ja) 2005-12-20 2005-12-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007173415A JP2007173415A (ja) 2007-07-05
JP5118300B2 true JP5118300B2 (ja) 2013-01-16

Family

ID=38172508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005367210A Expired - Fee Related JP5118300B2 (ja) 2005-12-20 2005-12-20 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7417326B2 (ja)
JP (1) JP5118300B2 (ja)
KR (1) KR100786163B1 (ja)
CN (1) CN1988143B (ja)
TW (1) TWI305021B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772920B1 (ko) * 2006-02-20 2007-11-02 주식회사 네패스 솔더 범프가 형성된 반도체 칩 및 제조 방법
JP2008078382A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体装置とその製造方法
KR20090101435A (ko) 2006-12-25 2009-09-28 로무 가부시키가이샤 반도체 장치
CN101681859B (zh) * 2007-06-15 2011-10-19 罗姆股份有限公司 半导体器件
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
US8736050B2 (en) * 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8058108B2 (en) 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
WO2013121866A1 (ja) 2012-02-14 2013-08-22 株式会社村田製作所 電子部品素子およびそれを備えた複合モジュール
KR101952119B1 (ko) * 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
US9607862B2 (en) * 2012-09-11 2017-03-28 Globalfoundries Inc. Extrusion-resistant solder interconnect structures and methods of forming
TWI493637B (zh) * 2012-11-19 2015-07-21 力成科技股份有限公司 增進底膠附著力之凸塊製程
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
JP6373716B2 (ja) 2014-04-21 2018-08-15 新光電気工業株式会社 配線基板及びその製造方法
CN105097564B (zh) * 2014-05-12 2018-03-30 中芯国际集成电路制造(上海)有限公司 芯片封装结构的处理方法
CN104091793B (zh) * 2014-07-18 2016-09-21 华进半导体封装先导技术研发中心有限公司 提高可靠性的微凸点结构及制作方法
JP6543559B2 (ja) * 2015-11-18 2019-07-10 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10872832B2 (en) * 2015-12-16 2020-12-22 Intel Corporation Pre-molded active IC of passive components to miniaturize system in package
TWI683407B (zh) * 2017-05-23 2020-01-21 矽品精密工業股份有限公司 基板結構及其製法
US20210175138A1 (en) * 2019-12-05 2021-06-10 Cree, Inc. Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
JPH09191012A (ja) 1996-01-10 1997-07-22 Toshiba Microelectron Corp はんだバンプの形成方法
JP4513973B2 (ja) * 1996-12-04 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
JPH11274374A (ja) * 1998-03-20 1999-10-08 Citizen Watch Co Ltd 半導体パッケージ及びその製造方法
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2004063729A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 電極構造及びその形成方法
JP4119740B2 (ja) 2002-12-18 2008-07-16 富士通株式会社 半導体装置の製造方法
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2004319892A (ja) * 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP2005322735A (ja) 2004-05-07 2005-11-17 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI305021B (en) 2009-01-01
TW200725765A (en) 2007-07-01
US8420522B2 (en) 2013-04-16
CN1988143B (zh) 2011-07-27
KR20070065765A (ko) 2007-06-25
US7417326B2 (en) 2008-08-26
US20070138635A1 (en) 2007-06-21
KR100786163B1 (ko) 2007-12-21
US20080293234A1 (en) 2008-11-27
JP2007173415A (ja) 2007-07-05
CN1988143A (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
JP5118300B2 (ja) 半導体装置及びその製造方法
TWI582930B (zh) 積體電路裝置及封裝組件
TWI449140B (zh) 積體電路裝置及封裝組件
US6914331B2 (en) Semiconductor device having an inductor formed on a region of an insulating film
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US7456090B2 (en) Method to reduce UBM undercut
US7501311B2 (en) Fabrication method of a wafer structure
JP5299458B2 (ja) 半導体装置および半導体装置ユニット
US20090072396A1 (en) Method of Forming Low Stress Multi-Layer Metallurgical Structures and High Reliable Lead Free Solder Termination Electrodes
TW201138042A (en) Integrated circuit devices and packaging assembly
US6541366B1 (en) Method for improving a solder bump adhesion bond to a UBM contact layer
JP2008016514A (ja) 半導体装置の製造方法および半導体装置
TW200408094A (en) Semiconductor device with under bump metallurgy and method for fabricating the same
EP0652590B1 (en) Method of fabricating a semiconductor device with a bump electrode
TW592013B (en) Solder bump structure and the method for forming the same
JP3439144B2 (ja) 半導体装置およびその製造方法
US6639314B2 (en) Solder bump structure and a method of forming the same
JP2011044496A (ja) 半導体デバイス及びそれを用いた半導体装置
US7176117B2 (en) Method for mounting passive components on wafer
US6821876B2 (en) Fabrication method of strengthening flip-chip solder bumps
JP2008218759A (ja) 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
JP2006270031A (ja) 半導体装置およびその製造方法
JP2001035869A (ja) 半導体装置の製造方法
JP5170915B2 (ja) 半導体装置の製造方法
JP4119740B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110823

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121019

R150 Certificate of patent or registration of utility model

Ref document number: 5118300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees