JP6373716B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP6373716B2 JP6373716B2 JP2014211905A JP2014211905A JP6373716B2 JP 6373716 B2 JP6373716 B2 JP 6373716B2 JP 2014211905 A JP2014211905 A JP 2014211905A JP 2014211905 A JP2014211905 A JP 2014211905A JP 6373716 B2 JP6373716 B2 JP 6373716B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- metal layer
- surface treatment
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する部分断面図であり、一方の側の最外絶縁層となる絶縁層30近傍のみを図示している。なお、図1(b)は図1(a)のA部の拡大図である。
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図3〜図5は、第1の実施の形態に係る配線基板の製造工程を例示する図である。まず、図3(a)に示す工程では、周知の方法により絶縁層10上に配線層20及び絶縁層30を形成し、絶縁層30に配線層20の上面を露出するビアホール30xを形成する。配線層20や絶縁層10及び30の材料や厚さ等は前述の通りである。ビアホール30xは、例えばCO2レーザ等を用いたレーザ加工法等により形成できる。ビアホール30xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール30xの底部に露出する配線層20の上面に付着した樹脂残渣を除去することが好ましい。但し、後述の図3(b)に示す工程で、スパッタ法により金属層40を形成する場合には、ビアホール30xのデスミア処理は不要であり、この場合には製造工程を簡略化できる。
第1の実施の形態で述べた効果を確認するために、図3(a)〜図5(b)で説明した工程に基づいて配線基板1を作製した。なお、金属層40の材料にはチタンを用い、金属ポスト51の材料には銅を用いた。又、表面処理層52としては、無電解めっき法によりNi/Pd/Au層を形成した。
第1の実施の形態の変形例1では、表面処理層を厚く形成する例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
第1の実施の形態の変形例1で述べた効果を確認するために、図3(a)〜図5(b)で説明した工程に基づいて配線基板1Aを作製した。但し、図5(b)に示す工程において、平面視において金属ポスト51の外側に環状に露出する金属層40の上面外縁部Wよりも膜厚が厚くなるように表面処理層53を形成した。なお、金属層40の材料にはチタンを用い、金属ポスト51の材料には銅を用いた。又、表面処理層53としては、無電解めっき法によりNi/Au層を形成した。
第1の実施の形態の変形例2では、絶縁層の突起部に接続端子を形成する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
第1の実施の形態の変形例2の図10(a)〜図10(c)等で説明した工程に基づいて配線基板1Bを作製した。なお、金属層40の材料にはチタンを用い、金属ポスト51の材料には銅を用いた。又、表面処理層52としては、無電解めっき法によりNi/Au層を形成した。
10、30 絶縁層
20 配線層
30a 絶縁層30の上面
30x ビアホール
35 突起部
35a 突起部35の上面
40 金属層
50、50A 接続端子
51 金属ポスト
51a シード層
51b 電解めっき層
52、53 表面処理層
81 半導体チップ
82 電極端子
90 はんだバンプ
300 レジスト層
300x 開口部
W 金属層40の上面外縁部
Claims (9)
- 絶縁層と、
前記絶縁層上に形成された接続端子と、を有し、
前記接続端子は、前記絶縁層上に形成された金属層と、前記金属層の上面に形成された金属ポストと、前記金属ポストの上面及び側面を被覆する表面処理層と、を備え、
前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、
平面視において、前記金属ポストの外側には、前記金属層の上面外縁部が露出し、
平面視において、前記表面処理層は、前記金属層の上面外縁部を露出するように形成されている配線基板。 - 前記金属層は、前記表面処理層よりも、はんだとの親和性が悪い材料から構成されている請求項1記載の配線基板。
- 前記金属ポストと前記表面処理層との密着力は、前記金属層と前記表面処理層との密着力よりも大きい請求項1又は2記載の配線基板。
- 前記金属層と前記表面処理層とが対向する部分に空洞部が形成されている請求項1乃至3の何れか一項記載の配線基板。
- 前記絶縁層には突起部が設けられ、
前記接続端子は前記突起部上に形成されている請求項1乃至4の何れか一項記載の配線基板。 - 絶縁層上に接続端子を形成する工程を有し、
前記接続端子を形成する工程は、前記絶縁層上に金属層を形成する工程と、前記金属層の上面に金属ポストを形成する工程と、前記金属層をエッチングで除去する工程と、前記金属ポストの上面及び側面を被覆する表面処理層を形成する工程と、を備え、
前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、
前記接続端子を形成する工程では、
平面視において、前記金属ポストの外側に、前記金属層の上面外縁部が露出し、
平面視において、前記表面処理層は、前記金属層の上面外縁部を露出するように形成される配線基板の製造方法。 - 絶縁層上に接続端子を形成する工程を有し、
前記接続端子を形成する工程は、前記絶縁層上に金属層を形成する工程と、前記金属層の上面に金属ポストを形成する工程と、前記金属層をエッチングで除去する工程と、前記金属ポストの上面及び側面を被覆する表面処理層を形成する工程と、を備え、
前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、
前記接続端子を形成する工程は、
前記絶縁層の上面全面に形成された前記金属層上に選択的に前記金属ポストを形成する工程を含み、
前記接続端子を形成する工程では、
平面視において、前記金属ポストの外側に、前記金属層の上面外縁部が露出し、
前記エッチングで除去する工程では、
前記金属ポストの外側の前記金属層をエッチングで除去すると共に、前記金属ポストの外側の前記絶縁層の表面を削り、前記絶縁層に突起部を形成し、
平面視において、前記表面処理層は、前記金属層の上面外縁部及び側面を覆うように形成される配線基板の製造方法。 - 前記接続端子を形成する工程は、
前記絶縁層の上面全面に形成された前記金属層上に選択的に前記金属ポストを形成する工程を含み、
前記エッチングで除去する工程では、
平面視において、前記金属ポストの外側に前記金属層の外縁部が残るように、前記金属層のエッチング量を制御する請求項6又は7記載の配線基板の製造方法。 - 前記接続端子を形成する工程は、
前記絶縁層の上面全面に形成された前記金属層上に選択的に前記金属ポストを形成する工程を含み、
前記エッチングで除去する工程では、
前記金属ポストの外側の前記金属層をエッチングで除去すると共に、前記金属ポストの外側の前記絶縁層の表面を削り、前記絶縁層に突起部を形成する請求項6記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014211905A JP6373716B2 (ja) | 2014-04-21 | 2014-10-16 | 配線基板及びその製造方法 |
US14/675,819 US9545016B2 (en) | 2014-04-21 | 2015-04-01 | Wiring substrate and method for manufacturing wiring substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014087731 | 2014-04-21 | ||
JP2014087731 | 2014-04-21 | ||
JP2014211905A JP6373716B2 (ja) | 2014-04-21 | 2014-10-16 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015216344A JP2015216344A (ja) | 2015-12-03 |
JP2015216344A5 JP2015216344A5 (ja) | 2017-08-10 |
JP6373716B2 true JP6373716B2 (ja) | 2018-08-15 |
Family
ID=54323226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014211905A Active JP6373716B2 (ja) | 2014-04-21 | 2014-10-16 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9545016B2 (ja) |
JP (1) | JP6373716B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6702108B2 (ja) * | 2016-09-14 | 2020-05-27 | 富士通株式会社 | 端子構造、半導体装置、電子装置及び端子の形成方法 |
JP6691031B2 (ja) * | 2016-10-05 | 2020-04-28 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
WO2020004271A1 (ja) | 2018-06-26 | 2020-01-02 | 京セラ株式会社 | 配線基板 |
CN109729639B (zh) * | 2018-12-24 | 2020-11-20 | 奥特斯科技(重庆)有限公司 | 在无芯基板上包括柱体的部件承载件 |
JP2020188208A (ja) * | 2019-05-16 | 2020-11-19 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
WO2021065601A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 配線基板 |
JP7433461B2 (ja) | 2020-09-28 | 2024-02-19 | 京セラ株式会社 | 配線基板 |
JP2022178590A (ja) * | 2021-05-20 | 2022-12-02 | Tdk株式会社 | 電子部品 |
TWI780972B (zh) * | 2021-11-02 | 2022-10-11 | 頎邦科技股份有限公司 | 半導體裝置之製造方法 |
WO2023145592A1 (ja) | 2022-01-31 | 2023-08-03 | 京セラ株式会社 | 配線基板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2616063B2 (ja) * | 1989-11-16 | 1997-06-04 | 富士電機株式会社 | バンプ電極の製造方法 |
JPH04196392A (ja) | 1990-11-28 | 1992-07-16 | Hitachi Ltd | 薄膜配線回路用はんだ付け電極 |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
JP3733077B2 (ja) * | 2002-03-19 | 2006-01-11 | シチズン時計株式会社 | 半導体装置およびその製造方法 |
JP3703455B2 (ja) * | 2002-12-13 | 2005-10-05 | Necエレクトロニクス株式会社 | 二層バンプの形成方法 |
US7008867B2 (en) * | 2003-02-21 | 2006-03-07 | Aptos Corporation | Method for forming copper bump antioxidation surface |
JP2005123247A (ja) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP5118300B2 (ja) | 2005-12-20 | 2013-01-16 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2006332694A (ja) * | 2006-07-24 | 2006-12-07 | Megic Corp | 半導体表面上に金属バンプを形成する方法 |
KR100850212B1 (ko) * | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 |
US20090233436A1 (en) * | 2008-03-12 | 2009-09-17 | Stats Chippac, Ltd. | Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating |
JP5056718B2 (ja) | 2008-10-16 | 2012-10-24 | 株式会社デンソー | 電子装置の製造方法 |
US8232193B2 (en) * | 2010-07-08 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming Cu pillar capped by barrier layer |
JP5865630B2 (ja) * | 2011-08-23 | 2016-02-17 | 京セラ株式会社 | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
-
2014
- 2014-10-16 JP JP2014211905A patent/JP6373716B2/ja active Active
-
2015
- 2015-04-01 US US14/675,819 patent/US9545016B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9545016B2 (en) | 2017-01-10 |
JP2015216344A (ja) | 2015-12-03 |
US20150305153A1 (en) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373716B2 (ja) | 配線基板及びその製造方法 | |
CN103229605B (zh) | 布线基板 | |
KR102212827B1 (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP5693977B2 (ja) | 配線基板及びその製造方法 | |
JP6057681B2 (ja) | 配線基板及びその製造方法 | |
JP6169955B2 (ja) | 配線基板及びその製造方法 | |
TWI646875B (zh) | 印刷電路板及其製造方法與使用其之半導體封裝件 | |
JP6114527B2 (ja) | 配線基板及びその製造方法 | |
JP2011165862A (ja) | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 | |
JP2017073520A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JPWO2009088000A1 (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
JP2017098306A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2018037461A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6775391B2 (ja) | 配線基板及びその製造方法 | |
JP2006237151A (ja) | 配線基板および半導体装置 | |
TWI731195B (zh) | 配線基板的製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
US20140183726A1 (en) | Package substrate, method for manufacturing the same, and package on package substrate | |
JP3860028B2 (ja) | 半導体装置 | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6702108B2 (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
JP2008227538A (ja) | 配線基板の製造方法、及び配線基板 | |
TWI495405B (zh) | 配線基板及其製造方法 | |
JP2021086848A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |