JP6373716B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6373716B2
JP6373716B2 JP2014211905A JP2014211905A JP6373716B2 JP 6373716 B2 JP6373716 B2 JP 6373716B2 JP 2014211905 A JP2014211905 A JP 2014211905A JP 2014211905 A JP2014211905 A JP 2014211905A JP 6373716 B2 JP6373716 B2 JP 6373716B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal layer
surface treatment
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014211905A
Other languages
English (en)
Other versions
JP2015216344A (ja
JP2015216344A5 (ja
Inventor
今藤 桂
桂 今藤
清水 規良
規良 清水
大井 淳
淳 大井
拡 有坂
拡 有坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014211905A priority Critical patent/JP6373716B2/ja
Priority to US14/675,819 priority patent/US9545016B2/en
Publication of JP2015216344A publication Critical patent/JP2015216344A/ja
Publication of JP2015216344A5 publication Critical patent/JP2015216344A5/ja
Application granted granted Critical
Publication of JP6373716B2 publication Critical patent/JP6373716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
はんだを用いて配線基板に半導体チップを実装した半導体パッケージが知られている。このような半導体パッケージを作製するには、例えば、配線基板の接続端子にはんだを供給し、そのはんだを介して配線基板の接続端子と半導体チップの接続端子とを接合する。必要に応じ、半導体チップ側の接続端子にはんだを供給する場合もある。
はんだの濡れ性向上等の目的により、配線基板の接続端子の表面には、無電解ニッケル/金めっき等により表面処理層(金めっき層が表面側)が形成される場合がある。従来の配線基板では、配線基板の表面にはソルダーレジスト層が設けられ、ソルダーレジスト層に形成された開口部内に接続端子が露出している。そのため、表面処理層は、開口部内に露出する接続端子の表面のみに形成すればよく、接続端子以外の部分に表面処理層がはみ出す現象は生じ難かった。
しかしながら、近年、半導体パッケージの薄型化や狭ピッチ化に伴い、配線基板の接続端子にははんだを供給せず、半導体チップの接続端子に供給したはんだのみで両者を接合する形態が増えつつある。この場合、配線基板側にははんだが供給されないため、従来のようにソルダーレジスト層に形成された開口部内に接続端子が露出する構造では、接続端子がソルダーレジスト層表面から窪んでしまう。そのため、半導体チップの接続端子に供給したはんだのみで、開口部内に窪んだ状態で露出する接続端子と接合することは困難である。
そこで、半導体チップ側にのみはんだを供給して接合する際には、配線基板の接続端子を配線基板の表面より突起させるか、又は接続端子の表面と配線基板の表面とが同一平面になるようにする。この場合、ソルダーレジスト層で覆われていないむき出しの接続端子上に表面処理層を形成することになる(例えば、特許文献1参照)。
特開2010−98098号公報
しかしながら、ソルダーレジスト層で覆われていないむき出しの接続端子上に無電解ニッケルめっきを行うと、無電解ニッケルめっきが隣接する接続端子間にはみ出し、隣接する接続端子間のショートの原因となるため、接続端子を狭ピッチ化することが困難である。
なお、狭ピッチ化を実現するために、無電解ニッケルめっきに代えて、無電解金めっき、OSP(Organic Solderability Preservative)処理、無電解パラジウム/金めっき等のニッケル層を形成しない表面処理を行う方法も考えられる。しかし、ニッケル層が存在しないと、配線基板に半導体チップ等を実装する際に錫を含むはんだを用いる場合、各接続端子(銅等)とはんだ中の錫との相互拡散が早くなり、配線基板と半導体チップとのはんだ接合の信頼性が低下するため、好ましくない。
又、無電解ニッケルめっきがはみ出しにくいプロセスとして、はみだしの原因となる触媒(パラジウム等)の不活性化や除去プロセスが提案されているが、狭ピッチ化には限界がある。又、配線基板の表面に触媒の除去プロセスに起因する添加剤が吸着する等により、無電解ニッケルめっきが未付着となったり膜質不良が発生したりするおそれがある。
このように、従来の配線基板では、はんだ接合の信頼性を維持しつつ接続端子を狭ピッチ化することが困難であった。
本発明は、上記の点に鑑みてなされたものであり、はんだ接合の信頼性を維持しつつ接続端子を狭ピッチ化することが可能な配線基板等を提供することを課題とする。
本配線基板は、絶縁層と、前記絶縁層上に形成された接続端子と、を有し、前記接続端子は、前記絶縁層上に形成された金属層と、前記金属層の上面に形成された金属ポストと、前記金属ポストの上面及び側面を被覆する表面処理層と、を備え、前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、平面視において、前記金属ポストの外側には、前記金属層の上面外縁部が露出し、平面視において、前記表面処理層は、前記金属層の上面外縁部を露出するように形成されていることを要件とする。
開示の技術によれば、はんだ接合の信頼性を維持しつつ接続端子を狭ピッチ化することが可能な配線基板等を提供できる。
第1の実施の形態に係る配線基板を例示する部分断面図である。 比較例に係る配線基板を例示する部分断面図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その3)である。 実施例1で作製した配線基板を部分的に示す顕微鏡写真である。 第1の実施の形態の変形例1に係る配線基板を例示する部分断面図である。 実施例2で作製した配線基板を部分的に示す顕微鏡写真である。 第1の実施の形態の変形例2に係る配線基板を例示する部分断面図である。 第1の実施の形態の変形例2に係る配線基板の製造工程を例示する図である。 実施例3で作製した配線基板を部分的に示す顕微鏡写真である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する部分断面図であり、一方の側の最外絶縁層となる絶縁層30近傍のみを図示している。なお、図1(b)は図1(a)のA部の拡大図である。
図1を参照するに、配線基板1は、絶縁層10と、配線層20と、絶縁層30と、接続端子50とを有する。又、接続端子50は、金属層40と、金属ポスト51と、表面処理層52とを有する。絶縁層10の下層には、他の配線層や絶縁層、ビア配線、コア層等の任意の層を形成することができる。絶縁層10の下層に、樹脂を主成分とする層、シリコンを主成分とする層、セラミックを主成分とする層等が含まれていてもよい。
なお、本実施の形態では、便宜上、配線基板1の接続端子50側を上側又は一方の側、絶縁層10側を下側又は他方の側とする。又、各部位の接続端子50側の面を上面又は一方の面、絶縁層10側の面を下面又は他方の面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層30の上面30aの法線方向から視ることを指し、平面形状とは対象物を絶縁層30の上面30aの法線方向から視た形状を指すものとする。
絶縁層10は、例えば、エポキシ系樹脂又はポリイミド系樹脂を主成分とする絶縁性樹脂等により形成されている。又、絶縁性樹脂として、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。絶縁層10の厚さは、例えば、20〜45μm程度とすることができる。絶縁層10は、シリカ(SiO)等のフィラーを含有しても構わない。そして、絶縁層10の下層において、全層が熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂からなるビルドアップ層で構成されていても良いし、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂のビルドアップ層が双方存在して構成されていても良い。
配線層20は、絶縁層10の上面に、所定の平面形状にパターニングされている。配線層20の材料としては、例えば、銅(Cu)等を用いることができる。配線層20の厚さは、例えば、10〜20μm程度とすることができる。配線層20は、ビア配線(図示せず)等を介して下層の配線層(図示せず)と接続されている。
絶縁層30は、絶縁層10の上面に、配線層20を覆うように形成されている。絶縁層30は、配線基板1の一方の側の最外絶縁層である。絶縁層30の材料や厚さは、例えば、絶縁層10と同様とすることができる。絶縁層30は、シリカ(SiO)等のフィラーを含有しても構わない。
絶縁層30には、絶縁層30を貫通し配線層20の上面を露出するビアホール30xが形成されている。ビアホール30xは、絶縁層30の上面30a側に開口する開口部の径が配線層20の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とすることができる。
金属層40は、絶縁層30の上面30a及びビアホール30xの内壁面及びビアホール30x内に露出する配線層20の上面に連続的に形成されている。金属層40は、例えば、金属ポスト51と絶縁層30との密着性を確保するための層である。具体的には、金属層40として、例えば、チタン(Ti)を用い、絶縁層30と金属ポスト51を構成する銅(Cu)との密着性を向上させる。金属層40の平面形状は、例えば、円形とすることができる。この場合、金属層40の直径は、例えば、5〜50μm程度とすることができる。
金属層40は、後述する表面処理層52の材料に対して不活性な材料から構成することができる。又、金属層40は、後述する表面処理層52の材料に対して不活性であり、かつ、後述する表面処理層52よりもはんだとの親和性が悪い材料から構成してもよい。具体的には、金属層40の材料として、例えば、チタン(Ti)やクロム(Cr)等を用いることができる。金属層40の厚さは、例えば、10〜500nm程度とすることができる。なお、金属層40の材料として上記のような材料を選択する技術的な意義については後述する。
接続端子50は、絶縁層30の上面30aから突起するように形成された突起電極であり、半導体チップ等の電子部品と電気的に接続することができる。接続端子50は、金属層40と、金属層40の上面に形成された接続端子本体となる金属ポスト51と、金属ポスト51の上面及び側面を被覆する表面処理層52とを備えている。なお、金属ポスト51はシード層51a上に電解めっき層51bが積層された構造とすることができる(図5(a)等参照)。シード層51a及び電解めっき層51bの材料としては、例えば、銅(Cu)を用いることができる。又、金属ポスト51の形成には、例えば、周知のセミアディティブ法を用いることができる。又、金属ポスト51の形成には、例えば、周知のサブトラクティブ法を用いてもよい。
平面視において、金属ポスト51の外側には、金属層40の上面外縁部Wが環状に露出している。例えば、金属層40及び金属ポスト51の平面形状がともに円形であれば、平面視において、金属ポスト51の外側に金属層40の上面外縁部Wが円環状に露出する。金属層40の上面外縁部Wの幅は、例えば、0.2〜3μm程度とすることができる。金属ポスト51の厚さ(ビアホール30x内は含まず、金属層40の上面より上側の部分のみの厚さ)は、例えば、2〜15μm程度とすることができる。金属ポスト51の平面形状は、金属層40の平面形状よりも小さく形成される。例えば、金属層40の平面形状が円形であれば、金属ポスト51の平面形状は金属層40よりも小径の円形とすることができる。金属ポスト51のピッチは、例えば、20〜50μm程度とすることができる。
平面視において、表面処理層52は、金属層40の上面外縁部Wの内周側を覆うと共に外周側を露出するように形成されている。言い換えれば、表面処理層52の膜厚は、金属層40の上面外縁部Wの幅よりも薄く形成されている。
但し、前述のように、金属層40は表面処理層52を構成する材料に対して不活性であるため、金属層40の表面では表面処理層52の析出が抑制される。そのため、金属層40の表面に表面処理層52が部分的に析出することはあっても、金属層40の表面において表面処理層52は連続膜としては成長することができない。
図1(b)では、便宜上、金属層40の上面外縁部Wの内周側と表面処理層52の端部とが連続的に接しているように図示している。しかし、ミクロ単位で見ると金属層40の上面外縁部Wの内周側と表面処理層52の端部とは部分的に(例えば、疎ら状に)接しているだけであって、連続的には接していない。言い換えれば、金属層40の上面外縁部Wの内周側と表面処理層52の端部とが対向する部分には微小な空洞部が形成されている。従って、金属層40と表面処理層52との密着力は、金属ポスト51と表面処理層52との密着力と比較して、大幅に小さい。
表面処理層52としては、Ni/Au層(Ni層とAu層を金属ポスト51の上面及び側面にこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層を金属ポスト51の上面及び側面にこの順番で積層した金属層)等を挙げることができる。又、表面処理層52の形成には、例えば、電解めっき法又は無電解めっき法を用いることができる。表面処理層52において、ニッケル(Ni)に代えてニッケル合金を用いてもよい。ニッケル合金の例としては、ニッケルリン(Ni−P)やニッケルボロン(Ni−B)等を挙げることができる。
図2は、比較例に係る配線基板を例示する部分断面図であり、図1(b)に対応する断面を示している。図2を参照するに、比較例に係る配線基板1Xでは、配線基板1とは異なり、絶縁層30の上面30aに接続端子50Xが形成されている。接続端子50Xは、金属ポスト51及び表面処理層52を有しているが、金属層40を有していない。つまり、絶縁層30と接続端子50Xとの間に、表面処理層52を構成する材料に対して不活性な材料から構成された金属層40が配置されていない。
配線基板1Xの場合には、金属層40が存在しないため、絶縁層30の上面30a側において表面処理層52の析出が抑制されない。そのため、表面処理層52の裾(表面処理層52の絶縁層30の上面30a側の部分)が、絶縁層30の上面30aにおいて、隣接する接続端子50X側に延伸する(隣接する接続端子50X側にはみ出す)。その結果、配線基板1Xでは、隣接して配置される接続端子50Xにおいて、絶縁層30の上面30aにはみ出した表面処理層52の裾同士がショートするおそれがあるため、接続端子50Xを狭ピッチ化することが困難となる。
又、他の比較として、金属層40と金属ポスト51の直径が同径の場合、金属層40の側面のみが露出する。しかし、表面処理層52の析出を、厚さがナノメートル単位と薄膜な金属層40の側面だけでは、抑制することが困難となり、裾同士がショートするおそれがある。
図2において表面処理層52の裾が隣接する接続端子50X側に延伸する現象は、以下のように説明できる。例えば、表面処理層52が無電解ニッケルめっきで形成される場合、無電解ニッケルめっき中には反応抑制剤が添加されている。この反応抑制剤は、添加量が多いと流速が早い部分で抑制効果が強すぎて、めっき反応が起こらない問題が生じるため、添加量が少なく抑えられている。しかし、接続端子50Xのピッチが狭くなると、接続端子50Xの裾の部分の流速が遅くなる。そのため、めっき液が停滞することで反応抑制剤の抑制効果が弱くなり、絶縁層30の上面30aにおいて、表面処理層52を構成する無電解ニッケルめっきが、接続端子50Xの裾の部分で隣接する接続端子50X側に延伸すると考えられる。
これに対して、第1の実施の形態に係る配線基板1(図1参照)では、絶縁層30と表面処理層52との間に、表面処理層52を構成する材料に対して不活性な材料から構成された金属層40が配置されている。これにより、接続端子50の裾の部分の流速が遅くなり、めっき液が停滞することで反応抑制剤の抑制効果が弱くなっても金属層40の表面では表面処理層52の析出が抑制される。そのため、絶縁層30の上面30aに表面処理層52の裾が延伸する(はみ出す)ことを防止できる。その結果、第1の実施の形態に係る配線基板1では、比較例に係る配線基板1X(従来例)よりも接続端子50を狭ピッチ化することが可能となる。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図3〜図5は、第1の実施の形態に係る配線基板の製造工程を例示する図である。まず、図3(a)に示す工程では、周知の方法により絶縁層10上に配線層20及び絶縁層30を形成し、絶縁層30に配線層20の上面を露出するビアホール30xを形成する。配線層20や絶縁層10及び30の材料や厚さ等は前述の通りである。ビアホール30xは、例えばCOレーザ等を用いたレーザ加工法等により形成できる。ビアホール30xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール30xの底部に露出する配線層20の上面に付着した樹脂残渣を除去することが好ましい。但し、後述の図3(b)に示す工程で、スパッタ法により金属層40を形成する場合には、ビアホール30xのデスミア処理は不要であり、この場合には製造工程を簡略化できる。
又、ビアホール30xは、例えば、フォトリソにより形成しても良い。絶縁層30の材料として感光性の絶縁性樹脂を用い、フォトリソによりビアホール30xを形成すると、絶縁層30の上面30a側に開口する開口部の径を小さくできる。そのため、ビアホール30xの直上に接続端子50を形成する場合に、接続端子50を小型化できる点で好適である。
次に、図3(b)に示す工程では、例えば、スパッタ法や無電解めっき法等により、絶縁層30の上面30a、ビアホール30xの内壁面、及びビアホール30x内に露出する配線層20の上面を連続的に被覆する金属層40を形成する。金属層40の材料としては、表面処理層52の材料に対して不活性な材料から構成することができる。又、表面処理層52の材料に対して不活性であり、かつ、後述する表面処理層52よりもはんだとの親和性が悪い材料から構成してもよい。具体的には、金属層40の材料として、例えば、チタン(Ti)やクロム(Cr)等を用いることができる。金属層40の厚さは、例えば、10〜500nm程度とすることができる。なお、本実施の形態では、金属層40の材料がチタンであるとして、以降の説明を行う。
次に、図3(c)に示す工程では、例えば、スパッタ法や無電解めっき法等により、金属層40上にシード層51aを積層する。シード層51aの材料としては、例えば、銅(Cu)、ニッケル(Ni)、銅ニッケル合金(Cu−Ni)等を用いることができる。シード層51aの厚さは、例えば、100〜300nm程度とすることができる。なお、シード層31aの下層にチタンからなる金属層40が形成されているため、絶縁層30とシード層51aとの密着性が良好となる。なお、本実施の形態では、シード層51aの材料が銅であるとして、以降の説明を行う。
次に、図4(a)に示す工程では、シード層51a上に金属ポスト51に対応する開口部300xを備えたレジスト層300を形成する。そして、シード層51aを給電層に利用した電解めっき法により、レジスト層300の開口部300x内に露出するシード層51a上に電解めっき層51bを形成する。なお、本実施の形態では、電解めっき層51bの材料が銅であるとして、以降の説明を行う。
次に、図4(b)に示す工程では、図4(a)に示すレジスト層300を除去した後に、電解めっき層51bをマスクにして、電解めっき層51bに覆われていない部分のシード層51aをエッチングにより除去する。例えば、硫酸−過酸化水素や過硫酸塩等のエッチング液を用い、チタンからなる金属層40を除去せずに銅からなるシード層51aのみを選択的に除去できる。又、プラズマ処理等のドライプロセスを用い、シード層51aを除去してもよい。これにより、シード層51a上に電解めっき層51bが積層された金属ポスト51が形成される。なお、金属ポスト51はビアホール30x上に形成してもよいし、ビアホール30xが形成されていない絶縁層30の上面30aの平坦な部分に形成してもよい。
金属ポスト51の厚さ(ビアホール30x内は含まず、金属層40の上面より上側の部分のシード層51a及び電解めっき層51bの合計の厚さ)は、例えば、2〜15μm程度とすることができる。金属ポスト51の平面形状は、例えば、円形とすることができる。金属ポスト51のピッチは、例えば、20〜50μm程度とすることができる。
次に、図4(c)に示す工程では、金属ポスト51に覆われていない部分の金属層40をエッチングにより除去する。例えば、フッ酸のエッチング液を用い、銅からなるシード層51a及び電解めっき層51bを除去せずにチタンからなる金属層40のみを選択的に除去することができる。
なお、金属層40は、絶縁層30の上面30aに形成された部分と、絶縁層30の上面30aからビアホール30xの内壁面及びビアホール30x内に露出する配線層20の上面に連続的に形成され配線層20と接続された部分とを含むことができる。
次に、図5(a)に示す工程では、図4(c)に示す金属ポスト51の周囲を、例えば、0.2〜3μm程度エッチングし、平面視において、金属ポスト51の外側に金属層40の上面外縁部Wを環状に露出させる。例えば、金属層40及び金属ポスト51の平面形状がともに円形であれば、平面視において、金属ポスト51の外側に金属層40の上面外縁部Wが円環状に露出する。金属ポスト51(シード層51a及び電解めっき層51b)のエッチングには、例えば、硫酸−過酸化水素や過硫酸塩等のエッチング液を用いることができる。
次に、図5(b)に示す工程では、例えば、無電解めっき法により、金属ポスト51の上面及び側面を被覆する表面処理層52を形成する。これにより、金属層40と、金属ポスト51(シード層51a及び電解めっき層51b)と、表面処理層52とから接続端子50が形成され、配線基板1が完成する。
なお、本実施の形態では、平面視において、金属層40の上面外縁部Wの内周側に、金属層40の外周側を露出するように表面処理層52を形成する。言い換えれば、表面処理層52の膜厚を、金属層40の上面外縁部Wの幅よりも薄く形成する。表面処理層52としては、Ni/Au層(Ni層とAu層を金属ポスト51の上面及び側面にこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層を金属ポスト51の上面及び側面にこの順番で積層した金属層)等を挙げることができる。
無電解めっき法によりNi/Au層を形成する場合には、例えば、次亜りん酸を還元剤に用いたニッケルリン(Ni−P)めっきタイプを用いることができる。ニッケルリンめっきでは銅である金属ポスト51の表面にニッケルを析出させるためにパラジウムを用いた触媒活性が必要となるが、チタンからなる金属層40上では触媒活性効果がないため、金属層40の表面にはニッケルが析出しない。つまり、チタンはニッケルに対して不活性である。このため、チタンからなる金属層40の表面ではニッケルの析出が抑制され、絶縁層30の上面30aにニッケルめっきがはみ出すことを防止できる。
図5(c)に示すように、図5(b)に示す工程の後、配線基板1上に、リフロー等により、電極端子82が形成された半導体チップ81を実装してもよい。配線基板1の接続端子50と半導体チップ81の電極端子82とは、例えば、はんだバンプ90を介して接合することができる。はんだバンプ90の材料としては、例えば、スズ(Sn)、スズ(Sn)と銀(Ag)の合金、スズ(Sn)と銅(Cu)の合金、スズ(Sn)とビスマス(Bi)の合金、スズ(Sn)と銀(Ag)と銅(Cu)の合金等を用いることができる。
配線基板1では、接続端子50が絶縁層30の上面30aより突起している。そのため、接続端子50にははんだを供給せず、半導体チップ81の電極端子82のみにはんだを供給し、電極端子82に供給したはんだを溶融後凝固させて、はんだバンプ90を形成することができる。
この時、金属層40の材料の一つであるチタン(Ti)は、ニッケルに対してだけでなく、はんだバンプ90を構成するはんだ材料との親和性が悪い性質も持つ。そのため、金属層40の上面外縁部Wを露出させることで、はんだバンプ90を構成するはんだ材料をはじき、はんだ材料が流れ出して、隣接する接続端子50同士がショートすることを防止することができる。
このように、第1の実施の形態では、絶縁層30と表面処理層52との間に、表面処理層52を構成する材料に対して不活性な材料から構成された金属層40を配置する。これにより、金属層40の表面では表面処理層52の析出が抑制されるため、絶縁層30の上面30aに表面処理層52がはみ出すことを防止できる。
又、金属層40の材料として、表面処理層52に対して不活性であり、かつ、接続端子50に形成されるはんだ材料との親和性が悪い材料を用いて、上面外縁部Wを露出させる。これにより、配線基板1に半導体チップ等を搭載する際に、配線基板1と半導体チップ等とを接続するはんだ材料が流れ出して、隣接する接続端子50同士がショートすることを防止することができる。
金属層40の側面のみを露出させている場合、厚さがナノメートル単位と薄膜な金属層40の側面だけでは、はんだの流れ出しを抑制することが困難となり、裾同士がショートするおそれがある。そのため、第1の実施の形態のように、金属層40の上面外縁部Wを露出させることが好ましい。
なお、図4(c)に示す工程において、金属ポスト51に覆われていない部分の金属層40を全て除去するのではなく、平面視において、金属ポスト51の外側に金属層40の上面外縁部Wが環状に残るように、金属層40のエッチング量を制御してもよい。つまり、金属ポスト51の外側の部分の金属層40は、他の部分に比べてエッチングレートが遅い。そのため、エッチングが進むと、まずは隣接する金属ポスト51間に位置する金属層40が除去され、最後に金属ポスト51の外側の部分の金属層40が除去される。
そこで、隣接する金属ポスト51間に位置する金属層40が除去された後であって、かつ、金属ポスト51の外側の部分の金属層40が除去される前にエッチングを停止する。これにより、図4(c)に示す工程において、金属層40は、図5(a)と同様の形状になる。すなわち、平面視において、金属ポスト51の外側に金属層40の上面外縁部Wが環状に露出した形状となる。この方法では、図5(a)に示す工程が不要となるため、配線基板1の製造工程を簡略化することが可能となり、配線基板1の製造コストを低減できる。
[実施例1]
第1の実施の形態で述べた効果を確認するために、図3(a)〜図5(b)で説明した工程に基づいて配線基板1を作製した。なお、金属層40の材料にはチタンを用い、金属ポスト51の材料には銅を用いた。又、表面処理層52としては、無電解めっき法によりNi/Pd/Au層を形成した。
図6は、実施例1で作製した配線基板を部分的に示す顕微鏡写真である。図6(a)に示すように、配線基板1の接続端子50において、金属層40上に金属ポスト51及び表面処理層52が形成され、表面処理層52の外側に金属層40の上面外縁部Wが環状に露出していることが確認できる。
図6(b)は、図6(a)を更に拡大して示す顕微鏡写真である。金属層40は表面処理層52を構成する材料に対して不活性であるため、金属層40の表面では表面処理層52の析出が抑制される。そのため、図6(b)に示すように、金属層40の表面に表面処理層52が部分的に析出することはあっても、金属層40の表面において表面処理層52は連続膜としては成長することができない。
なお、金属層40の表面において表面処理層52が連続膜としては成長できない点に関しては、次のような実験でも確認を行った。まず、配線基板の両面に銅箔を形成し、一方の銅箔上のみに更に金属層40に相当するチタン膜を形成した。そして、配線基板の両面に対して無電解ニッケルめっきを行った。その結果、銅箔上には数μmのニッケル膜が形成されたが、チタン膜上には極僅かに疎らにニッケルが析出されたがニッケルの連続膜は形成されなかった。なお、ニッケルに対して不活性なチタン膜上に極僅かに疎らにニッケルが析出された理由は、無電解ニッケルめっきを析出させる触媒核(パラジウム等)がチタン膜上に極僅かにトラップされ、その部分にニッケルが析出したためと考えられる。
このように、絶縁層30と表面処理層52との間に金属層40が存在することにより、絶縁層30の上面30aにおいて表面処理層52の裾が隣接する接続端子50側に延伸しない(はみ出さない)ことが確認された。又、はんだバンプのショートの発生が低減されることが確認された。
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、表面処理層を厚く形成する例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図7は、第1の実施の形態の変形例1に係る配線基板を例示する部分断面図であり、一方の側の最外絶縁層となる絶縁層30近傍のみを図示している。なお、図7(b)は図7(a)のB部の拡大図である。図7を参照するに、第1の実施の形態の変形例1に係る配線基板1Aは、接続端子50が接続端子50Aに置換された点が、配線基板1(図1参照)と相違する。
接続端子50Aは、絶縁層30の上面30aから突起するように形成された突起電極であり、半導体チップ等の電子部品と電気的に接続することができる。接続端子50Aは、金属層40と、金属層40の上面に形成された接続端子本体となる金属ポスト51と、金属ポスト51の上面及び側面を被覆する表面処理層53とを備えている。
接続端子50Aにおいて、接続端子50と同様に、平面視において、金属ポスト51の外側には、金属層40の上面外縁部Wが環状に露出している。平面視において、表面処理層53は、金属層40の上面外縁部Wの全体を覆うように形成されている。言い換えれば、表面処理層53の膜厚は、金属層40の上面外縁部Wの幅よりも厚く形成されている。又、表面処理層53は、金属層40の側面を覆うように形成されている。表面処理層53は、例えば、表面処理層52と同様の層構成とすることができる。
但し、前述のように、金属層40は表面処理層53を構成する材料に対して不活性であるため、金属層40の表面では表面処理層53の析出が抑制される。そのため、金属層40の表面に表面処理層53が部分的に析出することはあっても、金属層40の表面において表面処理層53は連続膜としては成長することができない。
図7(b)では、便宜上、金属層40の上面外縁部W及び側面と表面処理層53の端部とが連続的に接しているように図示している。しかし、ミクロ単位で見ると金属層40の上面外縁部W及び側面と表面処理層53の端部とは部分的に(例えば、疎らに)接しているだけであって、連続的には接していない。言い換えれば、金属層40の上面外縁部W及び側面と表面処理層53の端部とが対向する部分には微小な空洞部が形成されている。従って、金属層40と表面処理層53との密着力は、金属ポスト51と表面処理層53との密着力と比較して、大幅に小さい。
図7の場合、金属層40の側面近傍に表面処理層53が存在しているが、金属層40の上面及び側面から表面処理層53が連続膜として成長したものではない。図2の比較例に示したように、絶縁層30と表面処理層53との間に、表面処理層53を構成する材料に対して不活性な材料から構成された金属層40が配置されている。これにより、金属ポスト51の上面及び側面では、表面処理層53が厚く析出されると共に、金属層40の上面及び側面において、表面処理層53の析出が抑制される。言い換えれば、金属ポスト51の上面及び側面に表面処理層53を厚く析出する場合であっても、金属層40の上面及び側面では、金属ポスト51の上面及び側面と同厚の表面処理層53は析出されない。
そのため、絶縁層30の上面30aに表面処理層53の裾が延伸する(はみ出す)ことを防止できる。その結果、第1の実施の形態の変形例1に係る配線基板1Aにおいても、第1の実施の形態に係る配線基板1と同様に、従来よりも接続端子50Aを狭ピッチ化することが可能となる。
又、表面処理層53では、表面処理層52のように、平面視において金属ポスト51の外側に環状に露出する金属層40の上面外縁部Wよりも膜厚が薄くなるように膜厚を精密に制御する必要がないため、表面処理層52に比べて容易に形成することができる。
[実施例2]
第1の実施の形態の変形例1で述べた効果を確認するために、図3(a)〜図5(b)で説明した工程に基づいて配線基板1Aを作製した。但し、図5(b)に示す工程において、平面視において金属ポスト51の外側に環状に露出する金属層40の上面外縁部Wよりも膜厚が厚くなるように表面処理層53を形成した。なお、金属層40の材料にはチタンを用い、金属ポスト51の材料には銅を用いた。又、表面処理層53としては、無電解めっき法によりNi/Au層を形成した。
図8は、実施例2で作製した配線基板を部分的に示す顕微鏡写真である。図8に示すように、配線基板1Aにおいて、絶縁層30と表面処理層53との間に金属層40が存在することにより、絶縁層30の上面30aにおいて表面処理層53の裾が隣接する接続端子50A側に延伸しない(はみ出さない)ことが確認された。
〈第1の実施の形態の変形例2〉
第1の実施の形態の変形例2では、絶縁層の突起部に接続端子を形成する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図9は、第1の実施の形態の変形例2に係る配線基板を例示する部分断面図であり、一方の側の最外絶縁層となる絶縁層30近傍のみを図示している。なお、図9(b)は図9(a)のC部の拡大図である。図9を参照するに、第1の実施の形態の変形例2に係る配線基板1Bは、絶縁層30の上面30aに突起部35が設けられた点が、配線基板1(図1参照)と相違する。突起部35は、絶縁層30の一部であり、絶縁層30の他の部分と一体的に形成されている。
接続端子50は、突起部35の上面35aに形成されている。接続端子50を構成する金属層40は、突起部35の上面35aと平面視で重複する位置に形成されている。言い換えれば、金属層40の側面と突起部35の側面とは面一であり段差がない。突起部35の突起量(絶縁層30の上面30aに対する突起部35の上面35aの高さ)は、例えば、0.5〜1μm程度とすることができる。
配線基板1Bを作製するには、まず、第1の実施の形態の図3(a)から図4(b)と同様の工程を実施する。そして、図10(a)に示す工程では、金属ポスト51に覆われていない部分の金属層40をエッチングにより除去する。ここでは、第1の実施の形態のウェットエッチングとは異なり、ドライプロセスであるプラズマ処理により金属層40を除去する。
これにより、金属ポスト51に覆われていない部分の金属層40が除去されると共に、金属ポスト51に覆われていない部分の絶縁層30の表面が削られ、絶縁層30の上面30aに突起部35が形成される。その結果、突起部35の上面35aに金属層40等が形成された構造となる。なお、この時点では、電解めっき層51bの側面と、シード層51aの側面と、金属層40の側面と、突起部35の側面とは面一であり段差がない。
次に、図10(b)に示す工程では、図5(a)に示す工程と同様に、図10(a)に示す金属ポスト51の周囲を、例えば、0.2〜3μm程度エッチングし、平面視において、金属ポスト51の外側に金属層40の上面外縁部Wを環状に露出させる。
次に、図10(c)に示す工程では、図5(b)に示す工程と同様に、金属ポスト51の上面及び側面を被覆する表面処理層52を形成する。これにより、突起部35の上面35aに、金属層40と、金属ポスト51(シード層51a及び電解めっき層51b)と、表面処理層52とから接続端子50が形成され、配線基板1Bが完成する。
このように、第1の実施の形態の変形例2では、絶縁層30の上面30aに設けられた突起部35の上面35aに金属層40を含む接続端子50が形成されている。そのため、第1の実施の形態と同様に金属層40を設けた効果により絶縁層30の上面30aに表面処理層52がはみ出すことを防止できるが、更に突起部35を設けたことによる効果が加わる。つまり、仮に、表面処理層52が多少はみ出したとしても、はみ出した部分は突起部35よりも低い位置にある絶縁層30の上面30aに溜まり、隣接する接続端子50には到達し難いため、隣接する接続端子50同士がショートするおそれを一層低減できる。
なお、配線基板1Bにおいて、全ての接続端子50の直下にビアホール30xを形成し、ビアホール30xを介して接続端子50を直下の配線層20と直接接続してもよい。この場合、絶縁層30の上面30aには引き回し配線を形成しなくてよいため、接続端子50の更なる狭ピッチ化、高密度化が可能となる。
[実施例3]
第1の実施の形態の変形例2の図10(a)〜図10(c)等で説明した工程に基づいて配線基板1Bを作製した。なお、金属層40の材料にはチタンを用い、金属ポスト51の材料には銅を用いた。又、表面処理層52としては、無電解めっき法によりNi/Au層を形成した。
図11は、実施例3で作製した配線基板を部分的に示す顕微鏡写真である。図11に示すように、配線基板1Bにおいて、絶縁層30の上面30aに突起部35が設けられ、突起部35の上面35aに金属層40を含む接続端子50が形成されていることが確認された。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
1、1A、1B 配線基板
10、30 絶縁層
20 配線層
30a 絶縁層30の上面
30x ビアホール
35 突起部
35a 突起部35の上面
40 金属層
50、50A 接続端子
51 金属ポスト
51a シード層
51b 電解めっき層
52、53 表面処理層
81 半導体チップ
82 電極端子
90 はんだバンプ
300 レジスト層
300x 開口部
W 金属層40の上面外縁部

Claims (9)

  1. 絶縁層と、
    前記絶縁層上に形成された接続端子と、を有し、
    前記接続端子は、前記絶縁層上に形成された金属層と、前記金属層の上面に形成された金属ポストと、前記金属ポストの上面及び側面を被覆する表面処理層と、を備え、
    前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、
    平面視において、前記金属ポストの外側には、前記金属層の上面外縁部が露出し、
    平面視において、前記表面処理層は、前記金属層の上面外縁部を露出するように形成されている配線基板。
  2. 前記金属層は、前記表面処理層よりも、はんだとの親和性が悪い材料から構成されている請求項記載の配線基板。
  3. 前記金属ポストと前記表面処理層との密着力は、前記金属層と前記表面処理層との密着力よりも大きい請求項1又は2記載の配線基板。
  4. 前記金属層と前記表面処理層とが対向する部分に空洞部が形成されている請求項1乃至の何れか一項記載の配線基板。
  5. 前記絶縁層には突起部が設けられ、
    前記接続端子は前記突起部上に形成されている請求項1乃至の何れか一項記載の配線基板。
  6. 絶縁層上に接続端子を形成する工程を有し、
    前記接続端子を形成する工程は、前記絶縁層上に金属層を形成する工程と、前記金属層の上面に金属ポストを形成する工程と、前記金属層をエッチングで除去する工程と、前記金属ポストの上面及び側面を被覆する表面処理層を形成する工程と、を備え、
    前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、
    前記接続端子を形成する工程では、
    平面視において、前記金属ポストの外側に、前記金属層の上面外縁部が露出し、
    平面視において、前記表面処理層は、前記金属層の上面外縁部を露出するように形成される配線基板の製造方法。
  7. 絶縁層上に接続端子を形成する工程を有し、
    前記接続端子を形成する工程は、前記絶縁層上に金属層を形成する工程と、前記金属層の上面に金属ポストを形成する工程と、前記金属層をエッチングで除去する工程と、前記金属ポストの上面及び側面を被覆する表面処理層を形成する工程と、を備え、
    前記金属層は、前記表面処理層の材料に対して不活性な材料から構成され、
    前記接続端子を形成する工程は、
    前記絶縁層の上面全面に形成された前記金属層上に選択的に前記金属ポストを形成する工程を含み、
    前記接続端子を形成する工程では、
    平面視において、前記金属ポストの外側に、前記金属層の上面外縁部が露出し、
    前記エッチングで除去する工程では、
    前記金属ポストの外側の前記金属層をエッチングで除去すると共に、前記金属ポストの外側の前記絶縁層の表面を削り、前記絶縁層に突起部を形成し、
    平面視において、前記表面処理層は、前記金属層の上面外縁部及び側面を覆うように形成される配線基板の製造方法。
  8. 前記接続端子を形成する工程は、
    前記絶縁層の上面全面に形成された前記金属層上に選択的に前記金属ポストを形成する工程を含み、
    前記エッチングで除去する工程では、
    平面視において、前記金属ポストの外側に前記金属層の外縁部が残るように、前記金属層のエッチング量を制御する請求項又は記載の配線基板の製造方法。
  9. 前記接続端子を形成する工程は、
    前記絶縁層の上面全面に形成された前記金属層上に選択的に前記金属ポストを形成する工程を含み、
    前記エッチングで除去する工程では、
    前記金属ポストの外側の前記金属層をエッチングで除去すると共に、前記金属ポストの外側の前記絶縁層の表面を削り、前記絶縁層に突起部を形成する請求項記載の配線基板の製造方法。
JP2014211905A 2014-04-21 2014-10-16 配線基板及びその製造方法 Active JP6373716B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014211905A JP6373716B2 (ja) 2014-04-21 2014-10-16 配線基板及びその製造方法
US14/675,819 US9545016B2 (en) 2014-04-21 2015-04-01 Wiring substrate and method for manufacturing wiring substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014087731 2014-04-21
JP2014087731 2014-04-21
JP2014211905A JP6373716B2 (ja) 2014-04-21 2014-10-16 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015216344A JP2015216344A (ja) 2015-12-03
JP2015216344A5 JP2015216344A5 (ja) 2017-08-10
JP6373716B2 true JP6373716B2 (ja) 2018-08-15

Family

ID=54323226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014211905A Active JP6373716B2 (ja) 2014-04-21 2014-10-16 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9545016B2 (ja)
JP (1) JP6373716B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6702108B2 (ja) * 2016-09-14 2020-05-27 富士通株式会社 端子構造、半導体装置、電子装置及び端子の形成方法
JP6691031B2 (ja) * 2016-10-05 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
WO2020004271A1 (ja) 2018-06-26 2020-01-02 京セラ株式会社 配線基板
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
JP2020188208A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
WO2021065601A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 配線基板
JP7433461B2 (ja) 2020-09-28 2024-02-19 京セラ株式会社 配線基板
JP2022178590A (ja) * 2021-05-20 2022-12-02 Tdk株式会社 電子部品
TWI780972B (zh) * 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法
WO2023145592A1 (ja) 2022-01-31 2023-08-03 京セラ株式会社 配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616063B2 (ja) * 1989-11-16 1997-06-04 富士電機株式会社 バンプ電極の製造方法
JPH04196392A (ja) 1990-11-28 1992-07-16 Hitachi Ltd 薄膜配線回路用はんだ付け電極
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3733077B2 (ja) * 2002-03-19 2006-01-11 シチズン時計株式会社 半導体装置およびその製造方法
JP3703455B2 (ja) * 2002-12-13 2005-10-05 Necエレクトロニクス株式会社 二層バンプの形成方法
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP5118300B2 (ja) 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2006332694A (ja) * 2006-07-24 2006-12-07 Megic Corp 半導体表面上に金属バンプを形成する方法
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
US8232193B2 (en) * 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
JP5865630B2 (ja) * 2011-08-23 2016-02-17 京セラ株式会社 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ

Also Published As

Publication number Publication date
US9545016B2 (en) 2017-01-10
JP2015216344A (ja) 2015-12-03
US20150305153A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
JP6373716B2 (ja) 配線基板及びその製造方法
CN103229605B (zh) 布线基板
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5693977B2 (ja) 配線基板及びその製造方法
JP6057681B2 (ja) 配線基板及びその製造方法
JP6169955B2 (ja) 配線基板及びその製造方法
TWI646875B (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
JP6114527B2 (ja) 配線基板及びその製造方法
JP2011165862A (ja) 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2017073520A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPWO2009088000A1 (ja) 配線基板、半導体装置及びそれらの製造方法
JP2017098306A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2018037461A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6775391B2 (ja) 配線基板及びその製造方法
JP2006237151A (ja) 配線基板および半導体装置
TWI731195B (zh) 配線基板的製造方法
JP4170266B2 (ja) 配線基板の製造方法
US20140183726A1 (en) Package substrate, method for manufacturing the same, and package on package substrate
JP3860028B2 (ja) 半導体装置
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP6702108B2 (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
TWI495405B (zh) 配線基板及其製造方法
JP2021086848A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6373716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150