JP2022178590A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2022178590A JP2022178590A JP2021085508A JP2021085508A JP2022178590A JP 2022178590 A JP2022178590 A JP 2022178590A JP 2021085508 A JP2021085508 A JP 2021085508A JP 2021085508 A JP2021085508 A JP 2021085508A JP 2022178590 A JP2022178590 A JP 2022178590A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- main surface
- layer
- diffusion
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 33
- 230000002265 prevention Effects 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Abstract
【課題】信頼性の向上が図られた電子部品を提供する。【解決手段】 電子部品１においては、拡散防止層３５の第２部分３７が、基材５の主面５ａに対して平行に延びている。電子部品１を実装基板に表面実装したときに、電子部品１の電極３０Ａ、３０Ｂと実装基板のランド電極との間にははんだ等の導電性の接合材が介在する。拡散防止層３５と基板１０との間の接合面が広いと、接合面Ｓを通って接合材の金属成分が電極３０Ａ、３０Ｂの本体部３１まで達しづらい。したがって、接合材の金属成分が本体部３１に拡散する事態が抑制され、拡散に起因する電極３０Ａ、３０Ｂの強度低下が抑制される。【選択図】図２
Description
本発明は、電子部品に関する。
半導体素子等の電子部品を実装基板に実装する際には、電子部品のパッド電極と実装基板のランド電極との間の良好な接合が求められる。電子部品のパッド電極と実装基板のランド電極との間に接合不良が生じた場合には、接触抵抗の増大に加えて、振動などによって電子部品が実装基板から脱離しやすくなることで信頼性が低下する。
電子部品を実装基板に実装する技術の一つとして、表面実装技術が知られている（たとえば、下記特許文献１）。表面実装技術においては、実装基板上に搭載された電子部品面の各パッドと実装基板の各ランド電極とを互いに位置合わせし、両者をはんだ等の導電性の接合材を介して接合する。
上述した表面実装技術においては、接合材の金属成分がパッド電極やランド電極内に拡散すると、所望の強度を実現できなくなる虞があり、十分な信頼性を実現することが難しかった。
本発明の一側面は、信頼性の向上が図られた電子部品を提供することを目的とする。
本発明の一側面に係る電子部品は、主面を構成する絶縁膜を有する基材と、基材の主面に設けられ、該主面の上側に位置する本体部と、該本体部から基材側に延びて絶縁膜を貫通する導通部と、本体部を覆う拡散防止層とを含む厚膜電極とを備え、拡散防止層が、本体部の表面を直接的に覆う第１部分と、本体部の周辺領域の主面を直接的に覆うとともに該主面に対して平行に延びる第２部分とを有する。
上述した電子部品においては、拡散防止層の第２部分が、基材の主面に対して平行に延びているため、拡散防止層と基材との間の接合面の拡大が図られている。そのため、電子部品を実装基板に表面実装したときに、電子部品の厚膜電極と実装基板のランド電極との間に介在する接合材の金属成分が厚膜電極の本体部に達しづらく、拡散に起因する厚膜電極の強度低下が抑制されている。
他の側面に係る電子部品は、基材の主面を覆う部分の拡散防止層の厚さが、本体部を覆う部分の拡散防止層の最も薄い部分の厚さより厚い。
他の側面に係る電子部品は、基材の主面に、複数の厚膜電極が設けられており、隣り合う厚膜電極間の距離をＤとし、本体部を覆う部分の拡散防止層の厚さをｔ１とし、基材の主面を覆う部分の拡散防止層の長さをＬとしたときに、ｔ１＜Ｌ＜Ｄ／２である。
本発明の種々の側面によれば、信頼性の向上が図られた電子部品が提供される。
以下、添付図面を参照しつつ本発明を実施するための形態を説明する。図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明は省略する。
図１および図２を参照して、実施形態に係る電子部品の構成について説明する。実施形態に係る電子部品１は、基材５および一対の電極３０Ａ、３０Ｂを備えて構成されている。電子部品１は、一例として半導体素子であり、たとえばＬＥＤ素子または半導体レーザ素子である。
基材５は、基板１０および絶縁膜２０を含んで構成されており、主面５ａを有する。
基板１０は、平坦な主面１０ａを有する。本実施形態においては、主面１０ａは半導体層で構成されている。
絶縁膜２０は、基板１０の主面１０ａを覆っている。絶縁膜２０は、いわゆる不動態膜（パッシベーション膜）である。絶縁膜２０は、Ｓｉ、Ａｌ、Ｚｒ、Ｍｇ、Ｔａ、ＴｉおよびＹの少なくとも１種類の元素を含む酸化物もしくは窒化物、または、樹脂によって構成される。絶縁膜２０は、主面１０ａの第１領域１１および第２領域１２において略均一な厚さＴを有する。絶縁膜２０には貫通孔２１が設けられている。本実施形態において、貫通孔２１は、主面１０ａに対して直交する方向から見て、直径Ｄ１の円形状を呈する。
一対の電極３０Ａ、３０Ｂはいずれも金属材料で構成されており、本実施形態ではＣｕで構成されている。各電極３０Ａ、３０Ｂは、基材５の主面５ａに設けられ、基板１０の主面の法線方向に延びる厚膜電極（パッド電極）である。各電極３０Ａ、３０Ｂは、本体部３１と導通部３２とを含む。本体部３１は、絶縁膜２０の上側に位置する部分である。本実施形態において、本体部３１は、主面１０ａに対して直交する方向から見て正方形状を呈する。導通部３２は、本体部３１から基材５側に延びる部分であり、絶縁膜２０の貫通孔２１内を延びて基板１０まで達している。本実施形態では、導通部３２は、絶縁膜２０の貫通孔２１を完全に充たすように設けられている。そのため、本実施形態では、導通部３２は直径Ｄ１の円柱状を呈する。
電極３０Ａ、３０Ｂの本体部３１および導通部３２は、Ｃｕの電解めっきにより形成することができる。この場合、各電極３０Ａ、３０Ｂは電極膜３３を含んで構成される。電極膜３３はＣｕ等の金属材料で構成され得る。電極膜３３は、基板１０と絶縁膜２０とを一体的に覆う。より詳しくは、電極膜３３は、基材５の主面５ａ（すなわち、絶縁膜２０の上面２０ａにおける貫通孔２１の縁と、貫通孔２１から露出した基板１０の主面１０ａ）および貫通孔２１の側面を一体的に覆う。
本実施形態では、各電極３０Ａ、３０Ｂの本体部３１は隆起部３４をさらに備える。隆起部３４は、本体部３１の上面３０ａから隆起する部分であり、絶縁膜２０の貫通孔２１の縁に対応する環状領域に形成されている。
各電極３０Ａ、３０Ｂは、本体部３１を覆う拡散防止層３５をさらに備える。拡散防止層３５は、電極３０Ａ、３０Ｂの金属成分（本実施形態では、Ｃｕ）が、半田等の導電性接合材内に拡散することを防止するための層である。拡散防止層３５は、Ｎｉ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｃｒ、Ｚｎ、Ｉｎ、Ｎｂ、Ｓｎ、Ｃの少なくともいずれか一種を含む材料で構成することができる。拡散防止層３５は、たとえばスパッタ成膜により形成することができる。拡散防止層３５は、単層であってもよく、複数層で構成されていてもよい。本実施形態において、拡散防止層３５は、本体部３１を直接覆うＮｉ層で構成されている。
拡散防止層３５は、本体部３１の表面を直接的に覆う第１部分３６、および、本体部３１の周辺領域の基材５の主面５ａを直接的に覆う第２部分３７を有する。拡散防止層３５の第１部分３６と第２部分３７とは連続的に形成されている。拡散防止層３５は、基材５の主面５ａ（より詳しくは絶縁膜２０の上面２０ａ）上における本体部３１の外周（図２の断面の点Ｐ）において、第１部分３６と第２部分３７とが切り替わっている。第２部分３７は、基材５の主面５ａに対して平行に延びている。図２に示すように、スパッタ成膜により形成された拡散防止層３５では、第１部分３６は、基材５の主面５ａに対して平行な部分（たとえば本体部３１の隆起部の頂部を覆う部分や隆起部間の谷底を覆う部分）の厚さに比べて、基板１０の主面の法線方向に沿う方向に延びる部分（たとえば本体部３１の隆起部の側面を覆う部分）の厚さが薄くなり得る。この場合、第１部分３６は、基板１０の主面の法線方向に沿う方向に延びる部分において最も薄い厚さｔ１となる。本実施形態においては、拡散防止層３５の第２部分３７の厚さｔ２（すなわち、基材５の主面５ａに対する高さ）は、第１部分３６の最も薄い部分の厚さｔ１より厚くなっている（ｔ２＞ｔ１）。
各電極３０Ａ、３０Ｂは、酸化防止層３８をさらに備える。酸化防止層３８は、拡散防止層３５を直接覆っており、拡散防止層３５の酸化を防止する。酸化防止層３８はＡｕ層で構成することができる。酸化防止層３８を構成するＡｕが拡散防止層３５（すなわち、Ｎｉ層）の表面が酸化することを防止することで半田等の導電性接合材に対する拡散防止層３５の濡れ性が向上し、より信頼性の高い接合構造が得られる。
続いて、図３～６を参照しつつ、上述した電子部品１を製造する手順について説明する。
電子部品１を製造する際には、まず、図３および図４に示すように基板１０に一方の電極３０Ａを設ける。図３は、基板１０の主面１０ａ上にパターニングされた絶縁膜２０に、電極３０Ａが形成される領域が露出する厚膜レジスト４０をリフトオフにより形成する工程を示している。図４は、厚膜レジスト４０から露出した領域に、電極３０Ａを形成する工程を示している。電極３０Ａは、電極膜３３をスパッタ成膜した後、電極膜３３を用いて導通部３２および本体部３１を電解めっきにより形成し、さらに、Ｎｉ、Ａｕの順にスパッタリングして拡散防止層３５および酸化防止層３８をそれぞれ形成することにより設けられる。
続いて、図５および図６に示すように基板１０に他方の電極３０Ｂを設ける。図５は、厚膜レジスト４０における電極３０Ｂが形成される領域をリフトオフにより露出させる工程を示している。図６は、厚膜レジスト４０から露出した領域に、電極３０Ｂを形成する工程を示している。電極３０Ｂは、電極３０Ａ同様、電極膜３３をスパッタ成膜した後、電極膜３３を用いて導通部３２および本体部３１を電解めっきにより形成し、さらに、Ｎｉ、Ａｕの順にスパッタリングして拡散防止層３５および酸化防止層３８をそれぞれ形成することにより設けられる。
上述した電子部品１においては、拡散防止層３５の第２部分３７が、基材５の主面５ａに対して平行に延びている。そのため、拡散防止層３５と基板１０との間の接合面（図２の接合面Ｓ）の拡大が図られている。
電子部品１を実装基板に表面実装したときに、電子部品１の電極３０Ａ、３０Ｂと実装基板のランド電極との間にははんだ等の導電性の接合材が介在する。拡散防止層３５と基板１０との間の接合面が広いと、接合面Ｓを通って接合材の金属成分が電極３０Ａ、３０Ｂの本体部３１まで達しづらい。
したがって、電子部品１においては、接合材の金属成分が本体部３１に拡散する事態が抑制されており、それにより拡散に起因する電極３０Ａ、３０Ｂの強度低下が抑制されている。
また、電子部品１においては、拡散防止層３５が拡散を抑制するためには、拡散防止層３５の厚さは所定厚さ以上であることが好ましい。拡散防止層３５の第２部分３７の厚さｔ２は、第１部分３６の厚さｔ１より厚くなるように設計され得る。第１部分３６の最も薄い部分の厚さｔ１を拡散防止することができる十分な厚さに設計することで、ｔ１より厚いｔ２を有する第２部分３７においても拡散防止を実現することができ、本体部３１への拡散がより確実に抑制されている。
さらに、電子部品１においては、隣り合う電極３０Ａ、３０Ｂ間の距離をＤとし、拡散防止層３５の第１部分３６の厚さをｔ１とし、基材５の主面５ａに対して平行な方向における第２部分３７の長さをＬとしたときに、ｔ１＜Ｌ＜Ｄ／２を満たすように設計されている。拡散防止層３５が拡散を抑制するためには、拡散防止層３５と絶縁膜２０との間の密着性を高めることが好ましく、そのためには、第２部分３７の長さＬが所定長さ以上であることが好ましい。また、隣り合う電極３０Ａ、３０Ｂ間におけるショートを回避するために、第２部分３７の長さＬは、電極３０Ａ、３０Ｂ間の距離Ｄの半分より短く設定しておくことが好ましい。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
たとえば、電極の形成は、電解めっきに限らず、無電解めっきであってもよく、その他の成膜方法（たとえば、スパッタ成膜）等であってもよい。また、絶縁膜に設けた貫通孔の断面形状は、円形に限らず、四角形等の多角形状や楕円形状であってもよい。電極の本体部の形状は、基板の主面に対して直交する方向から見て、正方形状に限らず、円形状や多角形状、楕円形状であってよい。
１…電子部品、５…基材、５ａ…主面、１０…基板、２０…絶縁膜、３０Ａ、３０Ｂ…電極、３５…拡散防止層、３６…第１部分、３７…第２部分。
Claims (3)
- 主面を構成する絶縁膜を有する基材と、
前記基材の主面に設けられ、該主面の上側に位置する本体部と、該本体部から前記基材側に延びて前記絶縁膜を貫通する導通部と、前記本体部を覆う拡散防止層とを含む厚膜電極と
を備え、
前記拡散防止層が、前記本体部の表面を直接的に覆う第１部分と、前記本体部の周辺領域の前記主面を直接的に覆うとともに該主面に対して平行に延びる第２部分とを有する、電子部品。 - 前記基材の主面を覆う部分の前記拡散防止層の厚さが、前記本体部を覆う部分の前記拡散防止層の最も薄い部分の厚さより厚い、請求項１に記載の電子部品。
- 前記基材の主面に、複数の前記厚膜電極が設けられており、
隣り合う前記厚膜電極間の距離をＤとし、前記本体部を覆う部分の前記拡散防止層の厚さをｔ１とし、前記基材の主面を覆う部分の前記拡散防止層の長さをＬとしたときに、ｔ１＜Ｌ＜Ｄ／２である、請求項１または２に記載の電子部品。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021085508A JP2022178590A (ja) | 2021-05-20 | 2021-05-20 | 電子部品 |
| CN202280034429.5A CN117321745A (zh) | 2021-05-20 | 2022-03-25 | 电子部件 |
| KR1020237039638A KR20230172019A (ko) | 2021-05-20 | 2022-03-25 | 전자 부품 |
| DE112022002694.4T DE112022002694T5 (de) | 2021-05-20 | 2022-03-25 | Elektronisches bauteil |
| PCT/JP2022/014607 WO2022244473A1 (ja) | 2021-05-20 | 2022-03-25 | 電子部品 |
| TW111115210A TW202247311A (zh) | 2021-05-20 | 2022-04-21 | 電子零件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021085508A JP2022178590A (ja) | 2021-05-20 | 2021-05-20 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022178590A true JP2022178590A (ja) | 2022-12-02 |
Family
ID=84141207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021085508A Pending JP2022178590A (ja) | 2021-05-20 | 2021-05-20 | 電子部品 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2022178590A (ja) |
| KR (1) | KR20230172019A (ja) |
| CN (1) | CN117321745A (ja) |
| DE (1) | DE112022002694T5 (ja) |
| TW (1) | TW202247311A (ja) |
| WO (1) | WO2022244473A1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238044A (ja) * | 1988-03-17 | 1989-09-22 | Nec Corp | 半導体装置 |
| JP5865630B2 (ja) | 2011-08-23 | 2016-02-17 | 京セラ株式会社 | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
| JP6373716B2 (ja) * | 2014-04-21 | 2018-08-15 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US11602048B2 (en) * | 2018-06-26 | 2023-03-07 | Kyocera Corporation | Wiring board |
-
2021
- 2021-05-20 JP JP2021085508A patent/JP2022178590A/ja active Pending
-
2022
- 2022-03-25 DE DE112022002694.4T patent/DE112022002694T5/de active Pending
- 2022-03-25 KR KR1020237039638A patent/KR20230172019A/ko unknown
- 2022-03-25 WO PCT/JP2022/014607 patent/WO2022244473A1/ja active Application Filing
- 2022-03-25 CN CN202280034429.5A patent/CN117321745A/zh active Pending
- 2022-04-21 TW TW111115210A patent/TW202247311A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN117321745A (zh) | 2023-12-29 |
| DE112022002694T5 (de) | 2024-02-29 |
| TW202247311A (zh) | 2022-12-01 |
| KR20230172019A (ko) | 2023-12-21 |
| WO2022244473A1 (ja) | 2022-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100536036B1 (ko) | 반도체 장치 | |
| KR20080051093A (ko) | 배선 기판 및 그 제조방법 | |
| JP2017201659A (ja) | 電子部品およびその製造方法 | |
| JP5948881B2 (ja) | 半導体装置用リードフレーム | |
| JP2017195321A (ja) | チップコンデンサ | |
| JP2017195322A (ja) | チップコンデンサ | |
| WO2022244473A1 (ja) | 電子部品 | |
| JP2023174895A (ja) | 半導体素子および半導体装置 | |
| JP2012243984A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| JP7443092B2 (ja) | 配線回路基板 | |
| US8399969B2 (en) | Chip package and fabricating method thereof | |
| JP2012129318A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5273920B2 (ja) | 半導体装置 | |
| CN100499054C (zh) | 半导体装置及其制造方法 | |
| JP7430988B2 (ja) | 電子装置 | |
| JP2016100352A (ja) | プリント配線板およびその製造方法 | |
| JP7379905B2 (ja) | 配線基板、素子付配線基板および配線基板の製造方法 | |
| TWI751506B (zh) | 線路板及其製造方法 | |
| JP5527586B2 (ja) | 多層配線基板 | |
| JP2003124773A (ja) | チップ型圧電共振部品 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| WO2023090261A1 (ja) | 半導体装置 | |
| JP2017079237A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231212 |