JP2012129318A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012129318A
JP2012129318A JP2010278479A JP2010278479A JP2012129318A JP 2012129318 A JP2012129318 A JP 2012129318A JP 2010278479 A JP2010278479 A JP 2010278479A JP 2010278479 A JP2010278479 A JP 2010278479A JP 2012129318 A JP2012129318 A JP 2012129318A
Authority
JP
Japan
Prior art keywords
substrate
main surface
resin layer
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010278479A
Other languages
English (en)
Inventor
Shingo Ogura
真悟 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2010278479A priority Critical patent/JP2012129318A/ja
Publication of JP2012129318A publication Critical patent/JP2012129318A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】樹脂層の膜厚を第五基板の厚さよりも薄くした構造であるとともに、材料間の熱膨張率の差に起因して発生する応力が、第五基板の回路形成部に作用する虞のない半導体装置を提供する。
【解決手段】一方の主面１０１Ｓに凹部を有する第一基板１０１と、凹部に内在され、一方の主面に電極１０８を備えた機能素子をなし、他方の主面を凹部の内底部１０１Ｂとの接合面とする第二基板１０３と、第二基板１０３の側面１０３Ｗと凹部側面１０１Ｗとの間を埋めるとともに、第一基板１０１および第二基板１０３を覆うように配された樹脂層１０４と、電極１０８上に設けられた樹脂層１０４を貫通する貫通孔、および一端側が樹脂層１０４上にあり、他端側が貫通孔を通して電極１０８に電気的に接続されてなる配線層１０５と、配線層１０５の一端側に載置されたバンプ１０７とを有する、ことを特徴とする半導体装置を提供する。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。
図８は、従来構造の半導体装置４００の一例を示す部分断面図である。半導体装置４００は、支持基板４０１と、支持基板４０１の主面４０１Ｓに設けられ、電極４０８を備えた機能素子をなす基板４０３と、基板４０３を覆うように主面４０１Ｓに配された樹脂層４０４と、一端側が樹脂層４０４上にあり、電極４０８上に設けられた樹脂層４０４を貫通する貫通孔を通して、他端側が電極４０８に電気的に接続された配線層４０５と、配線層４０５の一端側に載置されたバンプ（外部端子）４０７と、を有する（特許文献１参照）。
上記構成によれば、基板４０３を被覆するように樹脂層４０４を形成することが、要求される。一般的な機能素子をなす基板の厚さは数１０〜１００ｕｍであり、その基板を覆うように樹脂層を形成した場合、機能素子をなす基板の厚さに応じた樹脂層の段差が生じてしまう。そのため、バンプ４０７の高さのばらつきが発生し、実装後の半導体装置の取り付け高さに大きく影響し、実装不良の原因となることが問題となっている。
図９は、上記問題の発生を抑えた構造の半導体装置５００を示す部分断面図である。半導体装置５００は、一方の主面５０１Ｓに凹部を有する支持基板５０１と、接着材料５０２を用いて凹部の側面５０１Ｗおよび底面５０１Ｂに固定され、電極５０８を備えた機能素子をなす基板５０３と、基板５０３を覆うように主面５０１Ｓに配された樹脂層５０４と、一端側が樹脂層５０４上にあり、電極５０８上に設けられた樹脂層５０４を貫通する貫通孔を通して、他端側が電極５０８に電気的に接続された配線層５０５と、配線層５０５の一端側に載置されたバンプ（外部端子）５０７と、を有する（特許文献２参照）。
しかし上記構成においては、凹部に収容された基板５０３を覆う材料が、接着材料５０２と樹脂層５０４の二種類存在し、機能素子をなす基板５０３の回路形成面近傍において、互いに接している。一般に、異なる材料同士が接する場合に、材料間の熱膨張率の差に起因して応力が発生する。この応力が基板５０３の回路形成部に作用することにより、半導体装置５００としての信頼性が損なわれる虞がある。
特開２００３−２５８１５７号公報 特開２００２−５０８７４号公報
本発明は、以上のような点を考慮してなされたものであり、支持基板の一方の主面に設けられた凹部に、機能素子をなす基板が収容された構造において、機能素子をなす基板を覆う材料間の熱膨張率の差に起因して発生する応力が、機能素子をなす基板の回路形成部に作用する虞のない半導体装置を提供することを目的とする。
本発明の請求項１に係る半導体装置は、一方の主面に凹部を有する第一基板と、前記凹部に内在され、一方の主面に電極を備えた機能素子をなし、他方の主面を前記凹部の内底部との接合面とする第二基板と、前記第二基板の側面と前記凹部との間を埋めるとともに、前記第一基板の一方の主面および該第二基板の一方の主面を覆うように配された樹脂層と、前記電極上に設けられた前記樹脂層を貫通する貫通孔、および一端側が前記樹脂層上にあり、他端側が前記貫通孔を通して前記電極に電気的に接続されてなる配線層と、前記配線層の一端側に載置されたバンプとを有する、ことを特徴とする。
本発明の請求項２に係る半導体装置は、請求項１において、前記凹部と前記第二基板側面との間隔が、底部から開口部への方向にかけて広くなる形状である、ことを特徴する。
本発明の請求項３に係る半導体装置は、請求項１または２において、前記第二基板の一方の主面と、前記凹部を除いた前記第一基板の一方の主面とが、一面をなす形状である、ことを特徴とする。
本発明の請求項４に係る半導体装置の製造方法は、第一基板の一方の主面に凹部を形成する工程と、前記凹部に内在させるように、一方の主面に電極を備えた機能素子をなし、他方の主面を前記凹部の内底部との接合面とする、第二基板を設ける工程と、前記第二基板の側面と前記凹部との間を埋めるとともに、前記第一基板の一方の主面および該第二基板の一方の主面を覆うように前記樹脂層を配する工程と、前記電極上に設けられた前記樹脂層を貫通する貫通孔、および一端側が前記樹脂層上にあり、他端側が前記貫通孔を通して前記電極に電気的に接続されてなる配線層を配する工程と、前記配線層の一端側にバンプを載置する工程と、を有する、ことを特徴とする。
本発明の請求項５に係る半導体装置は、第三基板と、一方の主面と他方の主面の間を貫通する第一貫通孔を有し、該他方の主面が前記第三基板の一方の主面に重なるように配された第四基板と、前記第一貫通孔に内在され、一方の主面に電極を備えた機能素子をなし、他方の主面を前記貫通孔内における第三基板との接合面とする第五基板と、前記第五基板の側面と前記第一貫通孔の内壁との間を埋めるとともに、前記第四基板の一方の主面および該第五基板の一方の主面を覆うように配された樹脂層と、前記電極上に設けられた前記樹脂層を貫通する第二貫通孔、および一端側が前記樹脂層上にあり、他端側が前記第二貫通孔を通して前記電極に電気的に接続されてなる配線層と、前記配線層の一端側に載置されたバンプと、を有する、ことを特徴とする。
本発明の請求項６に係る半導体装置は、請求項５において、前記第一貫通孔の内壁と前記第五基板の側面との間隔が、底部から開口部への方向にかけて広がる形状である、ことを特徴とする。
本発明の請求項７に係る半導体装置は、請求項５または６において、前記第五基板の一方の主面と前記第一貫通孔を除いた前記第四基板の一方の主面とが、一面をなす形状である、ことを特徴とする。
本発明の請求項８に係る半導体装置は、請求項５ないし７のいずれかにおいて、前記第三基板の一方の主面と該主面に対向する前記第五基板の他方の主面との間に接着剤が配されていることを特徴とする、ことを特徴とする。
本発明の請求項９に係る半導体装置は、請求項５ないし７のいずれかにおいて、前記第三基板の一方の主面と、該主面に対向する前記第四基板の他方の主面および前記第五基板の他方の主面ならびに前記樹脂層との間に接着剤が配されていることを特徴とする。
本発明の請求項１０に係る半導体装置の製造方法は、第三基板の一方の主面に重なるように、第四基板を設ける工程と、前記第四基板の一方の主面から、前記第三基板の一方の主面と重なる該第四基板の他方の主面までの間を貫通する第一貫通孔を設ける工程と、前記第一貫通孔に内在させるように、一方の主面に電極を備えた機能素子をなし、他方の主面を前記第一貫通孔内における第三基板との接合面とする、第五基板を設ける工程と、前記第五基板の側面と前記第一貫通孔の内壁との間を埋めるとともに、前記第四基板の一方の主面および該記第五基板の一方の主面を覆うように樹脂層を配する工程と、前記電極上に設けられた前記樹脂層を貫通する第二貫通孔、および一端側が前記樹脂層上にあり、他端側が前記第二貫通孔を通して前記電極に電気的に接続されてなる配線層を配する工程と、前記配線層の一端側にバンプを載置する工程と、を有する、ことを特徴とする。
本発明の請求項１１に係る半導体装置の製造方法は、第四基板の一方の主面と他方の主面の間を貫通する第一貫通孔を設ける工程と、前記第一貫通孔を有する第四基板の他方の主面を、第三基板の一方の主面に重なるように接合する工程と、前記第一貫通孔に内在させるように、一方の主面に電極を備えた機能素子をなし、他方の主面を前記第一貫通孔内における第三基板との接合面とする、第五基板を設ける工程と、前記第五基板の側面と前記貫通孔の内壁との間を埋めるとともに、前記第四基板の一方の主面および該第五基板の一方の主面を覆うように樹脂層を配する工程と、前記電極上に設けられた前記樹脂層を貫通する第二貫通孔、および一端側が前記樹脂層上にあり、他端側が前記第二貫通孔を通して前記電極に電気的に接続されてなる配線層を配する工程と、前記配線層の一端側にバンプを載置する工程と、を有する、ことを特徴とする。
本発明の半導体装置では、機能素子をなす基板を覆う材料が一種類の樹脂層で構成されるため、材料間の熱膨張率差に起因した応力が発生しない。
従って、機能素子をなす基板の回路形成部において、応力が作用することにより信頼性が低下する虞のない半導体装置を提供することが出来る。
第一実施形態に係る半導体装置の断面図である。 本発明と従来技術との差異を説明する図である。 第一実施形態に係る半導体装置の製造方法を説明する工程図である。 第二実施形態に係る半導体装置の断面図である。 第二実施形態に係る半導体装置の製造方法を説明する工程図である。 第三実施形態に係る半導体装置の断面図である。 第三実施形態に係る半導体装置の製造方法を説明する工程図である。 従来構造の半導体装置の断面図である。 従来構造の半導体装置の断面図である。
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
（第一実施形態）
図１（ａ）は、第一実施形態に係る半導体装置１００の断面図である。図１（ａ）の半導体装置１００は、第一基板（支持基板）１０１と、接着剤１０２と、第二基板（機能素子）１０３と、樹脂層１０４および１０６と、配線層１０５と、バンプ１０７と、電極１０８と、を有する。
第一基板１０１は、一方の主面１０１Ｓに凹部を有する。第二基板１０３は、一方の主面１０３Ｕに電極１０８を備えた機能素子をなす。また第二基板１０３は、第一基板の主面１０１Ｓに設けられた凹部に内在され、第二基板１０３の他方の主面が、接着材１０２を用いて凹部底面１０１Ｂと接合される。
樹脂層１０４は、第二基板の側面１０３Ｗと凹部側面１０１Ｗとの間を埋めるとともに、第一基板の一方の主面１０１Ｓおよび第二基板の一方の主面１０３Ｕを覆うように配される。
配線層１０５は、一端側が樹脂層１０４上にあり、他端側が電極１０８上に設けられた樹脂層１０４を貫通する貫通孔を通して電極１０８に電気的に接続される。
樹脂層１０６は、配線層１０５を覆うように半導体装置の実装面に配され、外部と電気的に接続する箇所において、開口される。
バンプ１０７は、樹脂層１０６の開口部において露出される配線層１０５に載置される。
以下、本実施形態の各構成要素に用いられる部材について、詳細に説明する。第一基板１０１は機能素子搭載用の基板であり、構成材料は限定されない。
接着剤１０２は、第二基板１０３を凹部の底面１０１Ｂに固定させる。接着剤１０２の構成材料としては、有機材料に限定されず、ガラスやはんだ等の無機材料も使用可能である。
第二基板１０３としては、例えば半導体素子が用いられ、その回路形成面が実装面を向くように設けられる。第二基板１０３は、凹部底面１０１Ｂの中央に固定されることが望ましい。
樹脂層１０４は、第二基板１０３および第一基板の主面１０１Ｓを機械的、電気的に保護するための部材である。樹脂層１０６は、配線層１０５を被覆保護するための部材である。樹脂層１０４および１０６としては、高分子有機材料を用いることが出来、さらに無機物からなるフィラーが含有されていてもよい。
樹脂層１０４には、ポリイミド、シリコーン、ポリベンゾオキサゾール等の樹脂を適用できる。
配線層１０５は、銅を主材料とする。下地にクロム、チタン、タンタル、タングステン、バナジウムなどの金属、これらの合金、窒化物もしくは炭化物を形成することが一般的である。
バンプ１０７は、鉛、銀、銅、亜鉛、ビスマス、インジウム、アルミニウム、スズなどの合金で構成される。導電性ペーストを用いてもよい。
以下、凹部の形状について、詳細に説明する。凹部底面の面積は、第二基板１０３の接着面の面積よりも広くなるようにする。また凹部底面の形状は、第二基板１０３の接着面の形状を、縦横比を揃えて拡大したものであることが望ましい。
凹部側面の形状は、凹部の開口面から底面に向けて光を当てたときに、凹部内に影が出来ないような形状とする。以下、本発明を説明する図面において示す凹部側面の形状については、上記形状の一例として、順テーパー形状を採用している。
凹部形状を上記形状とすることにより、第二基板１０３を設けた場合の、第二基板側面１０３Ｗと凹部側面１０１Ｗの間への樹脂層１０４の埋め込みが容易になる。従って、第二基板側面１０３Ｗを覆う樹脂層１０４の均一性を高めることが出来る。
凹部の深さは、第二基板の厚さ以上であることが望ましい。図１（ａ）では、凹部の深さ１０１Ｈが接着剤１０２を含めた第二基板の厚さ１０３Ｈよりも大きい例を示しているが、図１（ｂ）に示すように、凹部の深さ１１１Ｈを、接着剤１１２を含めた第二基板の厚さ１１３Ｈと等しくして、第二基板の一方の主面１１３Ｕが、凹部を除いた第一基板の一方の主面１１１Ｓと一面をなす構造であることが望ましい。また、第一基板の厚さが第二基板の厚さより薄い場合には、図１（ｃ）に示すように、凹部の深さ１２１Ｈを、接着剤１２２を含めた第二基板の厚さ１２３Ｈより小さくなるように構成してもよい。
図２は、半導体装置の断面の一部を拡大し、本実施形態と従来技術との差異を示す図である。図２（ａ）に示すように、平坦な基板４０１の一方の主面に第二基板４０３が搭載された従来構造の半導体装置４００（図８参照）においては、樹脂層の厚さ４０４Ｔは少なくとも第二基板の厚さ以上あることが必要である。これに対し、図２（ｂ）に示すように、第一基板１０１の一方の主面に凹部を設け、第二基板１０３が、その凹部に内在するように配された本発明の半導体装置１００（図１参照）においては、必要とされる樹脂層の厚さ１０４Ｔは、第二基板の厚さ以上ある必要はなく、従来構造での厚さ４０４Ｔに比べて薄くすることが出来る。また半導体装置１００では、従来構造でのバンプ高さのばらつき４０７Ｄをなくすことが出来、さらに実装した場合の取り付け高さ１００Ｈは、従来構造での取り付け高さ４００Ｈよりも低くすることが出来る。
第一基板の一方の主面に設けた凹部に、第二基板の全体または一部を内在させることにより、凹部を除いた領域の主面に配される樹脂層の膜厚を、第二基板の厚さよりも薄くすることが可能となる。
以上説明した構成の半導体装置１００、１１０、１２０においては、第二基板を覆う材料が一種類の樹脂層で構成されるため、材料間の熱膨張率差に起因した応力が発生しない。
従って本実施形態によれば、第二基板の回路形成部において、応力が作用することにより信頼性が低下する虞のない半導体装置を提供することが出来る。
［製造工程］
第一実施形態に係る半導体装置の製造方法を、図３（ａ）〜（ｅ）に示す工程図を用いて説明する。
まず、図３（ａ）に示す凹部形成工程において、第一基板１０１の一方の主面１０１Ｓに、凹部を形成する。凹部は、エッチングにより形成する。
次に、図３（ｂ）に示す機能素子形成工程において、凹部に内在させるように、機能素子をなす第二基板１０３を設ける。第二基板１０３は、一方の主面に電極１０８が備えられ、他方の主面が接着剤１０２を用いて第一基板１０１凹部の底面１０１Ｂに接合される。接着剤１０２を用いる方法には、予め凹部の底面１０１Ｂに配して、その上に第二基板１０３を搭載する方法と、予め第二基板１０３の凹部との接合面に配して、それを底面１０１Ｂに搭載する方法とがあり、どちらを用いてもよい。
次に、図３（ｃ）に示す樹脂層形成工程において、第二基板側面１０３Ｗと凹部側面１０１Ｗとの間を埋めるとともに、第一基板の主面１０１Ｓおよび第二基板の主面１０３Ｕを覆うように、樹脂層１０４を配する。樹脂層１０４は、スピンコート法、スプレーコート法、フィルムラミネート法、真空印刷法などの手法により塗布する。中でも、スプレーコート法や真空印刷法が微小空間に対する樹脂の埋め込み性に優れる。
樹脂層１０４の形成方法においては、第二基板側面１０３Ｗと凹部側面１０１Ｗとで囲まれる微小空間の樹脂層と、第一基板の主面１０１Ｓと第二基板の主面１０３Ｕを被覆する樹脂層とを、異なる方法で形成してもよい。具体的には、第二基板側面１０３Ｗと凹部側面１０１Ｗとで囲まれる微小空間の樹脂層を、スプレーコート法や真空印刷法を用いて形成し、第一基板の主面１０１Ｓと第二基板の主面１０３Ｕを被覆する樹脂層を、平坦加工性に優れるスピンコート法やフィルムラミネート法によって形成してもよい。
次に、図３（ｄ）に示す配線層形成工程において、電極１０８上に樹脂層１０４を貫通する貫通孔を設け、一端側が樹脂層１０４上にあり、他端側がその貫通孔を通して電極１０８に電気的に接続されるように、配線層１０５を形成する。配線層１０５は、電解めっき、もしくは無電解めっきにより形成する。
次に、図３（ｅ）に示すバンプ形成工程において、樹脂層１０６を、配線層１０５を覆うように半導体装置１００の実装面に配する。そして、外部と電気的に接続する箇所において樹脂層１０６を開口し、開口部において露出される配線層１０５に、バンプ１０７を載置する。樹脂層１０６は、樹脂層１０４と同様の方法により形成する。バンプ１０７は、ハンダボール搭載法またはペースト印刷法により形成する。
図３（ａ）〜（ｅ）においては、図１（ａ）で示した半導体装置１００の製造工程を例として説明したが、図１（ｂ）、（ｃ）で示した半導体装置１１０、１２０に対しても、同様の製造工程を適用することが出来る。
第一基板の一方の主面に設けた凹部に第二基板の全体または一部を内在させることが出来、凹部を除いた領域の主面に配される配線層の膜厚を、従来構造よりも薄く形成することが可能となる。
以上説明した製造方法により、第二基板を覆う材料が一種類の樹脂層で構成され、材料間の熱膨張率差に起因した応力が発生しないようにすることが可能となる。
従って本実施形態の製造方法によれば、機能素子をなす第二基板の回路形成部において、上記応力が作用することにより信頼性が低下する虞のない半導体装置を製造することが出来る。
（第二実施形態）
図４（ａ）は、第二実施形態に係る半導体装置２００の断面図である。図４（ａ）の半導体装置２００は、第四基板（支持基板）２０１と、接着剤２０２と、第五基板（機能素子）２０３と、樹脂層２０４および２０６と、配線層２０５と、バンプ２０７と、電極２０８と、第三基板（支持基板）２０９と、を有する。
第四基板２０１は、一方の主面２０１Ｓと他方の主面２０１Ｒの間を貫通する第一貫通孔を有し、他方の主面２０１Ｒにおいて、第三基板２０９の一方の主面２０９Ｓに重なるように配される。
第五基板２０３は、一方の主面２０３Ｕに電極２０８を備えた機能素子をなす。また第五基板２０３は第四基板の第一貫通孔に内在され、他方の主面が、接着材２０２を用いて第一貫通孔の底面をなす第三基板２０１Ｂと接合される。
樹脂層２０４は、第五基板側面２０３Ｗと第一貫通孔内壁２０１Ｗとの間を埋めるとともに、第四基板の主面２０１Ｓおよび第五基板の主面２０３Ｕを覆うように配される。
配線層２０５は、一端側が樹脂層２０４上にあり、他端側が電極２０８上に設けられた樹脂層２０４を貫通する第二貫通孔を通して、電極２０８に電気的に接続される。
樹脂層２０６は、配線層２０５を覆うように半導体装置２００の実装面に配され、外部と電気的に接続する箇所において、開口される。
バンプ２０７は、樹脂層２０６の開口部において露出される配線層２０５の一端側に載置される。
図１（ａ）に示したように、第一実施形態の半導体装置１００においては、支持基板が第一基板１０１のみで構成されていた。これに対し、本実施形態の半導体装置２００においては、支持基板が第三基板２０９と第四基板２０１とで構成されている。本実施形態の支持基板以外の構成は、第一実施形態と同様である。第三基板２０９は、機能素子搭載用の基板であり、構成材料は限定されない。また本実施形態の各構成要素については、第一実施形態と同様の部材を用いる。
以下、貫通孔の形状について、詳細に説明する。貫通孔の開口面積は、第五基板２０３の第三基板２０９との接着面積よりも広くなるようにする。また貫通孔の開口面の形状は、第五基板２０３の接着面の形状を、縦横比を揃えて拡大したものであることが望ましい。
第一貫通孔内壁２０１Ｗの形状は、第一貫通孔の配線層２０５側の開口面から第三基板２０９側の開口面に向けて光を当てたときに、第一貫通孔内に影が出来ないような形状とする。以下、本発明を説明する図面において示す、第一貫通孔内壁２０１Ｗの形状については、上記形状の一例として、順テーパー形状を採用している。
第一貫通孔内壁２０１Ｗの形状を上記形状とすることにより、第五基板２０３を設けた場合の、第五基板側面２０３Ｗと第一貫通孔内壁２０１Ｗとの間への樹脂層２０４の埋め込みが容易になる。従って、第五基板側面２０３Ｗを覆う樹脂層２０４の均一性を高めることが出来る。
第一貫通孔の長さ（深さ）は、第五基板の厚さ以上であることが望ましい。図４（ａ）では、第一貫通孔の長さ２０１Ｈが接着剤２０２を含めた第五基板の厚さ２０３Ｈよりも大きい例を示しているが、図４（ｂ）に示すように、第一貫通孔の長さ２１１Ｈを、接着剤２１２を含めた第五基板の厚さ２１３Ｈと等しくして、第五基板の一方の主面２１３Ｕが、第一貫通孔を除いた第四基板の一方の主面２１１Ｓと一面をなす構造であることが望ましい。また、図４（ｃ）に示すように、第四基板２２１の厚さが接着剤２２２を含めた第五基板の厚さ２２３Ｈより薄い場合には、第一貫通孔の長さ２２１Ｈを第五基板の厚さ２２３Ｈより小さくなるように構成してもよい。
上記構成のように、異種材料で構成した基板同士を接合することにより、複数の機能を兼ね備えた支持基板を得ることが出来る。例えば、銅で構成した第三基板と、低弾性な樹脂材料で構成した第四基板とを接合することにより、高い放熱特性と高い熱応力耐性とを兼ね備えた支持基板を得ることが出来る。
支持基板が複数の異なる材料で構成された半導体装置２００、２１０、２２０においては、第四基板を貫通する第一貫通孔に第五基板の全体または一部を内在させることにより、第一貫通孔を除いた領域において、第四基板の一方の主面に配される樹脂層の膜厚を、第五基板の厚さよりも薄くすることが可能となる。
以上説明した通り、支持基板が異種材料を接合して構成されていても、第五基板を覆う材料が一種類の樹脂層で構成されるため、材料間の熱膨張率差に起因した応力が発生しない。
従って本実施形態によれば、機能素子をなす第五基板の回路形成部において応力が作用することにより信頼性が低下する虞のない半導体装置を提供することが出来る。
［製造工程］
第二実施形態に係る半導体装置の製造方法を、図５（ａ）〜（ｆ）に示す工程図を用いて説明する。
まず、図５（ａ）に示す支持基板形成工程において、第三基板２０９の一方の主面２０９Ｓに重なるように、第四基板２０１を設ける。第三基板２０９と第四基板２０１とは、熱プレスにより直接貼り合わせてもよいし、接着剤を介して貼り合わせてもよい。
次に、図５（ｂ）に示す第一貫通孔形成工程において、第四基板２０１の一方の主面２０１Ｓから、第三基板の一方の主面２０９Ｓと重なる第四基板の他方の主面２０１Ｒまで貫通する、第一貫通孔を形成する。第一貫通孔は、エッチングにより形成する。
次に、図５（ｃ）に示す機能素子形成工程において、第一貫通孔に内在させるように、
機能素子をなす第五基板２０３を設ける。第五基板２０３は、一方の主面に電極２０８が備えられ、他方の主面が、接着材２０２を用いて第一貫通孔内の底面をなす第三基板２０１Ｂと接合される。接着剤２０２を用いる方法には、予め第三基板２０１Ｂに配して、その上に第五基板２０３を搭載する方法と、予め第五基板２０３の第三基板との接合面に配して、それを第三基板２０１Ｂに搭載する方法とがあり、どちらを用いてもよい。
次に、図５（ｄ）に示す樹脂層形成工程において、第五基板側面２０３Ｗと貫通孔内壁２０１Ｗとの間を埋めるとともに、第四基板の主面２０１Ｓおよび第五基板の主面２０３Ｕを覆うように、樹脂層２０４を配する。樹脂層２０４は、スピンコート法、スプレーコート法、フィルムラミネート法、真空印刷法などの手法により塗布する。中でも、スプレーコート法や真空印刷法が微小空間に対する樹脂の埋め込み性に優れる。
樹脂層２０４の形成方法においては、第二基板側面２０３Ｗと凹部側面２０１Ｗとで囲まれる微小空間の樹脂層と、第一基板の主面２０１Ｓと第二基板の主面２０３Ｕを被覆する樹脂層とを、異なる方法で形成してもよい。具体的には、第二基板側面２０３Ｗと凹部側面２０１Ｗとで囲まれる微小空間の樹脂層を、スプレーコート法や真空印刷法を用いて形成し、第一基板の主面２０１Ｓと第二基板の主面２０３Ｕを被覆する樹脂層を、平坦加工性に優れるスピンコート法やフィルムラミネート法によって形成してもよい。
次に、図５（ｅ）に示す配線層形成工程において、電極２０８上に樹脂層２０４を貫通する第二貫通孔を設け、一端側が樹脂層２０４上にあり、他端側がその第二貫通孔を通して電極２０８に電気的に接続されるように、配線層２０５を形成する。配線層２０５は、電解めっき、もしくは無電解めっきにより形成する。
次に、図５（ｆ）に示すバンプ形成工程において、樹脂層２０６を、配線層２０５を覆うように半導体装置２００の実装面に配する。そして、外部と電気的に接続する箇所において樹脂層２０６を開口し、開口部において露出される配線層２０５に、バンプ２０７を載置する。樹脂層２０６は、樹脂層２０４と同様の方法により形成する。バンプ２０７は、ハンダボール搭載法またはペースト印刷法により形成する。
図５（ａ）〜（ｆ）においては、図４（ａ）で示した半導体装置２００の製造工程を例として説明したが、図４（ｂ）、（ｃ）で示した半導体装置２１０、２２０に対しても、同様の製造工程を適用することが出来る。
支持基板を複数の異なる材料で構成する場合には、以上説明した製造方法により、支持基板を構成する一方の基板を貫通する第一貫通孔に、第五基板の全体または一部を内在させることが出来、第一貫通孔を除いた領域において、第四基板の一方の主面に配される樹脂層の膜厚を、従来構造よりも薄く形成することが可能となる。
以上説明した通り、支持基板が異種材料を接合して構成される場合においても、第五基板を覆う材料を一種類の樹脂層で構成し、材料間の熱膨張率差に起因した応力が発生しない構造とすることが可能となる。
従って本実施形態の製造方法によれば、機能素子をなす第五基板の回路形成部において、応力が作用することにより信頼性が低下する虞のない半導体装置を製造することが出来る。
（第三実施形態）
図６（ａ）は、第三実施形態に係る半導体装置３００の断面図である。図６（ａ）の半導体装置３００は、第四基板（支持基板）３０１と、接着剤３０２と、第五基板（機能素子）３０３と、樹脂層３０４および３０６と、配線層３０５と、バンプ３０７と、電極３０８と、第三基板（支持基板）３０９と、を有する。
第四基板３０１は、第四基板３０１を一方の主面３０１Ｓと他方の主面３０１Ｒの間を貫通する第一貫通孔を有し、接着剤３０２を用いて第三基板３０９に接合される。
第五基板３０３は、一方の主面３０３Ｕに電極３０８を備えた機能素子をなす。また第五基板３０３は第四基板の第一貫通孔に内在され、他方の主面が、接着剤３０２を用いて第一貫通孔の底面をなす第三基板３０１Ｂと接合される。
樹脂層３０４は、第五基板側面３０３Ｗと第一貫通孔内壁３０１Ｗとの間を埋めるとともに、第四基板の一方の主面３０１Ｓおよび第五基板の一方の主面３０３Ｕを覆うように配される。
配線層３０５は、一端側が樹脂層３０４上にあり、他端側が電極３０８上に設けられた樹脂層３０４を貫通する第二貫通孔を通して、電極３０８に電気的に接続される。
樹脂層３０６は、配線層３０５を覆うように半導体装置３００の実装面に配され、外部と電気的に接続する箇所において、開口される。
バンプ３０７は、樹脂層３０６の開口部において露出される配線層３０５に載置される。
図４（ａ）に示したように、第二実施形態の半導体装置２００においては、接着剤２０２が、第三基板２０９の主面２０９Ｓと第五基板２０３との間に配されていた。これに対し、本実施形態の半導体装置３００においては、図６（ａ）に示すように、接着剤３０２が、第三基板３０９の一方の主面３０９Ｓと、第四基板３０１の他方の主面３０１Ｒとの間に配される。本実施形態の他の部分の構成は、第二実施形態と同様である。また本実施形態の各構成要素については、第二実施形態と同様の部材を用いる。
上記構成のように、異種材料で構成した基板同士を接合することにより、複数の機能を兼ね備えた支持基板を得ることが出来る。例えば、銅で構成した第三基板と、低弾性な樹脂材料で構成した第四基板とを接合することにより、高い放熱特性と高い熱応力耐性とを兼ね備えた支持基板を得ることが出来る。
支持基板が複数の異なる材料で構成された半導体装置３００、３１０、３２０においては、第四基板を貫通する第一貫通孔に第五基板の全体または一部を内在させることにより、第一貫通孔を除いた領域において、第四基板の一方の主面に配される樹脂層の膜厚を、第五基板の厚さよりも薄くすることが可能となる。
以上説明した通り、支持基板が異種材料を接合して構成されていても、機能素子をなす第五基板を覆う材料が一種類の樹脂層で構成されるため、材料間の熱膨張率差に起因した応力が発生しない。
従って本実施形態によれば、機能素子をなす第五基板の回路形成部において、応力が作用することにより信頼性が低下する虞のない半導体装置を提供することが出来る。
［製造工程］
第三実施形態に係る半導体装置の製造方法を、図７（ａ）〜（ｄ）に示す工程図を用いて説明する。
まず、図７（ａ）に示す支持基板および機能素子形成工程において、第三基板３０９の一方の主面３０９Ｓに、一方の主面３０１Ｓと他方の主面３０１Ｒの間を貫通する第一貫通孔を有する第四基板３０１、およびその第一貫通孔に内在させる第五基板３０３を設ける。第四基板３０１は、他方の主面３０１Ｒが、接着剤３０２を用いて、第三基板の一方の主面３０９Ｓと接合される。第五基板３０３は、一方の主面３０３Ｕに電極３０８が備えられ、他方の主面が、接着剤３０２を用いて、第三基板の一方の主面３０９Ｓと接合される。上記二つの接合は、同時に行われることが望ましい。
次に、図７（ｂ）に示す樹脂層形成工程において、第五基板側面３０３Ｗと第一貫通孔内壁３０１Ｗとの間を埋めるとともに、第四基板の一方の主面３０１Ｓおよび第五基板の一方の主面３０３Ｕを覆うように、樹脂層３０４を配する。樹脂層３０４は、スピンコート法、スプレーコート法、フィルムラミネート法、真空印刷法などの手法により塗布する。中でも、スプレーコート法や真空印刷法が微小空間に対する樹脂の埋め込み性に優れる。
樹脂層３０４の形成方法においては、第二基板側面３０３Ｗと凹部側面３０１Ｗとで囲まれる微小空間の樹脂層と、第一基板の主面３０１Ｓと第二基板の主面３０３Ｕを被覆する樹脂層とを、異なる方法で形成してもよい。具体的には、第二基板側面３０３Ｗと凹部側面３０１Ｗとで囲まれる微小空間の樹脂層を、スプレーコート法や真空印刷法を用いて形成し、第一基板の主面３０１Ｓと第二基板の主面３０３Ｕを被覆する樹脂層を、平坦加工性に優れるスピンコート法やフィルムラミネート法によって形成してもよい。
次に、図７（ｃ）に示す配線層形成工程において、電極３０８上に樹脂層３０４を貫通する第二貫通孔を設け、一端側が樹脂層３０４上にあり、他端側がその第二貫通孔を通して電極３０８に電気的に接続されるように、配線層３０５を形成する。配線層３０５は、電解めっき、もしくは無電解めっきにて形成する。
次に、図７（ｄ）に示すバンプ形成工程において、樹脂層３０６を、配線層３０５を覆うように半導体装置３００の実装面に配する。そして、外部と電気的に接続する箇所において樹脂層３０６を開口し、開口部において露出される配線層３０５に、バンプ３０７を載置する。樹脂層３０６は、樹脂層３０４と同様の方法により形成する。バンプ３０７は、ハンダボール搭載法またはペースト印刷法により形成する。
上記製造方法によれば、第一貫通孔を形成するためのエッチングを第三基板上で行わないため、エッチングによる下地へのダメージを考慮する必要がなく、エッチングの深さ制御にともなう加工難易度が軽減される。また第四基板３０１と第五基板３０３を、接着剤３０２を用いて、同時に第三基板３０９と接合することが出来るため、半導体装置３００の製造工程を簡略化することが出来る。
図７（ａ）〜（ｄ）においては、図６（ａ）で示した半導体装置３００の製造工程を例として説明したが、図６（ｂ）、（ｃ）で示した半導体装置３１０、３２０に対しても、同様の製造工程を適用することが出来る。
支持基板を複数の異なる材料で構成する場合には、以上説明した製造方法により、支持基板を構成する一方の基板を貫通する第一貫通孔に、第五基板の全体または一部を内在させることが出来、第一貫通孔を除いた領域において第四基板の一方の主面に配される樹脂層の膜厚を、従来構造よりも薄く形成することが可能となる。
以上説明した通り、支持基板が異種材料を接合して構成される場合においても、第五基板を覆う材料を一種類の樹脂層で構成し、材料間の熱膨張率差に起因した応力が発生しない構造とすることが可能となる。
従って本実施形態の製造方法によれば、機能素子をなす第五基板の回路形成部において、応力が作用することにより信頼性が低下する虞のない半導体装置を製造することが出来る。
本発明は、支持基板の一方の主面に設けられた凹部に機能素子をなす基板を内在させ、機能素子をなす基板を一種類の樹脂層のみで覆った構造の半導体装置に広く適用することが出来る。
１００、１１０、２００、２１０、３００、３１０・・・半導体装置、
１０１・・・第一基板、
１０１Ｓ、１１１Ｓ・・・第一基板の主面、
１０１Ｗ・・・凹部側面
１０３、１１３・・・第二基板、２０３、２１３、３０３、３１３・・・第五基板、
１１３Ｕ、２１３Ｕ、３１３Ｕ・・・第五基板上面、
１０３Ｗ、２０３Ｗ、３０３Ｗ・・・第五基板側面、
１０４、２０４、３０４・・・樹脂層、
１０５、２０５、３０５・・・配線層、
１０７、２０７、３０７・・・バンプ、
２０１、２１１、３０１、３１１・・・第四基板、
２０１Ｒ、２０１Ｓ、２１１Ｒ、２１１Ｓ、３０１Ｒ、３０１Ｓ、３１１Ｒ、３１１Ｓ・・・第四基板の主面、
２０１Ｗ、２１１Ｗ、３０１Ｗ、３１１Ｗ・・・貫通孔内壁、
２０２、２１２、３０２、３１２・・・接着剤、
２１３Ｕ、３１３Ｕ・・・第五基板上面、
２０９、２１９、３０９、３１９・・・第三基板、
２１９Ｓ、３１９Ｓ・・・第三基板の主面、

Claims (11)

  1. 一方の主面に凹部を有する第一基板と、
    前記凹部に内在され、一方の主面に電極を備えた機能素子をなし、他方の主面を前記凹部の内底部との接合面とする第二基板と、
    前記第二基板の側面と前記凹部との間を埋めるとともに、前記第一基板の一方の主面および該第二基板の一方の主面を覆うように配された樹脂層と、
    前記電極上に設けられた前記樹脂層を貫通する貫通孔、および一端側が前記樹脂層上にあり、他端側が前記貫通孔を通して前記電極に電気的に接続されてなる配線層と、
    前記配線層の一端側に載置されたバンプとを有する、ことを特徴とする半導体装置。
  2. 前記凹部と前記第二基板側面との間隔が、底部から開口部への方向にかけて広くなる形状である、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第二基板の一方の主面と、前記凹部を除いた前記第一基板の一方の主面とが、一面をなす形状である、ことを特徴とする請求項１または２に記載の半導体装置。
  4. 第一基板の一方の主面に凹部を形成する工程と、
    前記凹部に内在させるように、一方の主面に電極を備えた機能素子をなし、他方の主面を前記凹部の内底部との接合面とする、第二基板を設ける工程と、
    前記第二基板の側面と前記凹部との間を埋めるとともに、前記第一基板の一方の主面および該第二基板の一方の主面を覆うように前記樹脂層を配する工程と、
    前記電極上に設けられた前記樹脂層を貫通する貫通孔、および一端側が前記樹脂層上にあり、他端側が前記貫通孔を通して前記電極に電気的に接続されてなる配線層を配する工程と、
    前記配線層の一端側にバンプを載置する工程と、を有する、ことを特徴とする半導体装置の製造方法。
  5. 第三基板と、
    一方の主面と他方の主面の間を貫通する第一貫通孔を有し、該他方の主面が前記第三基板の一方の主面に重なるように配された第四基板と、
    前記第一貫通孔に内在され、一方の主面に電極を備えた機能素子をなし、他方の主面を前記貫通孔内における第三基板との接合面とする第五基板と、
    前記第五基板の側面と前記第一貫通孔の内壁との間を埋めるとともに、前記第四基板の一方の主面および該第五基板の一方の主面を覆うように配された樹脂層と、
    前記電極上に設けられた前記樹脂層を貫通する第二貫通孔、および一端側が前記樹脂層上にあり、他端側が前記第二貫通孔を通して前記電極に電気的に接続されてなる配線層と、
    前記配線層の一端側に載置されたバンプと、を有する、ことを特徴とする半導体装置。
  6. 前記第一貫通孔の内壁と前記第五基板の側面との間隔が、底部から開口部への方向にかけて広がる形状である、ことを特徴とする請求項５に記載の半導体装置。
  7. 前記第五基板の一方の主面と前記第一貫通孔を除いた前記第四基板の一方の主面とが、一面をなす形状である、ことを特徴とする請求項５または６に記載の半導体装置。
  8. 前記第三基板の一方の主面と該主面に対向する前記第五基板の他方の主面との間に接着剤が配されていることを特徴とする、請求項５ないし７のいずれかに記載の半導体装置。
  9. 前記第三基板の一方の主面と、該主面に対向する前記第四基板の他方の主面および前記第五基板の他方の主面ならびに前記樹脂層との間に接着剤が配されていることを特徴とする、請求項５ないし７のいずれかに記載の半導体装置。
  10. 第三基板の一方の主面に重なるように、第四基板を設ける工程と、
    前記第四基板の一方の主面から、前記第三基板の一方の主面と重なる該第四基板の他方の主面までの間を貫通する第一貫通孔を設ける工程と、
    前記第一貫通孔に内在させるように、一方の主面に電極を備えた機能素子をなし、他方の主面を前記第一貫通孔内における第三基板との接合面とする、第五基板を設ける工程と、
    前記第五基板の側面と前記第一貫通孔の内壁との間を埋めるとともに、前記第四基板の一方の主面および該記第五基板の一方の主面を覆うように樹脂層を配する工程と、
    前記電極上に設けられた前記樹脂層を貫通する第二貫通孔、および一端側が前記樹脂層上にあり、他端側が前記第二貫通孔を通して前記電極に電気的に接続されてなる配線層を配する工程と、
    前記配線層の一端側にバンプを載置する工程と、を有する、ことを特徴とする半導体装置の製造方法。
  11. 第四基板の一方の主面と他方の主面の間を貫通する第一貫通孔を設ける工程と、
    前記第一貫通孔を有する第四基板の他方の主面を、第三基板の一方の主面に重なるように接合する工程と、
    前記第一貫通孔に内在させるように、一方の主面に電極を備えた機能素子をなし、他方の主面を前記第一貫通孔内における第三基板との接合面とする、第五基板を設ける工程と、
    前記第五基板の側面と前記貫通孔の内壁との間を埋めるとともに、前記第四基板の一方の主面および該第五基板の一方の主面を覆うように樹脂層を配する工程と、
    前記電極上に設けられた前記樹脂層を貫通する第二貫通孔、および一端側が前記樹脂層上にあり、他端側が前記第二貫通孔を通して前記電極に電気的に接続されてなる配線層を配する工程と、
    前記配線層の一端側にバンプを載置する工程と、を有する、ことを特徴とする半導体装置の製造方法。
JP2010278479A 2010-12-14 2010-12-14 半導体装置および半導体装置の製造方法 Pending JP2012129318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010278479A JP2012129318A (ja) 2010-12-14 2010-12-14 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010278479A JP2012129318A (ja) 2010-12-14 2010-12-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012129318A true JP2012129318A (ja) 2012-07-05

Family

ID=46646056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010278479A Pending JP2012129318A (ja) 2010-12-14 2010-12-14 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012129318A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207747A (ja) * 2014-04-17 2015-11-19 政宏 星野 ワイドバンドギャップ半導体デバイス
JP2016152260A (ja) * 2015-02-16 2016-08-22 ローム株式会社 電子装置
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207747A (ja) * 2014-04-17 2015-11-19 政宏 星野 ワイドバンドギャップ半導体デバイス
JP2016152260A (ja) * 2015-02-16 2016-08-22 ローム株式会社 電子装置
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法

Similar Documents

Publication Publication Date Title
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
JP4901384B2 (ja) 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
JP4813255B2 (ja) 配線基板及びその製造方法ならびに半導体装置
JP2014179611A (ja) パワーオーバーレイ構造およびその製造方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
WO2013035337A1 (ja) 半導体モジュール、回路基板
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
US8053886B2 (en) Semiconductor package and manufacturing method thereof
JP2019016672A (ja) 実装基板及び実装基板の製造方法
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
JP2012074497A (ja) 回路基板
JP2006114604A (ja) 半導体装置及びその組立方法
JP5977180B2 (ja) 配線基板
JP6600573B2 (ja) 配線基板及び半導体パッケージ
JP2012129318A (ja) 半導体装置および半導体装置の製造方法
KR100457029B1 (ko) 랜드 그리드 어레이형 반도체장치 및 그의 실장방법
JP2013051389A (ja) 回路基板、半導体パワーモジュール、製造方法
JP4986523B2 (ja) 半導体装置およびその製造方法
JP2006295109A (ja) 半導体装置とその製造方法
US8304862B2 (en) Semiconductor package and manufacturing method of the same
JP2009146940A (ja) 積層配線基板及びその製造方法
JP4597561B2 (ja) 配線基板およびその製造方法
JP2013197258A (ja) 回路基板、半導体モジュールの製造方法