JP2018121043A - パッケージ構造およびその製造方法 - Google Patents

パッケージ構造およびその製造方法 Download PDF

Info

Publication number
JP2018121043A
JP2018121043A JP2017094097A JP2017094097A JP2018121043A JP 2018121043 A JP2018121043 A JP 2018121043A JP 2017094097 A JP2017094097 A JP 2017094097A JP 2017094097 A JP2017094097 A JP 2017094097A JP 2018121043 A JP2018121043 A JP 2018121043A
Authority
JP
Japan
Prior art keywords
layer
chip
substrate
package structure
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017094097A
Other languages
English (en)
Inventor
▲彦▼▲儒▼ 陳
Yen-Ju Chen
▲彦▼▲儒▼ 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of JP2018121043A publication Critical patent/JP2018121043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】本発明は、パッケージ構造およびその製造方法を提供する。【解決手段】このパッケージ構造は、基板、複数のチップ、接着層、再分配回路層、および複数の導電端子を含む。基板は、複数のキャビティを含み、キャビティの側壁は傾斜している。チップは、キャビティ内に配置される。接着層は、チップの側壁と、キャビティの側壁との間に配置される。再分配回路層は、基板およびチップ上に配置される。導電端子は、再分配回路層上に配置される。【選択図】図１Ｅ

Description

本発明は、概して、パッケージ構造およびその製造方法に関するものであり、特に、基板に埋め込まれたチップを有するパッケージ構造に関する。
近年、電子技術の急速な進歩やハイテク電子産業の順調な発展によって、より優れた機能を有し、よりユーザに優しい電子製品が絶え間なく出現しており、軽量で薄く、短くて小さいものへと進化してきた。電子製品は、通常、複数の半導体パッケージ構造を含む。一般的に、半導体パッケージ構造は、複数のチップを成形材料で封止することにより形成することができる。しかしながら、成形材料とチップとの間の材料の違いにより、半導体パッケージ構造の製造工程中に反りが生じ得る。従って、反りの問題を回避するための製造工程における開発が、当技術分野において重要な論点となってきた。
本発明は、製造工程中における反りの問題を軽減することができるパッケージ構造を提供することにより、パッケージ構造の信頼度を十分に強化しようとするものである。
本発明は、基板、複数のチップ、接着層、再分配回路層、および複数の導電端子を含むパッケージ構造を提供する。基板は、複数のキャビティを有しており、キャビティの側壁は、傾斜している。チップは、キャビティに配置される。接着層は、チップの側壁とキャビティの側壁との間に配置される。再分配回路層は、基板およびチップ上に配置される。また、導電端子は、再分配回路層上に配置される。
本発明の一実施形態において、各チップは、第１表面と、第１表面に対向する第２表面とを有しており、各チップの第１表面は、対応するキャビティの底面に直接的に接触している。
本発明の一実施形態において、接着層の表面と、チップの第２表面と、基板の表面とは、同一平面上にある。
本発明の一実施形態において、接着層は、更に、チップの第２表面を被覆する。
本発明の一実施形態において、再分配回路層は、複数のパターン形成誘電層と、パターン形成誘電層に埋め込まれた複数の金属層とを含み、基板に接触するパターン形成誘電層の材料は、接着層の材料と異なる。
本発明の一実施形態において、再分配回路層は、複数のパターン形成誘電層と、パターン形成誘電層に埋め込まれた複数の金属層とを含み、基板に接触するパターン形成誘電層の材料は、接着層の材料と同一である。
本発明の一実施形態において、基板に接触する接着層およびパターン形成誘電層は、一体的に形成される。
本発明の一実施形態において、キャビティは、基板を貫通する。
本発明の一実施形態において、接着層は、成形材料、接着剤、またはフォトレジストを含む。
本発明の一実施形態において、基板は、シリコン、ガラスまたは金属を含む。
本発明は、さらに、パッケージ構造の製造方法を提供する。この方法は、少なくとも次のステップを含む。先ず、基板を設ける。該基板は、第１表面と、第１表面に対向する第２表面とを有する。複数のキャビティを基板内に形成する。キャビティは、基板の第２表面から内方に突出しており、キャビティの内壁は、傾斜している。複数のチップをキャビティ内に配置する。各チップは、第１表面と、第１表面に対向する第２表面とを有する。各チップの第１表面は、対応するキャビティの底面に直接的に接触する。キャビティ内に接着層を形成して、チップを固定する。基板の第２表面およびチップの第２表面上に、再分配回路層を形成する。再分配回路層上に、複数の導電端子を形成する。
本発明の一実施形態において、キャビティ内に接着層を形成するステップは、少なくとも、次のステップを含む。硬化性材料層をチップの側壁とキャビティの側壁との間のギャップに充填する。硬化性材料層を硬化して、接着層を形成し、チップを固定する。
本発明の一実施形態において、再分配回路層を形成するステップは、少なくとも次のステップを含む。チップの第２表面、基板の第２表面、および接着層上に誘電体層を形成する。誘電体層をパターン化して、パターン形成誘電層を形成する。パターン形成誘電層に金属層を形成する。
本発明の一実施形態において、パターン形成誘電層の材料は、接着層の材料とは異なる。
本発明の一実施形態において、接着層を形成するステップは、少なくとも次のステップを含む。硬化性材料層をチップの側壁とキャビティの側壁との間のギャップ、並びに、基板の第２表面およびチップの第２表面上に充填する。硬化性材料層を硬化して、接着層を形成する。接着層は、第１部分および第２部分を含み、第１部分をキャビティ内に配置し、第２部分を基板の第２表面およびチップの第２表面上に配置する。
本発明の一実施形態において、接着層の第１部分および第２部分は、一体的に形成される。
本発明の一実施形態において、再分配回路層を形成するステップは、少なくとも次のステップを含む。接着層の第２部分をパターン化して、第１パターン形成誘導層を形成する。第１パターン形成誘導層に第１金属層を形成する。第１パターン形成誘電層および第１金属層上に誘電体層を形成する。誘電体層をパターン化して、第２パターン形成誘電層を形成する。第２パターン形成誘電層に第２金属層を形成する。
本発明の一実施形態において、この方法は、更に、チップの第１表面が曝露されるまで、基板の第１表面を研磨することを含む。
本発明の一実施形態において、接着層は、成形材料、接着剤、またはフォトレジストを含む。
本発明の一実施形態において、基板は、シリコン、ガラス、または金属を含む。
上述した態様で基板内に複数のキャビティを形成し、チップを収容する。チップの材料および基板の材料は類似しており、かつ、チップが基板内に埋め込まれているため、反りの問題を十分に軽減することができる。更に、キャビティの側壁が傾斜しているため、チップは、キャビティ内において自己整列が可能である。即ち、位置決め精度を更に高めることで、パッケージ構造の信頼性を確保することができる。
添付図面は、本発明を更に理解するためのものであり、本明細書の一部に組み込まれ、かつ、本明細書の一部を構成する。添付図面は、本発明の実施形態を示しており、明細書と併せて、本発明の原理を説明するのに資するものである。
本発明の一実施形態に係るパッケージ構造の製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 本発明の他の実施形態に係るパッケージ構造の製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 同実施形態に係る製造方法を示す斜視断面図である。 本発明の更に他の実施形態に係るパッケージ構造を示す斜視断面図である。
次に、本発明の現段階において好適と考えられる実施形態を詳細に記載する。本発明の実施例は、添付図面に示すとおりである。また、添付図面および明細書における同一または同等の部分は、同一の参照番号で表すものとする。
図１Ａ〜図１Ｅは、本発明の一実施形態に係るパッケージ構造１０の製造方法を示す斜視断面図である。図１Ａを参照すると、先ず基板１００を準備する。基板１００は、第１表面１００ａと、第１表面１００ａに対向する第２表面１００ｂとを有する。いくつかの実施形態において、基板１００は、シリコン、ガラス、または金属から製造される。基板１００の第２表面１００ｂをエッチングして、複数のキャビティ１００ｃを形成する。キャビティ１００ｃは、第２表面１００ｂから内方に突出している。いくつかの実施形態において、各キャビティ１００ｃの底面ＢＨは、ほぼ平坦である一方、各キャビティ１００ｃの側壁ＳＷＨは、傾斜している。換言すると、各キャビティ１００ｃの断面は、台形である。基板１００をウェットエッチング法またはドライエッチング法によってエッチングすることができる。基板１００をウェットエッチング法によってエッチングする場合、エッチング液は、例えば、塩化銅水溶液（ＣｕＣｌ２）、塩化鉄（ＦｅＣｌ３）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）、フッ化水素酸（ＨＦ）、水酸化カリウム（ＫＯＨ）、エチレン・ジアミン・ピロカテコール（ＥＤＰ）または水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含み得る。一方、基板１００をドライエッチング法によってエッチングする場合、エッチング液は、エッチングガスとキャリアガスとの組み合わせを含み得る。いくつかの実施形態において、エッチングガスは、三フッ化窒素（ＮＦ３）ガス、六フッ化硫黄（ＳＦ６）ガス、四塩化炭素（ＣＣｌ４）ガスまたはテトラフルオロメタン（ＣＦ４）を含み得る。キャリアガスは、水素（Ｈ２）ガス、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスまたはキセノン（Ｘｅ）ガス等の不活性ガスを含み得る。しかしながら、これらのエッチング液は、単なる例であり、本発明はそれらに限定されるものではない。他の従来から知られているエッチング液を適用して、キャビティ１００ｃを形成することもできる。
図１Ｂを参照すると、キャビティ１００ｃ内には複数のチップ２００が配置されている。チップ２００は、チップの配置工程を通じて配置することができる。例えば、チップ２００は、ピック・アンド・プレース法により対応するキャビティ１００ｃに配置することができる。例えば、チップ２００は、ＡＳＩＣ（特定用途向け集積回路）であり得る。いくつかの実施形態においては、チップ２００を使用して、ロジックアプリケーションを実行することができる。しかしながら、本発明を限定するものと解釈すべきではない。他の好適な能動装置をチップ２００として利用することもできる。チップ２００の材料は、基板１００の材料と類似している。例えば、チップ２００は、材料の１つとしてシリコンを含むことができる。各チップ２００は、第１表面２００ａと、第１表面２００ａに対向する第２表面２００ｂとを有する。第２表面２００ｂが上方に面するように、チップ２００は、キャビティ１００ｃ内に配置される。各チップ２００は、後の工程において、他の電気部品との電気接続のために、第２表面２００ｂ上に形成される複数の導電コネクタ２００ｃも含む。導電コネクタ２００ｃは、導電パッド（例えば、アルミニウムパッドや銅パッド等）、導体柱（例えば、はんだ柱、金柱、銅柱等）、導電バンプ（例えば、リフローはんだバンプ、金バンプ、銅バンプ等）、またはそれらの組み合わせを含んでもよい。導電コネクタ２００ｃは、チップ２００の第２表面２００ｂ上に形成されるため、チップ２００の第２表面２００ｂは、チップ２００の活性表面と称される場合もあることを留意すべきである。上述したように、キャビティ１００ｃの側壁ＳＷＨは、傾斜している。従って、載置機構の精度が正確でなく、チップ２００が対応するキャビティ１００ｃと完全に整列していない場合、チップ２００は、キャビティ１００ｃの傾斜している側壁ＳＷＨの助けを借りて、対応するキャビティ１００ｃ内に摺動することが可能である。換言すると、傾斜している側壁ＳＷＨによって、チップ２００は、自己整列可能となる。
いくつかの実施形態において、各キャビティ１００ｃの底面ＢＨの寸法（例えば、長さおよび幅）は、対応するチップ２００の第１表面２００ａの寸法とほぼ同一である。換言すると、チップ２００がキャビティ１００ｃに予め固定されるように、各チップ２００の第１表面２００ａは、対応するキャビティ１００ｃの底面ＢＨに直接的に接触している。図１Ｂに示すように、キャビティ１００ｃの傾斜している側壁ＳＷＨと、チップ２００の垂直な側壁ＳＷＣとの間に複数のギャップを配置する。
図１Ｃを参照すると、接着層３００をキャビティ１００ｃに形成して、チップ２００を更に固定する。いくつかの実施形態において、硬化性材料層（図示せず）は、キャビティ１００ｃの側壁ＳＷＨと、チップ２００の側壁ＳＷＣとの間のギャップＧ内に充填される。硬化性材料層は、成形材料、接着剤、またはフォトレジストを含んでもよい。例えば、硬化性材料層は、エポキシやポリイミド等の材料を含むことができる。硬化性材料層の材料は、その材料が熱や光等の刺激によって硬化可能である限り、限定されない。続いて、硬化性材料層は、レーザ照射や熱エネルギを通じて硬化され、接着層３００を形成する。いくつかの実施形態において、硬化性材料層は、キャビティ１００ｃ内に位置するギャップＧ内にのみ充填されるため、接着層３００は、キャビティ１００ｃにのみ形成されて、キャビティの側壁ＳＷＨおよびチップ２００の側壁ＳＷＣを被覆する。図１Ｃに示すように、接着層３００の断面は、直角三角形状であるが、本発明はそれに限定されない。次の実施形態に示すように、硬化性材料層は、キャビティ１００ｃの外側に形成されてもよく、詳細は後述する。接着層３００は、キャビティ１００ｃ内にのみ配置されるため、接着層３００の表面３００ａ、基板１００の第２表面１００ｂ、およびチップ２００の第２表面２００ｂは、実質的に、相互に同一平面上にある。
図１Ｄを参照すると、基板１００、チップ２００および接着層３００上には、再分配回路層４００および複数の導電端子５００が順次に形成される。いくつかの実施形態において、再分配回路層４００は、第１パターン形成誘電層４００ａと、複数の第２パターン形成誘電層４００ｃと、第１パターン形成誘電層４００ａに埋め込まれた第１金属層４００ｂと、第２パターン形成誘電層４００ｃに埋め込まれた複数の第２金属層４００ｄとを含む。具体的には、誘電体層（図示せず）は、基板１００の第２表面１００ｂ、チップ２００の第２表面２００ｂ、および接着層３００の表面３００ａ上に形成される。誘電体層は、ケイ素酸化物、窒化ケイ素、炭化ケイ素、酸窒化ケイ素等の無機誘電材料を含んでもよい。
続いて、誘電体層をパターン化して、第１パターン形成誘電層４００ａを形成する。誘電体層は、例えば、フォトリソグラフィおよびエッチング処理によりパターン化することができる。第１パターン形成誘電層４００ａは、基板１００と接触している。第１パターン形成誘電層４００ａは、チップ２００の導電コネクタ２００ｃに対応する複数の開口部を含む。換言すると、第１パターン形成誘電層４００ａは、チップ２００の導電コネクタ２００ｃを曝露する。その後、第１金属層４００ｂが第１パターン形成誘電層４００ａ上に形成される。第１金属層４００ｂは、第１パターン形成誘電層４００ａの開口部内に延在して、チップ２００の導電コネクタ２００ｃと電気接続する。第１金属層４００ｂは、めっき方法によって形成することができる。めっき方法は、例えば、電解めっき、無電解めっき、浸漬めっき等である。第１金属層４００ｂの材料は、銅、アルミニウム、金、銀、はんだ、またはそれらの組み合わせを含む。
いくつかの実施形態においては、上述したステップを複数回実施して複数層の再分配回路層４００を取得する。即ち、上述したステップを繰り返して、第１パターン形成誘電層４００ａおよび第１金属層４００ｂ上に複数の第２パターン形成誘電層４００ｃおよび複数の金属層４００ｄを形成する。いくつかの実施形態において、第１パターン形成誘電層４００ａは、接着層３００とは異なる工程によって形成することができる。第１パターン形成誘電層４００ａの材料は、接着層３００の材料とは異なってもよい。最上側の第２金属層４００ｄは、複数のパッドを含むことを留意すべきである。いくつかの実施形態において、これらのパッドは、ボールマウント用アンダボール冶金（ＵＢＭ）パターン４００ｅと称される。
導電端子５００は、ＵＢＭパターン４００ｅ上に配置される。いくつかの実施形態において、導電端子５００は、はんだボールである。導電端子５００は、ボール配置プロセスまたは別の好適なプロセスを通じて、ＵＢＭパターン４００ｅ上に形成することができる。続いて、はんだ付けプロセスおよびリフロープロセスを実施して、導電端子５００とＵＢＭパターン４００ｅとの間の接着性を高める。
図１Ｅを参照すると、図１Ｄに示す構造は、上下反転してパッケージ構造１０を形成している。図１Ｅに示すように、複数のキャビティ１００ｃは、チップ２００を収容するように基板１００に形成される。チップ２００の材料および基板１００の材料は類似しており、かつ、チップ２００は、基板１００に埋め込まれているため、反りの問題は十分に軽減される。更に、キャビティ１００ｃの側壁ＳＷＨが傾斜しているため、チップ２００は、キャビティ１００ｃにおいて自己整列可能となる。即ち、位置決め精度を更に高めることで、パッケージ構造１０の信頼性を確保することができる。
図２Ａ〜図２Ｅは、本発明の他の実施形態によるパッケージ構造２０の製造方法を示す斜視断面図である。図２Ａ〜図２Ｅの実施形態は、図１Ａ〜図１Ｅの実施形態に類似しているため、同等の構成要素は、同一の参照番号によって表す。図１Ａ〜図１Ｅの実施形態と図２Ａ〜図２Ｅの実施形態との間の違いとして、図２Ａ〜図２Ｅの実施形態において、接着層３００は、チップ２００の第２表面２００ｂおよび基板１００の第２表面１００ｂを被覆するように形成される点が挙げられる。具体的には、図２Ａ〜図２Ｂに示すステップは、図１Ａ〜図１Ｂに示す工程に類似しているため、詳細な説明は省略する。図２Ｃを参照すると、接着層３００´は、キャビティ１００ｃ並びにチップ２００の第２表面２００ｂおよび基板１００の第２表面１００ｂ上に形成される。換言すると、接着層３００´は、活性表面およびチップ２００の導電コネクタ２００ｃを被覆する。接着層３００´は、第１部分３０２および第２部分２０３を含む。第１部分３０２は、キャビティ１００ｃに配置され、第２部分３０４は、基板１００の第２表面１００ｂおよびチップ２００の第２表面２００ｂ上に配置される。接着層３００´の第１部分３０２および第２部分３０４は、一体的に形成される。
図２Ｄを参照すると、再分配回路層４００および複数の導電端子５００は、基板１００、チップ２００、および接着層３００´の第１部分３０２上に順次に形成される。いくつかの実施形態において、再分配回路層４００は、第１パターン形成誘電層４００ａと、複数の第２パターン形成誘電層４００ｃと、第１パターン形成誘電層４００ａに埋め込まれた第１金属層４００ｂと、第２パターン形成誘電層４００ｃに埋め込まれた複数の第２金属層４００ｄとを含む。接着層３００´の第２部分３０４は、断熱材または誘電材料から製造されるため、第２部分３０４は、再分配回路層４００の最低のパターン形成誘電層（第１パターン形成誘電層４００ａ）として利用することができる。具体的には、接着層３００´の第２部分３０４をパターン化して、パターン形成誘電層４００ａを形成する。接着層３００´の第２部分３０４は、例えば、フォトリソグラフィおよびエッチング処理を通じてパターン化することができる。第１パターン形成誘電層４００ａは、基板１００と接触している。第１パターン形成誘電層４００ａは、チップ２００の導電端子２００ｃに対応する複数の開口部を含む。換言すると、第１パターン形成誘電層４００ａは、チップ２００の導電コネクタ２００ｃを曝露する。その後、第１金属層４００ｂが第１パターン形成誘電層４００ａ上に形成される。第１金属層４００ｂは、第１パターン形成誘電層４００ａの開口部内に延在して、チップ２００の導電コネクタ２００ｃと電気接続する。第１金属層４００ｂは、めっき方法によって形成することができる。めっき方法は、例えば、電解めっき、無電解めっき、浸漬めっき等である。第１金属層４００ｂの材料は、銅、アルミニウム、金、銀、はんだ、またはそれらの組み合わせを含む。
その後、誘電体層（図示せず）は、いくつかの実施形態において、第１パターン形成誘電層４００ａおよび第１金属層４００ｂ上に形成される。誘電体層は、ケイ素酸化物、窒化ケイ素、炭化ケイ素、酸窒化ケイ素等の無機誘電材料を含んでもよい。続いて、接着層３００´の第２部分３０４と同様の方法で、誘電体層をパターン化して、第２パターン形成誘電層４００ｃを形成する。その後、第２金属層４００ｄは、第１金属層４００ｂと同様に、第２パターン形成誘電層４００ｂ上および第２パターン形成誘電層４００ｂ内に形成される。いくつかの実施形態において、上述したステップを複数回実施して、複数層の再分配回路層４００を取得する。即ち、上述したステップを繰り返して、複数の第２パターン形成誘電層４００ｃ並びに第１パターン形成誘電層４００ａおよび第１金属層４００ｂ上に複数の第２金属層４００ｄを形成する。第１パターン成形誘電層４００ａは、接着層３００´の第２部分３０４をパターン化することによって取得されるため、第１パターン形成誘電層４００ａおよび接着層３００´の第１部分は、一体的に形成される。即ち、第１パターン形成誘電層４００ａの材料は、接着層３００´の材料と同一である。最上側の第２金属層４００ｄは、複数のパッドを含むことに留意すべきである。いくつかの実施形態において、これらのパッドは、ボールマウント用アンダボール冶金（ＵＢＭ）パターン４００ｅと称される。
導電端子５００は、ＵＢＭパターン４００ｅ上に配置される。手順は、図１Ｄに関連して記載した手順と同様であるため、本明細書において詳細な説明は省くこととする。
図２Ｅを参照すると、図２Ｄに示す構造は、上下反転してパッケージ構造２０を形成している。図２Ｅに示すように、複数のキャビティ１００ｃは、チップ２００を収容するように基板１００に形成される。チップ２００の材料および基板１００の材料は類似しており、かつ、チップ２００は、基板１００に埋め込まれているため、反りの問題は十分に軽減される。更に、キャビティ１００ｃの側壁ＳＷＨが傾斜しているため、チップ２００は、キャビティ１００ｃにおいて自己整列可能となる。即ち、位置決め精度を更に高めることで、パッケージ構造２０の信頼性を確保することができる。更に、接着層３００´を再分配回路層４００の最低のパターン形成誘電層として利用することができる。従って、接着層３００´は、チップ２００の固定力を強化するだけでなく、製造プロセスを簡素化する。従って、パッケージ構造２０の費用および複雑性を更に低減することができる。
図３は、本発明の更に他の実施形態に係るパッケージ構造３０の斜視断面図である。図３の実施形態は、図１Ａ〜図１Ｅの実施形態と類似しているため、同等の構成要素は同一の参照番号で表す。図３の実施形態と、図１Ａ〜図１Ｅの実施形態との違いは、図１Ｅに示す構造の完成後に、更に、基板１００の第１表面１００ａ上を研磨するステップが実施されることにより、パッケージ構造３０を取得する点にある。研磨ステップは、機械研磨、化学的機械研磨（ＣＭＰ）、またはエッチング等の技術によって実施することができる。基板１００の第１表面１００ａは、チップ２００の第１表面２００ａが曝露されて、パッケージ構造３０の厚みが更に減少するまで研磨される。図３に示すように、チップ２００の第１表面２００ａが曝露されるため、キャビティ１００ｃは、基板１００を貫通する。
図３に示すように、複数のキャビティ１００ｃは、基板１００内に形成されて、チップ２００を収容する。チップ２００の材料および基板１００の材料は、類似しており、かつ、基板１００に埋め込まれているため、反りの問題は、十分に軽減される。更に、キャビティ１００ｃの側壁ＳＷＨは傾斜しているため、チップ２００は、キャビティ１００ｃにおいて自己整列可能となる。即ち、位置決め精度を更に高めることで、パッケージ構造３０の信頼性を確保することができる。更に、基板１００の第１表面１００ａは研磨されるため、パッケージ構造３０の全体的な厚みは、更に減少することにより、より小さなパッケージ構造を取得することができる。
本発明の精神または技術的範囲から逸脱することなく、本発明の構造に多様な修正および変更を加え得ることは、言うまでもない。前述した開示を考慮すると、本発明は、添付の特許請求の範囲およびその均等範囲に該当する全ての修正形態および変更形態も包含することを意図するものである。
本発明は、半導体パッケージ構造およびその製造方法を提供する。半導体パッケージ構造は、電子製品において利用することができる。半導体パッケージ構造の反りの問題を十分に軽減することができ、チップは、キャビティ内において自己整列可能となる。従って、半導体パッケージ構造の製造プロセス中の位置決め精度を更に高めることで、半導体パッケージ構造および半導体パッケージ構造を有する電子装置の信頼性を確保することができる。
１０，２０，３０ パッケージ構造
１００ 基板
１００ａ 第１表面
１００ｂ 第２表面
１００ｃ キャビティ
２００ チップ
２００ａ 第１表面
２００ｂ 第２表面
２００ｃ 導電コネクタ
３００，３００´ 接着層
３００ａ 表面
３０２ 第１部分
３０４ 第２部分
４００ 再分配回路層
４００ａ 第１パターン形成誘電層
４００ｂ 第１金属層
４００ｃ 第２パターン形成誘電層s
４００ｄ 第２金属層
４００ｅ アンダボール冶金パターン
５００ 導電端子
Ｇ ギャップ
ＢＨ 底面
ＳＷＨ，ＳＷＣ 側壁

Claims (20)

  1. パッケージ構造であって、
    ・複数のキャビティを有し、前記キャビティの側壁は傾斜している基板と、
    ・前記キャビティ内に配置される複数のチップと、
    ・前記チップの側壁と前記キャビティの側壁との間に配置される接着層と、
    ・前記基板および前記チップ上の再分配回路層と、
    ・前記再分配回路層上の複数の導電端子と、
    を備えるパッケージ構造。
  2. 請求項１に記載のパッケージ構造であって、各チップは、第１表面と、前記第１表面に対向する第２表面とを有し、各チップの前記第１表面は、対応するキャビティの底面と直接的に接触するパッケージ構造。
  3. 請求項２に記載のパッケージ構造であって、前記接着層の表面、前記チップの第２表面、および前記基板の表面は、同一平面上にあるパッケージ構造。
  4. 請求項２に記載のパッケージ構造であって、前記接着層は、更に、前記チップの第２表面を被覆するパッケージ構造。
  5. 請求項１に記載のパッケージ構造であって、前記再分配回路層は、複数のパターン形成誘電層と、前記パターン形成誘電層に埋め込まれた複数の金属層とを備え、前記基板と接触する前記パターン形成誘電層の材料は、前記接着層の材料と異なるパッケージ構造。
  6. 請求項１に記載のパッケージ構造であって、前記再分配回路層は、複数のパターン形成誘電層と、前記パターン形成誘電層に埋め込まれた複数の金属層とを備え、前記基板に接触する前記パターン形成誘電層の材料は、前記接着層の材料と同一であるパッケージ構造。
  7. 請求項６に記載のパッケージ構造であって、前記基板と接触する前記接着層および前記パターン形成誘電層は、一体的に形成されるパッケージ構造。
  8. 請求項１に記載のパッケージ構造であって、前記キャビティは、前記基板を貫通するパッケージ構造。
  9. 請求項１に記載のパッケージ構造であって、前記接着層は、成形材料、接着剤、またはフォトレジストを備えるパッケージ構造。
  10. 請求項１に記載のパッケージ構造であって、前記基板は、シリコン、ガラス、または金属を備えるパッケージ構造。
  11. パッケージ構造の製造方法であって、
    ・第１表面と、前記第１表面に対向する第２表面とを有する基板を設けるステップと、
    ・前記基板の第２表面から内方に突出し、かつ、側壁が傾斜している複数のキャビティを前記基板内に形成するステップと、
    ・第１表面と、前記第１表面に対向する第２表面とを有し、前記第１表面は、対応するキャビティの底面と直接的に接触している各チップからなる複数のチップを前記キャビティに配置するステップと、
    ・前記キャビティに接着層を形成して前記チップを固定するステップと、
    ・前記基板の第２表面および前記チップの第２表面上に再分配回路層を形成するステップと、
    ・前記再分配回路層上に複数の導電端子を形成するステップと、
    を含む方法。
  12. 請求項１１に記載の方法であって、前記キャビティ内に前記接着層を形成するステップは、
    ・硬化性材料層を前記チップの側壁と前記キャビティの側壁との間のギャップに充填するステップと、
    ・前記硬化性材料層を硬化して、前記接着層を形成し、前記チップを固定するステップと、
    を含む方法。
  13. 請求項１２に記載の方法であって、前記再分配回路層を形成するステップは、
    ・前記チップの第２表面、前記基板の第２表面、および前記接着層上に誘電体層を形成するステップと、
    ・前記誘電体層をパターン化して、パターン形成誘電層を形成するステップと、
    ・前記パターン形成誘電層に金属層を形成するステップと、
    を含む方法。
  14. 請求項１３に記載の方法であって、前記パターン形成誘電層の材料は、前記接着層の材料とは異なる方法。
  15. 請求項１１に記載の方法であって、前記接着層を形成するステップは、
    ・硬化性材料層を前記チップの側壁と前記キャビティの側壁との間のギャップ、並びに、前記基板の第２表面および前記チップの第２表面上に充填するステップと、
    ・前記硬化性材料層を硬化して、前記接着層を形成するステップと、
    を含み、
    前記接着層は、第１部分および第２部分を備え、前記第１部分を前記キャビティ内に配置し、前記第２部分を前記基板の第２表面および前記チップの第２表面上に配置する方法。
  16. 請求項１５に記載の方法であって、前記接着層の第１部分および第２部分を、一体的に形成する方法。
  17. 請求項１５に記載の方法であって、前記再分配回路層を形成するステップは、
    ・前記接着層の第２部分をパターン化して、第１パターン形成誘導層を形成するステップと、
    ・前記第１パターン形成誘導層に第１金属層を形成するステップと、
    ・前記第１パターン形成誘電層および前記第１金属層上に誘電体層を形成するステップと、
    ・前記誘電体層をパターン化して、第２パターン形成誘電層を形成するステップと、
    ・前記第２パターン形成誘電層に第２金属層を形成するステップと、
    を含む方法。
  18. 請求項１１に記載の方法であって、更に、前記チップの第１表面が曝露されるまで、前記基板の第１表面を研磨することを含む方法。
  19. 請求項１１に記載の方法であって、前記接着層は、成形材料、接着剤、またはフォトレジストを含む方法。
  20. 請求項１１に記載の方法であって、前記基板は、シリコン、ガラス、または金属を含む方法。
JP2017094097A 2017-01-24 2017-05-10 パッケージ構造およびその製造方法 Pending JP2018121043A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201715414565A 2017-01-24 2017-01-24
US15/414,565 2017-01-24

Publications (1)

Publication Number Publication Date
JP2018121043A true JP2018121043A (ja) 2018-08-02

Family

ID=63044438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017094097A Pending JP2018121043A (ja) 2017-01-24 2017-05-10 パッケージ構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2018121043A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004381A1 (ja) 2018-06-26 2020-01-02 独立行政法人石油天然ガス・金属鉱物資源機構 分離膜モジュール
CN111640677A (zh) * 2020-03-02 2020-09-08 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法
WO2020180515A1 (en) * 2019-03-07 2020-09-10 Corning Incorporated Glass carrier for die-up fan-out packaging and methods for making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229454A (ja) * 1989-03-02 1990-09-12 Nippon Soken Inc 半導体装置
JP2012129318A (ja) * 2010-12-14 2012-07-05 Fujikura Ltd 半導体装置および半導体装置の製造方法
JP2013106033A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2016201565A (ja) * 2010-07-23 2016-12-01 テッセラ，インコーポレイテッド 超小型電子ユニット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229454A (ja) * 1989-03-02 1990-09-12 Nippon Soken Inc 半導体装置
JP2016201565A (ja) * 2010-07-23 2016-12-01 テッセラ，インコーポレイテッド 超小型電子ユニット
JP2012129318A (ja) * 2010-12-14 2012-07-05 Fujikura Ltd 半導体装置および半導体装置の製造方法
JP2013106033A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004381A1 (ja) 2018-06-26 2020-01-02 独立行政法人石油天然ガス・金属鉱物資源機構 分離膜モジュール
WO2020180515A1 (en) * 2019-03-07 2020-09-10 Corning Incorporated Glass carrier for die-up fan-out packaging and methods for making the same
CN111640677A (zh) * 2020-03-02 2020-09-08 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法
CN111640677B (zh) * 2020-03-02 2022-04-26 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法

Similar Documents

Publication Publication Date Title
US9385056B2 (en) Packaging substrate having embedded interposer and fabrication method thereof
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
JP4609317B2 (ja) 回路基板
US8531009B2 (en) Package structure of three-dimensional stacking dice and method for manufacturing the same
TWI607495B (zh) 半導體元件結構及其形成方法
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
JP2010103467A (ja) 半導体パッケージ及びその製造方法
JP2018121043A (ja) パッケージ構造およびその製造方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
JP2011119481A5 (ja)
JP2005123325A (ja) 半導体装置、回路基板、及び電子機器
US8786108B2 (en) Package structure
US9373526B2 (en) Chip package and method for forming the same
JP2008198805A (ja) 半導体装置の製造方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2009253267A (ja) ハンダボール接合用治具及びこれを用いた半導体装置の製造方法
US20130292832A1 (en) Semiconductor package and fabrication method thereof
JP2011018672A (ja) 半導体装置およびその製造方法
KR101579434B1 (ko) 반도체 패키지 제조 방법
US11792922B2 (en) Electronic circuit assembly and method for manufacturing thereof
KR101088295B1 (ko) 반도체 패키지의 솔더볼 형성 방법
KR101326534B1 (ko) 플립 칩 패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002