JP2005123325A - 半導体装置、回路基板、及び電子機器 - Google Patents

Abstract

【課題】 半導体チップの積層時における不良を低減することで製造歩留まりの低下を防止するとともに、その接続性や接続強度を向上させることができる半導体装置、並びに当該半導体装置を備えた回路基板及び電子機器を提供する。
【解決手段】 半導体装置１は、厚みが５０μｍ程度に薄板化された基板１０と、基板１０の電子回路が形成された能動面とその裏面とを接続する接続電極２８とを備える。接続電極２８の能動面側に突出した部分の先端部には凹部３０が形成されており、この凹部３０を埋めるようにハンダ３２が形成されている。
【選択図】 図１

Description

本発明は、半導体装置、回路基板、及び電子機器に関する。

携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器は小型・軽量化が要求されており、この要求に伴って内部に設けられる半導体チップ等の各種の電子部品の小型化が図られている。例えば、半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングが案出されている。このＣＳＰ技術を用いて製造された半導体チップは、実装面積が半導体チップの面積と同程度で良いため、高密度実装を図ることができる。

上記の電子機器は、今後益々小型化及び多機能化が求められる傾向にあることから、半導体チップの実装密度を更に高める必要がある。かかる背景の下で、近年、三次元実装技術が提案されている。この三次元実装技術は、同様の機能を有する半導体チップ同士、又は異なる機能を有する半導体チップを積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。尚、三次元実装技術の従来技術としては、例えば以下の特許文献１，２を参照されたい。
特開２００１−０５３２１８号公報 特開２００２−１７０９１９号公報

ところで、上述の三次元実装技術においては、各半導体チップ間を配線接続する技術が極めて重要になる。なぜならば、複数の半導体チップからなる半導体装置が所期の機能を発揮するには設計通りの配線がなされていることが必要条件であることはもちろんのこと、半導体チップ間の接続を強固にして半導体装置の堅牢性を確保する必要があるからである。三次元実装技術に用いられる半導体チップにはその表面と裏面とを貫通する貫通電極が形成されており、各半導体チップは貫通電極同士の位置合わせを行った上でハンダ等のろう材で接合することで配線接続される。

しかしながら、貫通電極同士の接続に用いるハンダの量が多い場合には、ハンダが半導体チップに形成された貫通電極以外に半導体基板そのものが露出している部分に接触して電気的なショートが生ずることがある。逆に、ハンダの量が少ない場合には、半導体チップの反り又は貫通電極の半導体チップ表面からの突出量のばらつきを吸収することができなくなり、他の半導体チップに形成された貫通電極との間で未接合が生ずることがある。このように貫通電極の接合に用いるハンダの量は歩留まりを大きく左右させるため、製造歩留まりの向上及び信頼性の向上を図るためには接合に用いるハンダの量を制御することが極めて重要になる。

本発明は上記事情に鑑みてなされたものであり、半導体チップの積層時における不良を低減することで製造歩留まりの低下を防止するとともに、その接続性や接続強度を向上させることができる半導体装置、並びに当該半導体装置を備えた回路基板及び電子機器を提供することを目的とする。

上記課題を解決するために、本発明の半導体装置は、貫通孔が形成された半導体基板と当該貫通孔の内側に形成された貫通電極とを備える半導体装置であって、前記貫通電極は、前記半導体基板の能動面側及びその裏面側の両方に突出してなるとともに、前記能動面側における突出部分の先端に凹部が形成されていることを特徴としている。
この発明によれば、半導体基板を貫通する貫通電極の能動面側における突出部分の先端に凹部が形成されているため、半導体装置を積層する際に半導体装置の反り及び貫通電極の半導体基板からの突出量のばらつきが吸収され、製造歩留まりの低下を防止することができるとともに、その接続性や接続強度を向上させることができる。
また、本発明の半導体装置は、前記貫通電極の前記凹部には、ろう材が設けられていることを特徴としている。
この発明によれば、貫通電極の先端に形成された凹部にろう材が設けられているため、平坦形状の貫通電極上にろう材を設けた場合に比べて、積層時におけるろう材の垂れを少なくすることができる。
ここで、前記ろう材の量は、前記凹部の容積と同程度に設定されていることが好適である。
ろう材の量を凹部の容積と同程度に設定すると、ろう材が貫通電極以外の部分（例えば、半導体基板そのもの）に接触することがなく、従って積層された半導体装置間の短絡（ショート）が防止されるとともに、貫通電極をほぼ確実に接続することができる。
また、本発明の半導体装置は、前記裏面側における前記貫通電極の突出部分の突出量は、前記能動面側における突出部分に形成された凹部の深さよりも大であることを特徴としている。
この発明によれば、裏面側における貫通電極の突出部分の突出量を凹部の深さよりも大にしているため、裏面側における貫通電極の突出部分の先端が凹部の最底部に接触している状態であっても、積層された半導体装置の間では短絡が生じない。
また、本発明の半導体装置は、前記貫通孔の内壁には絶縁膜が形成されており、前記貫通電極は、前記絶縁膜を介して前記貫通孔の内側に形成されていることを特徴としている。
この発明によれば、貫通電極は絶縁膜を介して貫通孔の内側に形成されているため、一つの半導体装置内において貫通電極と半導体基板との絶縁が必要な場合に絶縁をとることができる。
また、本発明の半導体装置は、前記能動面側における前記貫通電極の突出部分が、前記貫通孔内の前記絶縁膜の外径より大きい外径に形成されていることを特徴としている。
この発明によれば、能動面側における突出部分が貫通孔内の絶縁膜の外径より大きい外径に形成されているため、半導体装置を積層する際に他の半導体装置の裏面側における貫通電極の突出部分を容易に凹部内に配置させることができ、位置合わせに要する時間を短縮することもできる。
また、本発明の半導体装置は、前記裏面側における前記貫通電極の突出量と前記絶縁膜の突出量とは同程度であるか、又は、前記裏面側における前記貫通電極の突出部分が前記絶縁膜より更に突出してその側面が露出した状態に形成されていることを特徴としている。
この発明によれば、裏面側における貫通電極の突出量と絶縁膜の突出量とが同程度である場合には、貫通電極の露出面積がさほど大きくはないが、少ない工程数で半導体装置を製造することができる。一方、裏面側における前記貫通電極の突出部分が前記絶縁膜より更に突出してその側面が露出した状態に形成されている場合には、工程数が増加するが貫通電極の露出面積が増大するため、貫通電極の接合強度を向上させることができる。
また、本発明の半導体装置は、上記の何れかの半導体装置を複数備え、これら半導体装置を、一の半導体基板の能動面側と他の半導体基板の裏面側とを対向させて上下に積層した半導体装置であって、前記上下に積層された半導体装置のうちの一の半導体装置の電極の突出部と他の半導体装置の電極の突出部との間が前記ろう材によって電気的に接続されてなることを特徴としている。
この発明によれば、個々の半導体装置の反り、及び個々の半導体装置に形成された貫通電極の半導体基板からの突出量のばらつきが吸収された状態で半導体装置が積層され、しかも半導体装置の間で短絡が生ずることなく、各貫通電極が確実に接続されているため、小型・堅牢・高信頼性を有する半導体装置を得ることができる。
本発明の回路基板は、上記の何れかに記載の半導体装置を備えたことを特徴としている。
この回路基板によれば、実装密度が高く、高い信頼性を有する半導体装置を備えていることから、回路基板の小型化及び軽量化を図ることもでき、更に信頼性の向上を図ることもできる。
本発明の電子機器は、上記の何れかに記載の半導体装置を備えたことを特徴としている。
この電子機器によれば、実装密度が高く、高い信頼性を有する半導体装置を備えていることから、電子機器の小型化及び軽量化を図ることもでき、更に信頼性の向上を図ることもできる。

以下、図面を参照して本発明の一実施形態による半導体装置、回路基板、及び電子機器について詳細に説明する。

〔半導体装置〕
図１は、本発明の一実施形態による半導体装置の要部を示す断面図である。図１に示す通り、本発明の一実施形態による半導体装置（半導体チップ）１は、シリコンからなり、厚みが５０μｍ程度の基板１０と、この基板１０に形成された貫通孔Ｈ４内に絶縁膜２２を介して設けられた貫通電極としての接続電極２８とを備える。ここで、貫通孔Ｈ４は、基板１０の能動面側から裏面側にかけて貫通して形成されたものである。基板１０は、その能動面側にトランジスタやメモリ素子、その他の電子素子からなる集積回路（図示せず）を形成したものであり、この能動面側の表面に絶縁膜１２を形成し、さらにその上に硼酸珪酸ガラス（以下、ＢＰＳＧという）等からなる層間絶縁膜１４を形成したものである。

この層間絶縁膜１４の表面の所定箇所には、電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）等からなる第１層１６ａ、ＴｉＮ（窒化チタン）等からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）等からなる第３層１６ｃ、ＴｉＮ等からなる第４層（キャップ層）１６ｄがこの順に積層されて形成されたものである。尚、この電極パッド１６の構成材料については、電極パッド１６に必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更が可能である。例えば、集積化用の電極として一般に用いられるＡｌのみを用いて電極パッド１６を形成してもよく、また電気抵抗の低い銅のみを用いて電極パッド１６を形成してもよい。

ここで、電極パッド１６は半導体装置１の周辺部に配列して形成され、又はその中央部に配列して形成されており、これら電極パッド１６の下方には集積回路が形成されないようになっている。これら電極パッド１６を覆うようにして、上記層間絶縁膜１４の表面にはパッシベーション膜１８が形成されている。パッシベーション膜１８は、酸化珪素や窒化珪素、ポリイミド樹脂等から形成されたもので、例えば１μｍ程度の厚さに形成されたものである。

また、電極パッド１６の中央部にはパッシベーション膜１８の開口部Ｈ１が形成され、さらに電極パッド１６の開口部Ｈ２も形成されている。尚、開口部Ｈ１の内径は１００μｍ程度に形成されており、開口部Ｈ２の内径は開口部Ｈ１の内径よりも小さい６０μｍ程度に形成されている。一方、パッシベーション膜１８の表面並びに開口部Ｈ１及び開口部Ｈ２の内面には、ＳｉＯ_２等からなる絶縁膜２０が形成されている。このような構成により、電極パッド１６の中央部には、絶縁膜２０、層間絶縁膜１４、絶縁膜１２、及び基板１０を貫通する孔部Ｈ３が形成されている。孔部Ｈ３の内径は、開口部Ｈ２の内径より小さく、例えば５０μｍ程度に形成されている。尚、孔部Ｈ３は、本実施形態では平面視円形状であるものの、これに限定されることなく、例えば平面視矩形状であってもよい。

孔部Ｈ３の内壁面及び絶縁膜２０の表面には、ＳｉＯ_２等からなる絶縁膜２２が形成されている。この絶縁膜２２は、電流リークの発生、酸素や水分等による浸食等を防止するためのものであり、本実施形態では例えば１μｍ程度の厚さに形成されている。また、絶縁膜２２は、特に孔部Ｈ３の内壁面を覆っている側において、その一端側が基板１０の裏面から突出した状態となっている。

一方、電極パッド１６の第３層１６ｃの表面に形成された絶縁膜２０及び絶縁膜２２は、開口部Ｈ２の周縁に沿って一部除去されており、露出した電極パッド１６の第３層１６ｃの表面及び絶縁膜２２の表面（内面）には、下地膜２４が形成されている。下地膜２４は、絶縁膜２２等の表面（内面）に形成されたバリア層（バリアメタル）と、バリア層の表面（内面）に形成されたシード層（シード電極）とによって構成されたものである。バリア層は、後述する接続電極２８形成用の導電材料が基板１０に拡散するのを防止するためのもので、ＴｉＷ（チタンタングステン）やＴｉＮ（窒化チタン）等によって形成されたものである。一方、シード層は、後述する接続電極２８をメッキ処理によって形成する際の電極になるもので、ＣｕやＡｕ（金），Ａｇ（銀）等によって形成されたものである。

このような下地膜２４の内側には、ＣｕやＷ等の電気抵抗が低い導電材料からなる接続電極２８が、開口部Ｈ１、開口部Ｈ２、及び孔部Ｈ３からなる貫通孔Ｈ４内に埋め込まれた状態で形成されている。尚、接続電極２８を形成する導電材料としては、ポリシリコンにＢ（ホウ素）やＰ（リン）等の不純物をドープした材料を用いることもでき、かかる材料を用いて形成した場合には基板１０への金属の拡散を防止する必要がなくなるので、前述したバリア層を不要にすることができる。

また、この接続電極２８と上記電極パッド１６とは、図１中のＰ１部において電気的に接続したものとなっている。接続電極２８の基板１０の裏面側における端部は、基板１０の裏面よりも突出した状態となっており、またこの下端部における端面は外部に露出した状態となっている。尚、接続電極２８の周囲には絶縁膜２２が配設されており、この絶縁膜２２の一端側も基板１０の裏面から突出した状態となっている。

一方、接続電極２８は、基板１０の能動面側にも突出して形成されており、この突出した部分の外形は上記の裏面側に突出した絶縁膜２２の外径より大きい外径に形成されたものであり、本実施形態では平面視円形状又は正方形状等に形成されたものである。この能動面側に突出した部分の先端部には凹部３０が形成されており、この凹部３０を埋めるようにろう材としてのハンダ３２が形成されている。このハンダ３２は、具体的には鉛フリーハンダである。

接続電極２８の先端部に形成された凹部３０の深さは、接続電極２０の基板１０の裏面からの突出量よりも小さくなるよう設定されている。換言すると、接続電極２０の基板１０の裏面からの突出量は、凹部３０の深さよりも大に設定されている。例えば、接続電極２８の高さ（下地膜２４から突出している部分）が２０μｍ程度であって凹部３０の深さが１０μｍ程度である場合、接続電極２０の基板１０の裏面からの突出量は２０μｍ程度に設定される。このように凹部３０の深さを設定にすることで、半導体装置１を積層する際に、積層される半導体装置１に形成された接続電極２８の先端部（基板１０の裏面側に突出した部分の先端部）が凹部３０の最底部に接触した状態になっても、ハンダ３２が積層される半導体装置１の裏面に付着するのを防止することができる。

〔半導体装置の製造方法〕
次に、以上説明した構成の半導体装置１の製造方法について説明する。図２〜図７は、本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。以下、これらの図を順に参照して製造手順の一例について説明する。尚、以下の説明においては、シリコンウェハ等の半導体基板（多数個取りの大型半導体基板）に対して各種処理を行う場合を例に挙げて説明するが、多数の半導体チップが形成された状態の半導体基板に対して処理を行うのではなく、個々の半導体チップを形成するための小型の半導体基板に対して以下に示す処理を行っても良い。尚、半導体チップの場合には、一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。

まず、処理対処の半導体基板の構成について説明する。図２（ａ）は、本実施形態の半導体装置の製造に用いられる半導体基板の一部を示す断面図である。図２（ａ）において、図示しないトランジスタ、メモリ素子、その他の電子素子からなる集積回路が形成されたＳｉ（シリコン）等の基板１０の表面（能動面）には絶縁膜１２が形成されている。この絶縁膜１２は、例えば基板１０の基本的な材料であるＳｉ（シリコン）の酸化膜（ＳｉＯ_２）で形成されている。

絶縁膜１２上には、ＢＰＳＧからなる層間絶縁膜１４が形成されている。層間絶縁膜１４上には、図示しない箇所で基板１０に形成された集積回路と電気的に接続された電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）からなる第１層１６ａ、ＴｉＮ（窒化チタン）からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）からなる第３層１６ｃ、及びＴｉＮからなる第４層（キャップ層）１６ｄを順に積層して形成されている。

電極パッド１６は、例えばスパッタリングにより第１層１６ａ〜第４層１６ｄからなる積層構造を層間絶縁膜１４上の全面に形成し、レジスト等を用いて所定の形状（例えば、円形形状）にパターニングすることにより形成される。尚、本実施形態では、電極パッド１６が上記の積層構造により形成されている場合を例に挙げて説明する。しかしながら、電極パッド１６はこの構造に制限される訳ではなく、集積回路の電極として一般に用いられるＡｌのみで形成されていても良いが、電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド１６は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。

電極パッド１６は、基板１０に複数形成された半導体チップ領域の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んで形成される。また、この電極パッド１６は、各半導体チップ領域の面の辺に沿って形成される場合と、中央部に並んで形成される場合がある。尚、電極パッド１６の下方には電子回路が形成されていない点に注意されたい。上記層間絶縁膜１４上には電極パッド１６を覆うように、パッシベーション膜１８が形成されている。このパッシベーション膜１８は、ＳｉＯ_２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成することができる。尚、パッシベーション膜１８の厚みは、例えば１μｍ程度である。

次に、以上の構成の半導体基板に対して行う各処理を順次説明する。まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）をパッシベーション膜１８上の全面に塗布する。尚、このレジストは、電極パッド１６上を覆っているパッシベーション膜１８を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。

パッシベーション膜１８上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。尚、レジストの形状は、電極パッド１６の開口形状及び基板１０に形成する孔の断面形状に応じて設定される。レジストのパターニングが終了すると、ポストベークを行った後で、図２（ｂ）に示すように、電極パッド１６を覆うパッシベーション膜１８の一部をエッチングして開口部Ｈ１を形成する。尚、本実施形態では、パッシベーション膜１８とともに電極パッド１６の一部をなす第４層１６ｄもエッチングしている。開口部Ｈ１は、例えば１００μｍ程度の径に形成される。図２（ｂ）は、パッシベーション膜１８を開口して開口部Ｈ１を形成した状態を示す断面図である。

尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。パッシベーション膜１８に開口部Ｈ１を形成した後で、パッシベーション膜１８上のレジストを剥離液により剥離する。以上の工程が終了すると、開口部Ｈ１が形成されたパッシベーション膜１８上の全面にレジスト（図示省略）を塗布して、開口部Ｈ１に露出している電極パッド１６上を開口した形状にレジストをパターニングしてポストベークを行った後、ドライエッチングにより電極パッド１６を開口する

図２（ｃ）は、電極パッド１６を開口して開口部Ｈ２を形成した状態を示す断面図である。図２（ｃ）に示す通り、本実施形態では、電極パッド１６に形成される開口部Ｈ２の径は、パッシベーション膜１８に形成された開口部Ｈ１の径よりも小さい径（例えば６０μｍ程度）に設定されている。尚、電極パッド１６を開口するときに用いるドライエッチングとしてはＲＩＥを用いることができる。電極パッド１６に開口部Ｈ２を形成すると、剥離液によりレジストを剥離して、次工程に進む。以上の工程が終了すると、開口部Ｈ２に露出している層間絶縁膜１４、電極パッド１６、及び電極パッド１６の上方のパッシベーション膜１８上に絶縁膜２０を形成する。図３（ａ）は、層間絶縁膜１４、電極パッド１６、及び電極パッド１６の上方のパッシベーション膜１８上に絶縁膜２０を形成した状態を示す断面図である。

この絶縁膜２０は、後述する基板１０を穿孔する際のドライエッチングのためのマスクの役割りをしており、本例ではＳｉＯ_２を用いたが、Ｓｉとの選択比が取れればフォトレジストを用いても良い。更に、その膜厚は、穿孔する深さにより任意に設定すれば良い。尚、絶縁膜を用いる場合、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ_２Ｈ_５）_４：以下、ＴＥＯＳという）、即ちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、即ちＯ_３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコンを用いることができる。尚、絶縁膜２０の厚みは、例えば２μｍ程度である。

続いて、図３（ａ）に示した半導体基板の表面の全面にレジスト（図示省略）を塗布し、層間絶縁膜１４上に形成された絶縁膜２０の上方を開口した形状にレジストをパターニングしてポストベークを行った後、ドライエッチングにより絶縁膜２０、層間絶縁膜１４、及び絶縁膜１２の一部をエッチングして、図３（ｂ）に示す通り、基板１０を露出させる。図３（ｂ）は、絶縁膜２０、層間絶縁膜１４、及び絶縁膜１２の一部をエッチングして、基板１０の一部を露出させた状態を示す断面図である。

以上の工程が終了すると、図４（ａ）に示す通り、基板１０を穿孔する。尚、ここでは、ドライエッチングとしてＲＩＥやＩＣＰ（Inductively Coupled Plasma）を用いることができる。この際、先の後工程で形成した絶縁膜２０がマスクとなるが、絶縁膜２０の代わりにレジストを用いても良い。図４（ａ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。図４（ａ）に示す通り、基板１０に形成される孔部Ｈ３の径は、電極パッド１６に形成される開口部の径よりも小さい径（例えば５０μｍ程度）に形成される。尚、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。

孔部Ｈ３の形成が終了すると、絶縁膜２０上（電極１６の上方）及び孔部Ｈ３の内壁及び底面に絶縁膜２２を形成する。図４（ｂ）は、絶縁膜２０上（電極１６の上方）及び孔部Ｈ３の内壁及び底面に絶縁膜２２を形成した状態を示す断面図である。この絶縁膜２２は、電流リークの発生、酸素及び水分等による浸食等を防止するために設けられる。絶縁膜２２は、ＰＥ−ＣＶＥ又はオゾンプラズマを用いたオゾンＣＶＤ等の化学気層成長法を用いて形成される。

続いて、上記の工程で形成した絶縁層２２に対して異方性エッチングを施す工程が行われる。この工程は、電極パッド１６の上方に形成されている絶縁膜２０及び絶縁膜２２の一部を除去して電極パッド１６の一部を露出させるために設けられる。尚、ここで、絶縁層２２に対して施す異方性エッチングは、ＲＩＥ等のドライエッチングを用いることが好適である。図５（ａ）は、絶縁層２２に対して異方性エッチングを施す工程を示す図である。図５（ａ）に示す通り、ＲＩＥ等によるドライエッチングはレジストが塗布されていない半導体基板の全面に対して行われる。尚、図５（ａ）において、符号Ｇはドライエッチングにより半導体基板に入射する反応性ガスを示している。

この反応性ガスＧは基板１０の表面（又は、絶縁膜１２、層間絶縁膜１４、パッシベーション膜１８等の接合面）に対してほぼ垂直に入射するため、反応性ガスＧの入射方向におけるエッチングが促進される。その結果、図５（ａ）中において、符号Ｐ１を付した箇所（開口部Ｈ２の円周に沿った箇所）の絶縁層２０及び絶縁層２２が除去されて電極パッド１６の一部が露出する。尚、この際、全体をエッチングする代わりに、電気的な接続を必要とする部分のみ開口するように、即ち図５（ａ）のＰ１部のみ開口するように、レジストを用いてパターニング、エッチングを行ってももちろん良い。

以上の工程が終了すると、孔部Ｈ３の底面並びに絶縁膜２２の内壁及び上部に下地膜２４を形成する工程が行われる。下地膜２４は、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜される。ここで、バリア層は、例えばＴｉＷあるいはＴｉＮから形成され、シード層はＣｕから形成される。これらは、例えばＩＭＰ（イオンメタルプラズマ）法、又は、真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Phisical Vapor Deposition）法、又はＣＶＤ法を用いて形成される。

図５（ｂ）は、下地膜２４を形成した状態を示す断面図である。図５（ｂ）に示す通り、下地膜２４は、電極パッド１６に形成された開口部Ｈ２から基板１０に形成された孔部Ｈ３の内壁に亘って連続的に形成される。また、電極パッド１６の上方に形成された絶縁膜２２の側壁及び絶縁膜２０上にも下地膜２４が形成される。尚、下地膜２４を構成するバリア層の膜厚は、例えば１００ｎｍ程度であり、シード層の膜厚は、例えば数百ｎｍ程度である。

下地膜２４の形成が終了すると、下地膜２４上の全面に亘ってメッキレジストを塗布して、孔部Ｈ２が形成されている箇所が開口した形状にメッキレジストをパターニングしてメッキレジストパターン２６を形成する。このとき、メッキレジスト２６に形成される開口の径は、孔部Ｈ２の径よりも大きな径（例えば１２０μｍ程度）に設定される。メッキレジストパターン２６を形成すると、電気化学プレーティング （ＥＣＰ）法を用いて、図６（ａ）に示す通り、孔部Ｈ３の内部及び電極パッド１６の上部にメッキ処理を施して、孔部Ｈ３内部を銅で埋め込むとともに、電極パッド１６上に突出した形状の接続電極２８を形成する工程を行う

図６（ａ）は、接続電極２８を形成した状態を示す断面図である。ここで、メッキ処理を行う際に孔部Ｈ３の内部を銅で埋め込む必要があるため、図６（ａ）に示す通り、接続電極２８の上面は平坦にならずに中央部が窪んだ形状になって凹部３０が形成される。ＣＭＰ（化学的機械的研磨法）等の方法を用いれば接続電極２８の上面を平坦化することもできるが、本実施形態ではこの凹部３０を半導体装置の信頼性向上のために積極的に利用している。尚、凹部３０の深さは接続電極２８の径、高さ、孔部Ｈ３の径等によって決定されるが、例えば接続電極２８の高さ（下地膜２４から突出している部分）が２０μｍ程度であるときに凹部３０の深さは１０μｍ程度である。

銅のメッキ処理を終えると、メッキレジストパターン２６をそのままマスクとして利用してハンダメッキを行い、接続電極２８の凹部３０にハンダを形成する工程が行われる。図６（ｂ）は、接続電極２８の凹部３０にハンダ３２を形成した状態を示す断面図である。図６（ｂ）に示す通り、ハンダ３２は凹部３０を丁度埋める程度、即ち凹部３０の容積と同程度の量に設定される。尚、ハンダ３２の量は凹部３０の容積よりも僅かに多くても、少なくても良い。但し、ハンダ３２を溶融（ウェットバック）させたときに、ハンダ３２が凹部３０の摺り切りまで満たされる程度の量か、僅かに摺り切りに満たない程度の量になるように設定することが好ましい。また、ハンダ３２は、環境への負荷を低減するために、鉛フリーハンダを用いることが望ましい。

凹部３０に対するハンダ３２の形成が終了すると、剥離液等を用いてメッキレジストパターン２６を剥離しこれを除去する。尚、剥離液には例えばオゾン水が用いられる。続いて、接続電極２８を形成するために用いた下地膜２４の不要部分を除去する工程が行われる。図７は、メッキレジストパターン２６の剥離及び下地膜２４の不要部分の除去を行った状態を示す断面図である。ここで、下地膜２４の不要部分とは、例えば表面に露出している部分である。

下地膜２４は導電性を有する膜であるため、図６（ｂ）に示す状態では、下地膜２４によって基板１０に形成された全ての接続電極２８が導通した状態にある。このため、下地膜２４の不要部分を除去して個々の接続電極２８を電気的に絶縁させる。下地膜２４を除去する具体的方法は、例えば基板１０の能動面側の全面にレジスト膜を形成し、続いてこれを接続電極２８の形状にパターニングする。次いで、このレジストパターンをマスクとして下地膜２４をドライエッチングする。

以上で、能動面側に対する処理が完了し、次に基板１０の裏面側に対する処理が行われる。基板１０の裏面側に対する処理とは、基板１０の薄型化を行う処理である。基板１０の薄型化を行うには、基板１０を上下反転させ、その状態で下側となる基板１０の能動面側に不図示の補強部材を貼着する。この補強部材としては、樹脂フィルム等の軟質材料を用いることもできるが、ガラス等の硬質材料を用いるのが、特に機械的な補強を行う上で好ましい。

このような硬質の補強部材を基板１０の能動面側に貼着することにより、基板１０の反りを矯正することができ、また、基板１０の裏面を加工する際、或いはハンドリングの際、基板１０にクラック等が発生するのを防止することができる。補強部材の貼着については、例えば接着剤を用いて行うことができる。接着剤としては、熱硬化性のものや光硬化性のものが好適に用いられる。このような接着剤を用いることにより、基板１０の能動面側の凹凸を吸収しつつ、基板１０に補強部材を強固に固着することが可能となる。また、特に接着剤として紫外線硬化性のものを用いた場合には、補強部材としてガラス等の透光性材料を採用するのが好ましい。このようにすれば、補強部材の外側から光を照射することにより、接着剤を容易に硬化させることができる。

次に、基板１０の裏面の全面をエッチングして厚みを５０μｍ程度にすることで、絶縁膜２２に覆われた状態の接続電極２８を裏面から突出させる。このときのエッチングについては、ウェットエッチング及びドライエッチングの何れを用いることもできる。ウェットエッチングとしては、例えばフッ酸（ＨＦ）と硝酸（ＨＮＯ_３）との混合液をエッチャントとするウェットエッチングを採用することができる。ドライエッチングを採用した場合、例えば誘導結合プラズマ（ＩＣＰ）等を利用することができる。尚、エッチングに先だって、絶縁膜２２又は接続電極２８が露出する直前まで基板１０の裏面を研削（粗研磨）し、その後、上記のエッチングを行うようにするのが好ましい。このようにすれば、処理時間を短縮して生産性を向上することができる。接続電極２８の先端部を研削、又はドライエッチングすることで絶縁膜２２、下地膜２４を除去し、接続電極２８の先端に導体部を露出させる。ドライエッチングを用いる場合には、接続電極２８を裏面から突出させる工程で兼ねることが可能である。

その後、溶剤等によって基板１０の能動面側の接着剤を溶解し、基板１０の能動面側に貼着した不図示の補強部材を取り外す。また、接着剤の種類によっては、これに紫外線、レーザ光等を照射することにより、その接着性（又は、粘着性）を消失させて補強部材を取り外すようにしてもよい。次いで、基板１０の裏面にダイシングテープ（図示せず）を貼着し、その状態で基板１０をダイシングすることにより、半導体装置１をそれぞれ個片に分離する。尚、ＣＯ_２レーザやＹＡＧレーザを照射することにより、基板１０を切断するようにしてもよい。以上により、図１に示した半導体装置１が得られる。

尚、図１に示す半導体装置１は、基板１０の裏面において、接続電極２８の側面が下地膜２４及び絶縁膜２２に覆われており先端部分のみが露出している形態であったが、図８に示す通り、接続電極２８の側面も露出した形態にしても良い。図８は、半導体装置１の他の構成を示す断面図である。図８に示す通り、下地膜２４及び絶縁膜２２は基板１０の裏面から突出しているが、接続電極２８の裏面からの露出部の中間位置までであり、接続電極２８の先端部近傍の側面部は導体が露出している。絶縁膜２２及び下地膜２４の除去は、上述した基板１０の裏面のエッチング処理と同じ工程で行うことができる。または、ウェットエッチングとドライエッチングを組み合わせて処理することでこのような形状を形成することができる。

〔積層構造を有する半導体装置〕
以上、接続電極２８を有する半導体装置１及びその製造方法について説明したが、次に以上のようにして得られた半導体装置１を積層した積層構造を有する半導体装置について説明する。図９は、半導体装置１を積層して３次元実装した半導体装置２を示す断面図である。この半導体装置２は、インターポーザ基板４０上に複数（図６では３層）の上記半導体装置１が積層され、さらにその上に異種の半導体装置３が積層されて構成されている。

インターポーザ基板４０の上面には配線４１が形成されており、またその下面には配線４１に電気的に接続されたハンダボール４２が設けられている。このインターポーザ基板４０の上面には、上記の配線４１を介して半導体装置１が積層されている。即ち、この半導体装置１は、接続電極２８の能動面側に突出した部分が、この先端部の凹部に形成されたハンダ３２によって上記配線４１に接合させられており、これによって半導体装置１はインターポーザ基板４０上に積層されたものとなっている。また、これらインターポーザ基板４０と半導体装置１との間には絶縁性のアンダーフィル４３が充填されており、これによって半導体装置１は、インターポーザ基板４０上に安定して保持固定されると同時に、電極間の接合以外の箇所では絶縁がなされたものとなっている。

また、この半導体装置１上に順次積層される半導体装置１も、接続電極２８の能動面側に突出した部分が下層の半導体装置１に形成された接続電極２８の裏面から突出している部分上にハンダ２８を介して接合させられ、更にアンダーフィル４３が充填されていることで、下層の半導体装置１上に保持固定されている。また、最上層の半導体装置３には電極４が形成されている。この電極は、半導体装置１の能動面側に突出した部分と同様の構成を有しており、その先端部には凹部が形成されており、その内部にはハンダが形成されている。この電極４が下層の半導体装置１に形成された接続電極２８の裏面側に突出した部分にハンダを介して接合させられ、更にアンダーフィル４３が充填されている。

ここで、半導体装置１上に別の半導体装置１を積層するには、まず、下層側の半導体装置１の接続電極２８の裏面から突出している部分か又は上層側の半導体装置１の接続電極２８の能動面側から突出している部分に形成されているハンダ３２上にフラックス（図示せず）を塗着しておき、ハンダの濡れ性向上を図っておく。フラックスの供給方法としてはディスペンサ、インクジェット、転写等の方法がある。

次に、下層側の半導体装置１の接続電極２８の裏面側に突出している部分に、上層側の半導体装置１の接続電極２８の能動面側に突出している部分がハンダ３２及びフラックスを介して当接するよう、位置合わせを行う。次いで、加熱によるリフロー接合、又は加熱加圧によるフリップチップ実装を行うことにより、ハンダ３２を溶融固化させ、図９に示すように下層側の半導体装置１に形成された接続電極２８と上層側の半導体装置１に形成された接続電極２８とハンダ接合する。

ハンダ３２を溶融させる装置としては、リフロー炉を用いる以外に、ホットプレート、光ビーム加熱装置、ドライヤー、レーザ加熱装置等を用いることができる。尚、一層ずつ半導体装置１を積層する場合には、フリップチップボンダー（ＦＣＢ）を用いることができる。かかる場合には、積層する半導体チップ１に形成された接続電極２８を、他の半導体チップ１に形成された接続電極２８の凹部３０から、凹部３０の深さの７０〜２００％程度浮かせた状態にすることが好ましい。

このとき、接続電極２８は基板１０の能動面側及び裏面側の何れの側からも突出していることから、その位置合わせが容易になるとともに、能動面側に突出した部分の先端にハンダ３２を形成しておくことでこれらを容易に接合することができる。また、接続電極２８の基板１０の能動面側に突出した部分の外径（大きさ）を、基板１０の裏面側に突出した部分を覆う絶縁膜２２の外径より大きくしたので、接合したハンダとの間の濡れ性が向上してその接合力が大となる。このため、接続電極２８間の接合を良好にかつ強固にすることができる。

また、図８に示す構成の半導体装置１の場合には、接続電極２８の側面も露出した状態にあるため、この部分にハンダがより濡れ易く接合し易くなっている。従って、接続電極２８の基板１０の能動面側に突出した部分及び裏面側に突出し導体が露出した部分の何れの部分においてもハンダが濡れ易く接合し易くなっていることから、ハンダがより良好に接続電極２８に接合してフィレットが形成され、これにより高い強度の接合を行うことができる。

また、接続電極２８の基板１０の能動面側に突出した部分の先端には凹部が形成されているため、半導体装置１を積層する際に半導体装置１の反り及び接続電極２８の基板１０からの突出量のばらつきが吸収される。これにより、半導体装置２の製造歩留まりの低下を防止することができるとともに、その接続性や接続強度を向上させることができる。更に、本実施形態では、上記の凹部にハンダを形成しており、しかもその量は凹部の容積と同程度に設定されているため、半導体装置１を積層する際のハンダ３２の垂れを少なくすることができる。この結果、ハンダ３２が基板１０の裏面に接触することがなく、積層された半導体装置１間の短絡（ショート）を防止することができるとともに、ハンダ不足による接合不良が殆ど生ずることがなく、ほぼ確実に接続電極２８の接合を行うことができる。

尚、上記実施形態においては、貫通孔の内壁に絶縁膜２２が形成されており、接続電極２８は絶縁膜２２を介して貫通孔Ｈ４の内側に形成されている場合を例に挙げて説明したが、絶縁膜２２が不要な場合には貫通孔Ｈ４の内部に形成する必要はなく、必要に応じて形成すればよい。絶縁膜２２が不要となる場合は、例えば半導体装置２に積層された基板１０各々の電位を等しくする場合、又は半導体装置２の強度を高める場合等が考えられる。

〔回路基板〕
次に、上記の半導体装置２を備えた回路基板及び電子機器の例について説明する。図１０は、本発明の一実施形態による回路基板の概略構成を示す斜視図である。図１０に示す通り、この実施形態の回路基板１００には、上記の半導体装置２が搭載されている。回路基板１００は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン（図示せず）が所望の回路となるように形成され、更にこれら配線パターンに電極パッド（図示せず）が接続されている。

そして、この電気パッドに半導体装置２における上記インターポーザ基板４０のハンダボール４２が電気的に接続されることにより、半導体装置２は回路基板１００上に実装されたものとなっている。ここで、回路基板１００上への半導体装置２の実装は、回路基板１００側の上記電極パッドに対し、インターポーザ基板４０のハンダボール４２をリフロー法又はフリップチップボンド法で接続することにより行っている。

このような構成の回路基板１００にあっては、実装密度が高い半導体装置２を備えていることから、小型化、軽量化が図られたものとなり、また配線接続の信頼性も高いものとなる。尚、半導体装置１は、半導体装置１同士又は異種の半導体装置３と積層される以外に、シリコン基板、ポリイミド基板、ダイシングされた半導体装置、又はダイシングされる前のウェハ（半導体装置が作りつけられたウェハ）上に積層することができる。上記の半導体装置２も同様である。

〔電子機器〕
本発明の実施形態による半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ２００、図１２には携帯電話３００が示されている。上記の半導体装置２又は回路基板１００は、パーソナルコンピュータ２００又は携帯電話３００の内部に設けられる。かかる構成のパーソナルコンピュータ２００及び携帯電話３００にあっても、実装密度が高い半導体装置２を備えていることから、小型化、軽量化が図られたものとなり、また配線接続の信頼性も高いものとなる。

尚、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。

以上本発明の実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成等はほんの一例に過ぎず、適宜変更が可能である。例えば、上述した実施形態では、ろう材として鉛フリーハンダを用いた場合を例に挙げて説明したが、スズ・銀、更には金属ペーストや溶融ペースト等を用いても良い。

本発明の一実施形態による半導体装置の要部を示す断面図である。 本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。 本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。 本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。 本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。 本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。 本発明の一実施形態による半導体装置の製造手順の一例を示す工程図である。 半導体装置１の他の構成を示す断面図である。 半導体装置１を積層して３次元実装した半導体装置２を示す断面図である。 本発明の一実施形態による回路基板の概略構成を示す斜視図である。 本発明の実施形態による電子機器の一例を示す図である。 本発明の実施形態による電子機器の他の例を示す図である。

符号の説明

１〜３……半導体装置
１０……基板（半導体基板）
２２……絶縁膜
２８……接続電極（貫通電極）
３０……凹部
３２……ハンダ（ろう材）
Ｈ４……貫通孔

Claims (11)

1. 貫通孔が形成された半導体基板と当該貫通孔の内側に形成された貫通電極とを備える半導体装置であって、
   前記貫通電極は、前記半導体基板の能動面側及びその裏面側の両方に突出してなるとともに、前記能動面側における突出部分の先端に凹部が形成されていることを特徴とする半導体装置。
2. 前記貫通電極の前記凹部には、ろう材が設けられていることを特徴とする請求項１記載の半導体装置。
3. 前記ろう材の量は、前記凹部の容積と同程度に設定されていることを特徴とする請求項２記載の半導体装置。
4. 前記裏面側における前記貫通電極の突出部分の突出量は、前記能動面側における突出部分に形成された凹部の深さよりも大であることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置。
5. 前記貫通孔の内壁には絶縁膜が形成されており、
   前記貫通電極は、前記絶縁膜を介して前記貫通孔の内側に形成されていることを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置。
6. 前記能動面側における前記貫通電極の突出部分は、前記貫通孔内の前記絶縁膜の外径より大きい外径に形成されていることを特徴とする請求項５記載の半導体装置。
7. 前記裏面側における前記貫通電極の突出量と前記絶縁膜の突出量とは同程度であることを特徴する請求項５又は請求項６記載の半導体装置。
8. 前記裏面側における前記貫通電極の突出部分は前記絶縁膜より更に突出してその側面が露出した状態に形成されていることを特徴とする請求項５又は請求項６記載の半導体装置。
9. 請求項１から請求項８の何れか一項に記載の半導体装置を複数備え、これら半導体装置を、一の半導体基板の能動面側と他の半導体基板の裏面側とを対向させて上下に積層した半導体装置であって、
   前記上下に積層された半導体装置のうちの一の半導体装置の電極の突出部と他の半導体装置の電極の突出部との間が前記ろう材によって電気的に接続されてなることを特徴とする半導体装置。
10. 請求項１から請求項９の何れか一項に記載の半導体装置を備えたことを特徴とする回路基板。
11. 請求項１から請求項９の何れか一項に記載の半導体装置を備えたことを特徴とする電子機器。
    

Images