JP2009188137A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009188137A
JP2009188137A JP2008025789A JP2008025789A JP2009188137A JP 2009188137 A JP2009188137 A JP 2009188137A JP 2008025789 A JP2008025789 A JP 2008025789A JP 2008025789 A JP2008025789 A JP 2008025789A JP 2009188137 A JP2009188137 A JP 2009188137A
Authority
JP
Japan
Prior art keywords
substrate
opening
forming
metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008025789A
Other languages
English (en)
Other versions
JP5237648B2 (ja
Inventor
Koji Taya
耕治 田谷
Masataka Hoshino
雅孝 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2008025789A priority Critical patent/JP5237648B2/ja
Publication of JP2009188137A publication Critical patent/JP2009188137A/ja
Application granted granted Critical
Publication of JP5237648B2 publication Critical patent/JP5237648B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13009Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造が容易であり、貫通金属と半田との接合強度が大きい半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明は、基板12と、基板12を貫通し、基板12の表面に設けられた電極部16に接し、基板12の裏面側から凹部30が設けられている貫通金属32と、凹部30に埋め込まれるように、基板12裏面側の貫通金属32の露出面に設けられた半田34からなる導電材と、を具備する半導体装置及びその製造方法である。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関し、より詳細には、積層可能な半導体装置及びその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やICメモリカードの不揮発性記録媒体等に用いられる半導体装置は、その小型化が求められている。そこで、半導体素子を効率的にパッケージングする技術が求められている。その1つとして、半導体素子が形成された半導体装置を積層させるパッケージ・オン・パッケージ(PoP)の技術が開発されている。
例えば、特許文献1には、半導体基板の表面に設けられた電極部に対応した部分の半導体基板を貫通し、電極部に接する半田が設けられた半導体装置が開示されている。例えば、特許文献2には、半導体基板の表面に設けられた電極部に対応した部分の半導体基板を貫通し、電極部に接する貫通金属が形成され、貫通金属の露出面に半田が形成された半導体装置が開示されている。特許文献1及び特許文献2に係る発明によれば、複数の半導体装置を積層させる際、一方の半導体装置の電極部と他方の半導体装置の半田とを接合させることで、複数の半導体装置それぞれを電気的に接続させることができる。
また、例えば、特許文献3には、凹凸形状を有する導電層上に半田バンプが形成された半導体装置が開示されている。特許文献3に係る発明によれば、半田バンプが導電層の凹部に入り込んだ状態に形成されるため、半田バンプと導電層との接合強度を向上させることができる。
特開2001−60654号公報 特許第3186941号公報 特開2002−280484号公報
半導体素子が形成された半導体装置を積層させる場合において、特許文献2のように、貫通金属の露出面にのみ半田が形成されている場合は、貫通金属と半田との接合強度が不足する場合が生じる。この場合は、貫通金属と半田とが剥離することや、貫通金属と半田との間の抵抗が増大すること等が起こり得る。
また、貫通金属の露出面に半田を形成する際に、半導体基板の厚みは非常に小さく、取り扱い(ハンドリング)が難しいという課題がある。このため、貫通金属の露出面に半田を形成することが難しくなる。
本発明は、上記課題に鑑みなされたものであり、製造が容易であり、貫通金属と半田との接合強度が大きい半導体装置及びその製造方法を提供することを目的とする。
本発明は、基板と、前記基板を貫通し、前記基板の表面に設けられた電極部に接し、前記基板の裏面側から凹部が設けられている貫通金属と、前記凹部に埋め込まれるように、前記基板裏面側の前記貫通金属の露出面に設けられた導電材と、を具備することを特徴とする半導体装置である。本発明によれば、貫通金属と導電材との接着面積の増大及びアンカー効果により、貫通金属と導電材との接合強度を大きくすることができる。
上記構成において、前記貫通金属は、前記電極部より突出している構成とすることができる。この構成によれば、半導体装置を積層させる場合に、上層の半導体装置と下層の半導体装置とを容易に接合させることができる。
上記構成において、前記貫通金属は前記基板に設けられた貫通孔に形成され、前記貫通孔は、前記基板の裏面から設けられた第1開口部と、前記第1開口部の中央部に設けられた第2開口部とからなり、前記第1開口部は、前記基板の裏面から表面に向かうに連れて幅が小さくなるようなテーパー形状をしていて、前記第2開口部は、前記第1開口部の幅の最小部より小さい幅を有している構成とすることができる。
本発明は、基板の表面に形成された電極部に達するように、前記基板に貫通孔を形成する工程と、前記貫通孔に埋め込まれ、前記基板の裏面側から凹部が設けられた貫通金属を形成する工程と、前記凹部に埋め込まれ、前記基板裏面側の前記貫通金属の露出面に導電材を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、貫通金属と導電材との接着面積の増大及びアンカー効果により、貫通金属と導電材との接合強度の大きな半導体装置を得ることができる。
上記構成において、前記貫通孔を形成する工程は、前記電極部を貫通するように前記貫通孔を形成する工程を含み、前記貫通金属を形成する工程は、前記電極部より突出するように前記貫通金属を形成する工程を含む構成とすることができる。この構成によれば、半導体装置を積層させる場合に、上層の半導体装置と下層の半導体装置とを容易に接合させることができる。
上記構成において、前記貫通孔を形成する工程は、前記基板の裏面から表面に向かうに連れて幅が小さくなるようなテーパー形状をした第1開口部を形成する工程と、前記第1開口部の中央部に、前記第1開口部の幅の最小部より小さい幅を有する第2開口部を形成する工程と、を有する構成とすることができる。
上記構成において、前記貫通金属を形成する工程は、前記基板の裏面側からスキージ印刷を行うことで、前記貫通金属を形成する工程を含む構成とすることができる。この構成によれば、貫通金属の基板裏面側に凹部を容易に形成することができる。
上記構成において、前記第1開口部を保持するように前記基板の裏面上にフィルムを形成する工程を有し、
前記第2開口部を形成する工程は、前記フィルムを貫通させて、前記第2開口部を形成する工程を含み、
前記貫通金属を形成する工程は、前記フィルムの貫通された部分から前記貫通孔に前記貫通金属を形成する工程を含む構成とすることができる。この構成によれば、隣接する貫通金属同士が電気的に接続しショートすることを抑制できる。
上記構成において、前記導電材を形成する工程は、前記フィルムの貫通された部分から前記凹部に前記導電材を形成する工程と、前記フィルムを残存させたまま、前記導電材をリフローする工程と、を有し、前記フィルムは前記リフローにおける温度に対して耐熱性を有する構成とすることができる。この構成によれば、フィルムを支持体として用いることができるため、基板の取り扱い(ハンドリング)が容易となり、貫通金属の露出面に導電材を形成することが容易にできる。また、基板の破損を抑制することもできる。
本発明は、基板の表面に形成された電極部に対応する部分の前記基板に、前記基板の裏面から表面に向かうに連れて幅が小さくなるような第1開口部を形成する工程と、前記第1開口部を保持するように前記基板の裏面上にフィルムを形成する工程と、前記フィルムを貫通させて、前記第1開口部の中央部で前記基板を貫通し、前記第1開口部の幅の最小部より小さい幅を有する第2開口部を形成する工程と、前記第1開口部と前記第2開口部とから貫通孔を形成する工程と、前記フィルムの貫通された部分の形状を、前記基板側に向かうに連れて幅が小さくなるようなテーパー形状にする工程と、前記フィルムの貫通された部分から前記貫通孔に貫通金属を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、基板裏面側の貫通金属の露出面が平面形状をした半導体装置を得ることができる。
本発明によれば、貫通金属と導電材との接着面積の増大及びアンカー効果により、貫通金属と導電材との接合強度が大きな半導体装置、及びその半導体装置を容易に製造することが可能な製造方法を得ることができる。
以下、図面を用い本発明に係る実施例について説明する。
図1は実施例1に係る半導体装置の一部分の断面図である。図1を参照に、半導体装置10は、例えばシリコン半導体基板である基板12を有し、基板12の表面にはトランジスタ等の半導体素子(不図示)が形成されているとともに、シリコン酸化膜14と電極部16とが形成されている。電極部16は、基板12の表面に形成されている配線層(不図示)を介して半導体素子に電気的に接続している。
電極部16に対応した部分の基板12を貫通する貫通孔28が形成されている。貫通孔28は、第1開口部20と、第1開口部20の中央部に設けられた第2開口部26とで構成されている。第1開口部20は、基板12裏面から表面に向かうに連れて幅(W1)が小さくなるようなテーパー形状をしている。また、第2開口部26は、第1開口部20の幅(W1)の最小部より小さい幅(W2)を有している。
第1開口部20の内面を含む基板12の裏面に、例えばシリコン酸化膜からなる絶縁膜22が形成されている。貫通孔28に埋め込まれるように、基板12の裏面側に凹部30を有する貫通金属32が形成されている。貫通金属32は例えば銅からなる。貫通金属32は基板12の表面に形成された電極部16の表面より突出している。貫通金属32の基板12裏面側の露出面には、凹部30に埋め込まれるように半田34が形成されている。なお、絶縁膜22は、貫通金属32と基板12との電気的接続を防止するために形成されている。
次に、図2(a)から図4(b)を用いて実施例1に係る半導体装置の製造方法を説明する。図2(a)を参照に、例えば厚み625μmのシリコン半導体基板である基板12の表面に、図示しないトランジスタ等の半導体素子と配線層とを形成するとともに、シリコン酸化膜14と電極部16とを形成する。その後、基板12の表面を、例えばバックグラインドテープ(BGテープ)18で保護した後、基板12の厚みが例えば50μm程度になるまで研磨する。なお、バックグラインドテープ18は、バックグラインドテープを剥がした後に、基板12の表面に発生するパーティクル等が非常に少ないという利点があるため、半導体素子等が形成された基板12の表面を保護するのに用いられる。
図2(b)を参照に、電極部16に対応する部分の基板12に、基板12の裏面から第1開口部20を形成する。第1開口部20はシリコン酸化膜14まで達している。また、第1開口部20を形成する方法として、例えばレーザー法を用いることができる。レーザー法を用いることで、第1開口部20の形状は、基板12の裏面から表面に向かうに連れて幅(W1)が小さくなるテーパー形状になる。基板12の裏面付近の第1開口部20の幅は例えば60μmであり、基板12の表面付近の第1開口部20の幅は例えば40μmである。
図2(c)を参照に、第1開口部20の内面を含む基板12の裏面に、例えばシリコン酸化膜からなる絶縁膜22を形成する。第1開口部20はテーパー形状をしているため、第1開口部20の内面にも絶縁膜22を容易に形成することができる。絶縁膜22を形成する方法として、例えばCVD(化学気相成長)法を用いることができる。
図3(a)を参照に、第1開口部20を保持するように、基板12の裏面上に例えばポリイミドテープ(PIテープ)からなるフィルム24を形成する。
図3(b)を参照に、基板12の裏面側から例えばレーザー法を用いて、第1開口部20の中央部のシリコン酸化膜14と電極部16とを除去する。これにより、第1開口部20の中央部に基板12と電極部16とを貫通する第2開口部26が形成される。フィルム24にも貫通した第3開口部27が形成される。第1開口部20と第2開口部26とから基板12を貫通する貫通孔28が形成される。また、第2開口部26の幅(W2)及び第3開口部27の幅(W3)は例えば30μmである。
図3(c)を参照に、フィルム24上でスキージ印刷を行ない、フィルム24の第3開口部27から貫通孔28内に銅ペーストを埋め込む。この際、印刷回数を少なくすること、又は印刷後の表面掻き取り時に掻き取りヘラの押し付け圧力を高くすることによって、貫通孔28内に埋め込まれる銅ペーストの量を少なくする。これにより、貫通孔28に埋め込まれた銅ペーストは、フィルム24の第3開口部27に対応した部分に凹部30を有する。凹部30の深さは例えば20μmである。その後、銅ペーストにキュアを行ない硬化させる。これらにより、貫通孔28内に銅からなり、基板12の裏面側に凹部30を有する貫通金属32が形成される。また、貫通金属32は電極部16より突出して形成される。
図4(a)を参照に、バックグラインドテープ18を除去した後、フィルム24上でスキージ印刷を行ない、フィルム24の第3開口部27から凹部30に半田34を埋め込む。なお、バックグラインドテープ18を除去する理由は、次の工程で実施する半田34のリフローでの温度(例えば250℃)に耐えられないためである。図4(b)を参照に、基板12の裏面にフィルム24を残存させたまま半田34をリフローする。リフローを行うと、半田34は貫通金属32内に拡散する。これにより、貫通金属32とフィルム24との間にも半田34が形成される。特に、第3開口部27に半田34が形成されている場合は、供給源となる半田34の量が多いため、貫通金属32とフィルム24との間に半田34が形成され易くなる。その後、フィルム24を除去する。
実施例1によれば、図1のように、基板12の表面に設けられた電極部16に達するように、基板12を貫通する貫通孔28に貫通金属32が形成されている。貫通金属32の基板12の裏面側には凹部30が形成されている。そして、凹部30に埋め込まれるように、貫通金属32の露出面に半田34が形成されている。このような構成により、貫通金属32の露出面にのみ半田34が形成されている場合に比べて、貫通金属32と半田34との接着面積を増大させることができる。また、半田34は貫通金属32に対してアンカー効果が発揮される。これらにより、貫通金属32と半田34との接合強度を大きくすることができる。このため、実施例1に係る半導体装置10を積層させた場合において、貫通金属32と半田34とが剥離することや、貫通金属32と半田34との間の抵抗が増大すること等を抑制することが可能となる。
また、図3(b)のように、第1開口部20の中央部でシリコン酸化膜14と電極部16とを除去して第2開口部26を形成し、第1開口部20と第2開口部26とから貫通孔28を形成する。つまり、貫通孔28は電極部16を貫通して形成される。そして、図3(c)のように、貫通孔28に貫通金属32を形成する。これにより、図1のように、貫通金属32は基板12の表面に形成された電極部16の表面より突出して形成されている。このため、半導体装置10を積層させる場合に、上層の半導体装置10と下層の半導体装置10との接合を容易に行うことが可能となる。
さらに、図3(c)のように、基板12の裏面側からスキージ印刷を行ない、貫通孔28内に銅ペーストを埋め込んで貫通金属32を形成している。貫通孔28に埋め込まれる銅ペーストの量が少なくなるような条件のスキージ印刷を用いて貫通金属32を形成することで、貫通金属32の基板12の裏面側に凹部30を容易に形成することができる。
さらに、図3(c)のように、第1開口部20を保持するように基板12の裏面上に形成したフィルム24上でスキージ印刷を行ない、フィルム24に形成された第3開口部27から貫通孔28に貫通金属32を形成している。このため、図4(b)のように、フィルム24を除去した後において、基板12の裏面に銅ペーストが残存することを抑制できる。よって、隣接する貫通金属32同士が電気的に接続して、ショートすることを抑制できる。
さらに、図2(a)で示したように、基板12の厚みは例えば50μm程度と非常に小さいため、そのままでは取り扱い(ハンドリング)が難しい。そこで、基板12の表面を保護する目的で形成したバックグラインドテープ18を支持体として用いることで、基板12の取り扱い(ハンドリング)を容易にすることができる。しかしながら、バックグラインドテープ18は、半田34のリフローの温度に耐えられないため、半田34を形成する工程においては除去しなければならない。したがって、このままでは貫通金属32の露出面に半田34を形成することが難しくなってしまう。また、例えば、半田34のリフローの温度に耐え得る材料であるポリイミドテープを基板12の表面の保護として用いると、ポリイミドテープを除去した後に、基板12の表面に粘着剤やパーティクル等が残ることがある。これにより、基板12の表面に形成した半導体素子の特性や信頼性の劣化を発生させることがある。このため、基板12表面にポリイミドテープを用いることはできない。
しかしながら、実施例1によれば、図3(a)のように、基板12の裏面にフィルム24を形成し、図4(a)のように、フィルム24上でスキージ印刷を行うことで、フィルム24の第3開口部27から凹部30に埋め込まれるように半田34を形成している。そして、図4(b)のように、フィルム24を残存させたまま、半田34のリフローを行っている。基板12の裏面にフィルム24が形成されていることで、フィルム24を支持体として用いることができ、基板12の取り扱い(ハンドリング)は容易になる。したがって、貫通金属32の露出面に半田34を容易に形成することができる。また、フィルム24により基板12の強度を保つこともできるため、基板12が破損することの抑制もできる。なお、フィルム24は、ポリイミドテープ等のように、半田34のリフローの温度に対して耐熱性を有する材料からなる場合が好ましい。
さらに、貫通孔28を形成するために、図2(b)のように、基板12の裏面から表面に向かうに連れて幅が小さくなるようなテーパー形状をした第1開口部20を形成している。図3(b)のように、第1開口部20の中央部に、第1開口部20の幅の最小部より小さい幅を有する第2開口部26を形成している。そして、第1開口部20と第2開口部26とから貫通孔28を形成している。
第2開口部26の幅を第1開口部20の幅の最小部より小さくするのには以下の2つの理由がある。1つ目の理由は、第2開口部26を形成する際に第1開口部20に対して生じる位置ずれの製造マージンを確保するためである。
また、図3(b)のように、第2開口部26の形成と同時に、フィルム24には第3開口部27が形成される。そして、図3(c)のように、第3開口部27から凹部30を有する貫通金属32を形成している。ここで、凹部30は第3開口部27に対応した部分に形成される。このため、凹部30の深さは第3開口部27の幅の大きさに依存することになる。つまり、第3開口部27の幅が大きくなるに従い、形成可能な凹部30の深さは小さくなる。よって、2つ目の理由は、第3開口部27の幅(つまり、第2開口部26の幅)を小さくして、深さの大きい凹部30を形成するためである。例えば、凹部30の深さを20μm程度にしたい場合は、第3開口部27の幅(つまり、第2開口部26の幅)を30μm程度にすることが好ましい。
さらに、図4(a)のように、スキージ印刷を用いて基板12裏面側の貫通金属32の露出面に半田34を形成している。これにより、基板12の表面に形成された電極部16上に、半田メッキ法により半田バンプを形成する方法に比べて、安価に半田34付き貫通金属32を形成することができる。
実施例1において、貫通金属32は銅からなる場合を例に示したが、これに限られず、その他の導電体からなる場合でもよい。特に、スキージ印刷で形成できる材料からなる場合が好ましい。また、貫通金属32の露出面に形成される導電材に半田34を用いた場合を例に示したが、これに限られず、その他の導電材を用いることができる。特に、貫通金属32より低融点の材料である場合が好ましい。さらに、第1開口部20はレーザー法を用いて形成する場合を例に示したが、これに限られず、例えばプラズマドライエッチングやKOH(水酸化カリウム)溶液等のウエットエッチングを用いて形成してもよい。
図5(a)及び図5(b)を用いて、実施例2に係る半導体装置の製造方法を説明する。まず、実施例1の図2(a)から図3(b)で示した製造工程を実施する。その後、図5(a)を参照に、レーザー法を用い、レーザーのビーム形状を整形することにより、第3開口部27の形状を、基板12側に向かうに連れて幅(W3)が小さくなるようなテーパー形状にする。その後、フィルム24上でスキージ印刷を行ない、フィルム24の第3開口部27から貫通孔28内に銅ペーストを埋め込む。これにより、貫通孔28内に銅ペーストからなる貫通金属32が形成される。また、貫通金属32は電極部16より突出して形成される。図5(b)を参照に、バックグラインドテープ18及びフィルム24を除去する。
実施例2によれば、図5(a)のように、第3開口部27の形状を、基板12側に向かうに連れて幅が小さくなるようなテーパー形状にした後、第3開口部27から貫通孔28に埋め込まれるように貫通金属32を形成する。このように、テーパー形状をした第3開口部27から貫通孔28内に貫通金属32を形成する場合、図5(b)のように、フィルム24を除去する際に、第3開口部27内に形成された銅ペーストを一緒に除去することができる。このため、基板12裏面側の貫通金属32の露出面を平面形状とすることが容易にできる。貫通金属32の露出面が凹凸の形状をしている場合は、半導体装置を積層させる際、上層の半導体装置と下層の半導体装置との接合が難しくなる場合がある。しかしながら、貫通金属32の露出面が平面形状をしている場合は、上層の半導体装置と下層の半導体装置との接合を容易に実施することができる。
例えば、貫通孔28を完全に埋め込むように貫通金属32を形成する場合、第3開口部27がストレート形状をしていると、貫通孔28から溢れ第3開口部27内に形成された銅ペーストは、フィルム24を除去してもそのまま残存してしまう。このため、貫通金属32の露出面を平面形状とすることは難しい。しかしながら、実施例2のように、第3開口部27がテーパー形状をしていると、第3開口部27内に形成された銅ペーストは、フィルム24と一緒に除去される。したがって、第3開口部27まで溢れて銅ペーストを形成しても、貫通金属32の露出面を平面形状にすることができる。よって、貫通孔28に埋め込む銅ペーストの量を細かく制御する必要がなくなり、貫通金属32の形成を容易に行うことができる。
さらに、図5(a)のように、フィルム24上でスキージ印刷を行ない、貫通孔28内に貫通金属32を形成することで、図5(b)のように、フィルム24を除去した後において、基板12の裏面に銅ペーストが残存することを抑制できる。よって、隣接する貫通金属32同士が電気的に接続して、ショートすることを抑制できる。
さらに、図5(b)のように、貫通金属32は基板12表面に形成された電極部16より突出して形成される。このため、半導体装置10を積層させる場合に、上層の半導体装置10と下層の半導体装置10との接合を容易に行うことが可能となる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1は実施例1に係る半導体装置の一部分の断面図である。 図2(a)から図2(c)は実施例1に係る半導体装置の製造方法を示す断面図(その1)である。 図3(a)から図3(c)は実施例1に係る半導体装置の製造方法を示す断面図(その2)である。 図4(a)及び図4(b)は実施例1に係る半導体装置の製造方法を示す断面図(その3)である。 図5(a)及び図5(b)は実施例2に係る半導体装置の製造方法を示す断面図である。
符号の説明
10 半導体装置
12 基板
14 シリコン酸化膜
16 電極部
18 バックグラインドテープ
20 第1開口部
22 絶縁膜
24 フィルム
26 第2開口部
27 第3開口部
28 貫通孔
30 凹部
32 貫通金属
34 半田

Claims (10)

  1. 基板と、
    前記基板を貫通し、前記基板の表面に設けられた電極部に接し、前記基板の裏面側から凹部が設けられている貫通金属と、
    前記凹部に埋め込まれるように、前記基板裏面側の前記貫通金属の露出面に設けられた導電材と、を具備することを特徴とする半導体装置。
  2. 前記貫通金属は、前記電極部より突出していることを特徴とする請求項1記載の半導体装置。
  3. 前記貫通金属は、前記基板に設けられた貫通孔に形成され、
    前記貫通孔は、前記基板の裏面から設けられた第1開口部と、前記第1開口部の中央部に設けられた第2開口部とからなり、
    前記第1開口部は、前記基板の裏面から表面に向かうに連れて幅が小さくなるテーパー形状をしていて、
    前記第2開口部は、前記第1開口部の幅の最小部より小さい幅を有していることを特徴とする請求項1または2記載の半導体装置。
  4. 基板表面に形成された電極部に達するように、前記基板に貫通孔を形成する工程と、
    前記貫通孔に埋め込まれるように、前記基板の裏面側から凹部が設けられた貫通金属を形成する工程と、
    前記凹部に埋め込まれるように、前記基板裏面側の前記貫通金属の露出面に導電材を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  5. 前記貫通孔を形成する工程は、前記電極部を貫通するように前記貫通孔を形成する工程を含み、
    前記貫通金属を形成する工程は、前記電極部より突出するように前記貫通金属を形成する工程を含むことを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記貫通孔を形成する工程は、前記基板の裏面から表面に向かうに連れて幅が小さくなるようなテーパー形状をした第1開口部を形成する工程と、前記第1開口部の中央部に、前記第1開口部の幅の最小部より小さい幅を有する第2開口部を形成する工程と、を有することを特徴とする請求項4または5記載の半導体装置の製造方法。
  7. 前記貫通金属を形成する工程は、前記基板の裏面側からスキージ印刷を行うことで、前記貫通金属を形成する工程を含むことを特徴とする請求項4から6のいずれか一項記載の半導体装置の製造方法。
  8. 前記第1開口部を保持するように前記基板の裏面上にフィルムを形成する工程を有し、
    前記第2開口部を形成する工程は、前記フィルムを貫通させて、前記第2開口部を形成する工程を含み、
    前記貫通金属を形成する工程は、前記フィルムの貫通された部分から前記貫通孔に前記貫通金属を形成する工程を含むことを特徴とする請求項6または7記載の半導体装置の製造方法。
  9. 前記導電材を形成する工程は、前記フィルムの貫通された部分から前記凹部に前記導電材を形成する工程と、前記フィルムを残存させたまま、前記導電材をリフローする工程と、を有し、
    前記フィルムは、前記リフローにおける温度に対して耐熱性を有する材料からなることを特徴とする請求項8記載の半導体装置の製造方法。
  10. 基板の表面に形成された電極部に対応する部分の前記基板に、前記基板の裏面から表面に向かうに連れて幅が小さくなるような第1開口部を形成する工程と、
    前記第1開口部を保持するように前記基板の裏面上にフィルムを形成する工程と、
    前記フィルムを貫通させて、前記第1開口部の中央部で前記基板を貫通し、前記第1開口部の幅の最小部より小さい幅を有する第2開口部を形成する工程と、
    前記第1開口部と前記第2開口部とから貫通孔を形成する工程と、
    前記フィルムの貫通された部分の形状を、前記基板側に向かうに連れて幅が小さくなるようなテーパー形状にする工程と、
    前記フィルムの貫通された部分から前記貫通孔に貫通金属を形成する工程と、を有することを特徴とする半導体装置の製造方法。
JP2008025789A 2008-02-05 2008-02-05 半導体装置及びその製造方法 Expired - Fee Related JP5237648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025789A JP5237648B2 (ja) 2008-02-05 2008-02-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025789A JP5237648B2 (ja) 2008-02-05 2008-02-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009188137A true JP2009188137A (ja) 2009-08-20
JP5237648B2 JP5237648B2 (ja) 2013-07-17

Family

ID=41071104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025789A Expired - Fee Related JP5237648B2 (ja) 2008-02-05 2008-02-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5237648B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165602A (ja) * 2002-09-24 2004-06-10 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2005123325A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 半導体装置、回路基板、及び電子機器
WO2006023318A1 (en) * 2004-08-24 2006-03-02 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法
JP2007134725A (ja) * 2005-01-04 2007-05-31 I Square Research Co Ltd 固体撮像装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165602A (ja) * 2002-09-24 2004-06-10 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2005123325A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 半導体装置、回路基板、及び電子機器
WO2006023318A1 (en) * 2004-08-24 2006-03-02 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
JP2007134725A (ja) * 2005-01-04 2007-05-31 I Square Research Co Ltd 固体撮像装置及びその製造方法
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法

Also Published As

Publication number Publication date
JP5237648B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
US8461689B2 (en) Packaging structure having embedded semiconductor element
KR102450822B1 (ko) 반도체 장치의 제조 방법
JP4345808B2 (ja) 半導体装置の製造方法
JP5808586B2 (ja) インターポーザの製造方法
JP5302522B2 (ja) 半導体装置及びその製造方法
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
JP3918935B2 (ja) 半導体装置の製造方法
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JP6242231B2 (ja) 半導体装置及びその製造方法
JP2006339654A (ja) パッケージングチップおよびそのパッケージング方法
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
US9953964B2 (en) Method for manufacturing semiconductor package
JP2009246337A (ja) 半導体装置及びその製造方法
JP4155154B2 (ja) 半導体装置、回路基板、及び電子機器
CN105489580B (zh) 半导体衬底及半导体封装结构
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
US20130099374A1 (en) Package of electronic device including connecting bump, system including the same and method for fabricating the same
JP2014170793A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP5237648B2 (ja) 半導体装置及びその製造方法
US8786108B2 (en) Package structure
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
JP2011249562A (ja) 半導体装置及びその製造方法
KR101011931B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4696712B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5237648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees