JP2009188137A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009188137A JP2009188137A JP2008025789A JP2008025789A JP2009188137A JP 2009188137 A JP2009188137 A JP 2009188137A JP 2008025789 A JP2008025789 A JP 2008025789A JP 2008025789 A JP2008025789 A JP 2008025789A JP 2009188137 A JP2009188137 A JP 2009188137A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- opening
- forming
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】本発明は、基板12と、基板12を貫通し、基板12の表面に設けられた電極部16に接し、基板12の裏面側から凹部30が設けられている貫通金属32と、凹部30に埋め込まれるように、基板12裏面側の貫通金属32の露出面に設けられた半田34からなる導電材と、を具備する半導体装置及びその製造方法である。
【選択図】図1
Description
前記第2開口部を形成する工程は、前記フィルムを貫通させて、前記第2開口部を形成する工程を含み、
前記貫通金属を形成する工程は、前記フィルムの貫通された部分から前記貫通孔に前記貫通金属を形成する工程を含む構成とすることができる。この構成によれば、隣接する貫通金属同士が電気的に接続しショートすることを抑制できる。
12 基板
14 シリコン酸化膜
16 電極部
18 バックグラインドテープ
20 第1開口部
22 絶縁膜
24 フィルム
26 第2開口部
27 第3開口部
28 貫通孔
30 凹部
32 貫通金属
34 半田
Claims (10)
- 基板と、
前記基板を貫通し、前記基板の表面に設けられた電極部に接し、前記基板の裏面側から凹部が設けられている貫通金属と、
前記凹部に埋め込まれるように、前記基板裏面側の前記貫通金属の露出面に設けられた導電材と、を具備することを特徴とする半導体装置。 - 前記貫通金属は、前記電極部より突出していることを特徴とする請求項1記載の半導体装置。
- 前記貫通金属は、前記基板に設けられた貫通孔に形成され、
前記貫通孔は、前記基板の裏面から設けられた第1開口部と、前記第1開口部の中央部に設けられた第2開口部とからなり、
前記第1開口部は、前記基板の裏面から表面に向かうに連れて幅が小さくなるテーパー形状をしていて、
前記第2開口部は、前記第1開口部の幅の最小部より小さい幅を有していることを特徴とする請求項1または2記載の半導体装置。 - 基板表面に形成された電極部に達するように、前記基板に貫通孔を形成する工程と、
前記貫通孔に埋め込まれるように、前記基板の裏面側から凹部が設けられた貫通金属を形成する工程と、
前記凹部に埋め込まれるように、前記基板裏面側の前記貫通金属の露出面に導電材を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記貫通孔を形成する工程は、前記電極部を貫通するように前記貫通孔を形成する工程を含み、
前記貫通金属を形成する工程は、前記電極部より突出するように前記貫通金属を形成する工程を含むことを特徴とする請求項4記載の半導体装置の製造方法。 - 前記貫通孔を形成する工程は、前記基板の裏面から表面に向かうに連れて幅が小さくなるようなテーパー形状をした第1開口部を形成する工程と、前記第1開口部の中央部に、前記第1開口部の幅の最小部より小さい幅を有する第2開口部を形成する工程と、を有することを特徴とする請求項4または5記載の半導体装置の製造方法。
- 前記貫通金属を形成する工程は、前記基板の裏面側からスキージ印刷を行うことで、前記貫通金属を形成する工程を含むことを特徴とする請求項4から6のいずれか一項記載の半導体装置の製造方法。
- 前記第1開口部を保持するように前記基板の裏面上にフィルムを形成する工程を有し、
前記第2開口部を形成する工程は、前記フィルムを貫通させて、前記第2開口部を形成する工程を含み、
前記貫通金属を形成する工程は、前記フィルムの貫通された部分から前記貫通孔に前記貫通金属を形成する工程を含むことを特徴とする請求項6または7記載の半導体装置の製造方法。 - 前記導電材を形成する工程は、前記フィルムの貫通された部分から前記凹部に前記導電材を形成する工程と、前記フィルムを残存させたまま、前記導電材をリフローする工程と、を有し、
前記フィルムは、前記リフローにおける温度に対して耐熱性を有する材料からなることを特徴とする請求項8記載の半導体装置の製造方法。 - 基板の表面に形成された電極部に対応する部分の前記基板に、前記基板の裏面から表面に向かうに連れて幅が小さくなるような第1開口部を形成する工程と、
前記第1開口部を保持するように前記基板の裏面上にフィルムを形成する工程と、
前記フィルムを貫通させて、前記第1開口部の中央部で前記基板を貫通し、前記第1開口部の幅の最小部より小さい幅を有する第2開口部を形成する工程と、
前記第1開口部と前記第2開口部とから貫通孔を形成する工程と、
前記フィルムの貫通された部分の形状を、前記基板側に向かうに連れて幅が小さくなるようなテーパー形状にする工程と、
前記フィルムの貫通された部分から前記貫通孔に貫通金属を形成する工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025789A JP5237648B2 (ja) | 2008-02-05 | 2008-02-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025789A JP5237648B2 (ja) | 2008-02-05 | 2008-02-05 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188137A true JP2009188137A (ja) | 2009-08-20 |
JP5237648B2 JP5237648B2 (ja) | 2013-07-17 |
Family
ID=41071104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025789A Expired - Fee Related JP5237648B2 (ja) | 2008-02-05 | 2008-02-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5237648B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165602A (ja) * | 2002-09-24 | 2004-06-10 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
JP2005123325A (ja) * | 2003-10-15 | 2005-05-12 | Seiko Epson Corp | 半導体装置、回路基板、及び電子機器 |
WO2006023318A1 (en) * | 2004-08-24 | 2006-03-02 | Micron Technology, Inc. | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects |
JP2007053149A (ja) * | 2005-08-16 | 2007-03-01 | Renesas Technology Corp | 半導体ウエハ及びその製造方法 |
JP2007134725A (ja) * | 2005-01-04 | 2007-05-31 | I Square Research Co Ltd | 固体撮像装置及びその製造方法 |
-
2008
- 2008-02-05 JP JP2008025789A patent/JP5237648B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165602A (ja) * | 2002-09-24 | 2004-06-10 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
JP2005123325A (ja) * | 2003-10-15 | 2005-05-12 | Seiko Epson Corp | 半導体装置、回路基板、及び電子機器 |
WO2006023318A1 (en) * | 2004-08-24 | 2006-03-02 | Micron Technology, Inc. | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects |
JP2007134725A (ja) * | 2005-01-04 | 2007-05-31 | I Square Research Co Ltd | 固体撮像装置及びその製造方法 |
JP2007053149A (ja) * | 2005-08-16 | 2007-03-01 | Renesas Technology Corp | 半導体ウエハ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5237648B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461689B2 (en) | Packaging structure having embedded semiconductor element | |
KR102450822B1 (ko) | 반도체 장치의 제조 방법 | |
JP4345808B2 (ja) | 半導体装置の製造方法 | |
JP5808586B2 (ja) | インターポーザの製造方法 | |
JP5302522B2 (ja) | 半導体装置及びその製造方法 | |
US7494845B2 (en) | Method of forming a thin wafer stack for a wafer level package | |
JP3918935B2 (ja) | 半導体装置の製造方法 | |
TWI487045B (zh) | 焊球之無助焊劑微穿孔之方法及產生之裝置 | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
JP6242231B2 (ja) | 半導体装置及びその製造方法 | |
JP2006339654A (ja) | パッケージングチップおよびそのパッケージング方法 | |
KR101708535B1 (ko) | 집적 회로 장치 및 그 제조방법 | |
US9953964B2 (en) | Method for manufacturing semiconductor package | |
JP2009246337A (ja) | 半導体装置及びその製造方法 | |
JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
CN105489580B (zh) | 半导体衬底及半导体封装结构 | |
JP2010118522A (ja) | 半導体装置および半導体装置の製造方法 | |
US20130099374A1 (en) | Package of electronic device including connecting bump, system including the same and method for fabricating the same | |
JP2014170793A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP5237648B2 (ja) | 半導体装置及びその製造方法 | |
US8786108B2 (en) | Package structure | |
JP2010040884A (ja) | 半導体装置及び半導体チップのボンディング方法 | |
JP2011249562A (ja) | 半導体装置及びその製造方法 | |
KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP4696712B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100402 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5237648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |