JP2004165602A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004165602A JP2004165602A JP2003098548A JP2003098548A JP2004165602A JP 2004165602 A JP2004165602 A JP 2004165602A JP 2003098548 A JP2003098548 A JP 2003098548A JP 2003098548 A JP2003098548 A JP 2003098548A JP 2004165602 A JP2004165602 A JP 2004165602A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- hole
- main surface
- oxide film
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】半導体基板と、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材との間の電気絶縁性を確保することが可能な半導体装置及びその製造方法を提供すること。
【解決手段】ｎ型半導体基板１０５には、隣接するｐ型不純物拡散領域１０９間に、一方の主面側から他方の主面側に貫通する貫通孔１０５ｃが形成されている。貫通孔１０５ｃは、ｐ型不純物拡散領域１０９それぞれに対応して設けられている。貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上には、熱酸化膜１１３が形成されている。貫通孔１０５ｃ内には、熱酸化膜１１３の内側に導電性部材としての貫通配線１１５が設けられている。貫通配線１１５の一端側の部分は、電極配線１１７の一端側の部分に電気的に接続されている。電極配線１１７は、熱酸化膜１０７上に形成されており、その他端側の部分がｐ型不純物拡散領域１０９に電気的に接続されている。
【選択図】 図１７
【解決手段】ｎ型半導体基板１０５には、隣接するｐ型不純物拡散領域１０９間に、一方の主面側から他方の主面側に貫通する貫通孔１０５ｃが形成されている。貫通孔１０５ｃは、ｐ型不純物拡散領域１０９それぞれに対応して設けられている。貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上には、熱酸化膜１１３が形成されている。貫通孔１０５ｃ内には、熱酸化膜１１３の内側に導電性部材としての貫通配線１１５が設けられている。貫通配線１１５の一端側の部分は、電極配線１１７の一端側の部分に電気的に接続されている。電極配線１１７は、熱酸化膜１０７上に形成されており、その他端側の部分がｐ型不純物拡散領域１０９に電気的に接続されている。
【選択図】 図１７
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
この種の半導体装置として、従来から、半導体基板の一方の主面側から他方の主面側に貫通して設けられた貫通配線（導電性部材）を通して、半導体基板の一方の主面側に形成されたホトダイオードの出力を他方の主面側に導くものが知られている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００１−３１８１５５号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記貫通配線及び当該貫通配線を設けるための貫通孔の形成は、ホトダイオード及び当該ホトダイオードに電気的に接続される配線を形成する工程の後に行うのが一般的である。このように、貫通孔及び貫通配線を形成工程がホトダイオード及び配線を形成する工程の後であると、配線が溶融するといった問題を回避するため、低温プロセス（プラズマＣＶＤ、スパッタ等）を用いる必要がある。例えば、貫通孔を形成した後に、プラズマＣＶＤにより貫通孔を画成する内壁面上に絶縁膜を形成し、そして、プラズマＣＶＤやメッキにより貫通孔内に導電性材料（例えば、銅）を堆積させている。
【０００５】
しかしながら、プラズマＣＶＤ、スパッタ等により形成された絶縁膜は、非常にポーラスであり、また、貫通孔のアスペクト比（孔の深さ／孔径）が大きくなると膜厚が不均一（場合によっては、不着部分も生じる）となり、電気絶縁性に乏しい膜質となってしまう。
【０００６】
本発明は上述の点に鑑みてなされたもので、半導体基板と、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材との間の電気絶縁性を確実に保つことが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、一方の主面側にホトダイオードが形成された半導体基板を備えた半導体装置であって、半導体基板には、一方の主面側から他方の主面側に貫通する貫通孔が形成されており、貫通孔に設けられ、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材と、貫通孔を画成する半導体基板の壁面上に形成され、半導体基板と導電性部材との間に配置される熱酸化膜と、を有することを特徴としている。
【０００８】
本発明に係る半導体装置では、熱酸化膜が貫通孔を画成する半導体基板の壁面上に形成され、半導体基板と導電性部材との間に配置されている。この熱酸化膜は、非常に均一な厚みで形成できる点、膜が緻密である点、シリコン界面の状態を安定にする点、及び、後のホトダイオードプロセスにおける高温熱処理に耐えうる点において優れている。これにより、半導体基板と導電性部材との間の電気絶縁性を確実に保つことができる。
【０００９】
また、半導体基板には、当該半導体基板と同じ導電型の高濃度不純物領域が貫通孔を画成する壁面に沿って形成されていることが好ましい。ところで、貫通孔を形成する際に、貫通孔を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、貫通孔を画成する壁面に沿って形成された高濃度不純物領域により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００１０】
また、半導体基板の他方の主面側には、当該半導体基板と同じ導電型の高濃度不純物領域が壁面に沿って形成された高濃度不純物領域に連続して形成されていることが好ましい。このように構成した場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、基板電極を貫通配線を介さずに半導体基板の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００１１】
また、半導体基板の一方の主面側には、当該半導体基板と同じ導電型の高濃度不純物領域が壁面に沿って形成された高濃度不純物領域に連続し、且つ、ホトダイオードを取り囲むように形成されていることが好ましい。このように構成した場合、ホトダイオードが電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、また、ホトダイオードの空乏層の広がり方を制御することができる。なお、複数のホトダイオードが形成されている場合には、ホトダイオード間のクロストークを低減することもできる。
【００１２】
また、熱酸化膜上に形成され、当該熱酸化膜と導電性部材との間に配置される窒化膜を更に有することが好ましい。窒化膜は、熱酸化膜よりも更に緻密な膜であり、半導体基板と導電性部材との間の電気絶縁性をより一層確実に保つことができる。
【００１３】
また、導電性部材の材料は、ポリシリコンであることが好ましい。なお、このポリシリコンには不純物がドープされて低抵抗化されていることが更に好ましい。また、熱酸化膜の材料は、ＳｉＯ2であることが好ましい。
【００１４】
また、半導体基板の一方の主面上に形成される電気絶縁膜と、電気絶縁膜上に形成され、ホトダイオードと導電性部材とを電気的に接続する電気配線と、を更に有することが好ましい。このように構成した場合、半導体基板におけるホトダイオードが形成された領域の表面が電気絶縁層あるいは電気配線の表面よりも窪んだ位置とされる。このため、半導体基板の一方の主面側から平コレットを接触させて半導体装置を実装する場合でも、ホトダイオードが形成された領域の表面や接合界面を傷付けることなく実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【００１５】
また、ホトダイオードはアレイ状に複数配置されており、貫通孔及び導電性部材は、隣接するホトダイオード間に配置されていることが好ましい。
【００１６】
一方、本発明に係る半導体装置の製造方法は、半導体基板を用意し、半導体基板に当該半導体基板の厚み未満の深さを有する孔を一方の主面側から形成する工程と、孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程と、熱酸化膜よりも孔の内側に導電性部材を配置する工程と、孔が貫通するように、半導体基板を他方の主面側から薄型化する工程と、導電性部材が配置された半導体基板の一方面側にホトダイオードを形成する工程と、導電性部材とホトダイオードとを電気的に接続する工程と、を備えることを特徴としている。
【００１７】
本発明に係る半導体装置の製造方法では、孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程及び熱酸化膜よりも孔の内側に導電性部材を配置する工程を、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行っている。このため、孔を画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好な熱酸化膜が形成されることとなる。この熱酸化膜は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、半導体基板と導電性部材との間の電気絶縁性を確実に保つことができる。
【００１８】
また、半導体基板に、孔を画成する壁面に沿って当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることが好ましい。ところで、孔を形成する際に、孔を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、孔を画成する壁面に沿って形成された高濃度不純物領域により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００１９】
また、半導体基板は、他方の主面側に当該半導体基板と同じ導電型の高濃度不純物領域を有しており、上記孔を形成する工程において、孔を他方の主面側の高濃度不純物領域に達するように形成し、上記高濃度不純物領域を形成する工程において、壁面に沿って形成する高濃度不純物領域を他方の主面側の高濃度不純物領域に連続して形成することが好ましい。この場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、基板電極を貫通配線を介さずに半導体基板の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００２０】
また、導電性部材を配置する工程において、導電性部材の材料がポリシリコンであり、当該ポリシリコンを孔内に充填することが好ましい。この場合、ポリシリコンを孔内に充填する工程も、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行われることとなる。ポリシリコンは、ＬＰ−ＣＶＤやエピタキシャル成長などの高温プロセス（６００〜１２００℃程度）で形成することができる。このように高温で形成されたポリシリコンは、後のホトダイオード形成工程の高温熱処理やポリシリコンの露出面への熱酸化によるＳｉＯ2形成も可能となる。即ち、このようなポリシリコンによる貫通配線は、断線が生じることなく高温にも耐えうる高い信頼性を持つ電極部材として優れている。また、不純物をドープしながら孔内にポリシリコンを充填できるために、低抵抗な導電部材として機能するために高速な応答への対応も可能となる。
【００２１】
また、本発明に係る半導体装置の製造方法は、半導体基板を用意し、半導体基板に貫通孔を形成する工程と、貫通孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程と、熱酸化膜よりも貫通孔の内側に導電性部材を配置する工程と、導電性部材が配置された半導体基板の一方面側にホトダイオードを形成する工程と、導電性部材とホトダイオードとを電気的に接続する工程と、を備えることを特徴としている。
【００２２】
本発明に係る半導体装置の製造方法では、貫通孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程及び熱酸化膜よりも貫通孔の内側に導電性部材を配置する工程を、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行っている。このため、貫通孔を画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好な熱酸化膜が形成されることとなる。この熱酸化膜は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、半導体基板と導電性部材との間の電気絶縁性を確実に保つことができる。
【００２３】
また、半導体基板に、貫通孔を画成する壁面に沿って当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることが好ましい。ところで、貫通孔を形成する際に、貫通孔を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、貫通孔を画成する壁面に沿って形成された高濃度不純物領域により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００２４】
また、半導体基板は、他方の主面側に当該半導体基板と同じ導電型の高濃度不純物領域を有しており、上記高濃度不純物領域を形成する工程において、半導体基板の壁面に沿って形成する高濃度不純物領域を他方の主面側の高濃度不純物領域に連続して形成することが好ましい。この場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、基板電極を貫通配線を介さずに半導体基板の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００２５】
また、導電性部材を配置する工程において、導電性部材の材料がポリシリコンであり、当該ポリシリコンを貫通孔内に充填することが好ましい。この場合、ポリシリコンを貫通孔内に充填する工程も、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行われることとなる。このため、ポリシリコンを貫通孔内に充填する工程においても、低温プロセスを用いる必要はなく、貫通孔内に密にポリシリコンを充填して、導電性部材とすることができる。この結果、導電性部材に断線が生じることなく、導電性部材の電気伝導性を高めることができる。
【００２６】
また、熱酸化膜上に窒化膜を形成する工程を更に備えることが好ましい。窒化膜は、熱酸化膜よりも更に緻密な膜であり、半導体基板と導電性部材との間の電気絶縁性をより一層確実に保つことができる。
【００２７】
また、熱酸化膜の材料は、ＳｉＯ2であることが好ましい。
【００２８】
また、半導体基板の一方の主面上に電気絶縁膜を形成する工程を更に備え、導電性部材とホトダイオードとを電気的に接続する工程において、電気絶縁膜にホトダイオード及び導電性部材に対応してそれぞれ開口を形成し、当該開口を通してホトダイオードと導電性部材とを電気的に接続する電気配線を電気絶縁膜上に形成することが好ましい。この場合、半導体基板におけるホトダイオードが形成された領域の表面が電気絶縁層あるいは電気配線の表面よりも窪んだ位置とされる。このため、半導体基板の一方の主面側から平コレットを接触させて半導体装置を実装する場合でも、ホトダイオードが形成された領域の表面や接合界面を傷付けることなく実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【００２９】
また、半導体基板の一方の主面側に、壁面に沿って形成された高濃度不純物領域に連続し、且つ、ホトダイオードが形成される領域を取り囲むように当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることが好ましい。この場合、ホトダイオードが電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、また、ホトダイオードの空乏層の広がり方を制御することができる。なお、複数のホトダイオードが形成されている場合には、ホトダイオード間のクロストークを低減することもできる。
【００３０】
【発明の実施の形態】
本発明の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。なお、本実施形態においては、本発明をホトダイオードアレイに適用した例を示している。
【００３１】
（第１実施形態）
まず、図１〜図１４を参照して、本発明の第１実施形態について説明する。
【００３２】
図１は、第１実施形態に係るホトダイオードアレイの一部を拡大した平面図であり、図２はその断面図である。以下の説明において、光が入射する面を表面とし、その対向する面を裏面とする。
【００３３】
本第１実施形態のホトダイオードアレイ１は表面側に複数のｐｎ接合４が縦横に規則正しくアレイ状に配列されており、ｐｎ接合の一つ一つがホトダイオードアレイの１受光画素としての機能を有している。ホトダイオードアレイ１は２７０μｍの厚さ、不純物濃度１×１０12〜１０15/ｃｍ3のｎ型シリコン基板３を有し、５００μｍ×５００μｍの大きさ、基板の厚さ方向の深さ０．５〜１μｍ、１．５ｍｍ程度のピッチで不純物濃度１×１０13〜１０20/ｃｍ3の複数のｐ型不純物拡散層５が配置されている。ｎ型シリコン基板３と複数のｐ型不純物拡散層５との間で形成されるｐｎ接合４により、上記受光画素が構成されている。また、ｐ型不純物拡散層５同士の間には、ホトダイオード間を分離し、不要なキャリアをトラップすることによって暗電流を低減させるためのｎ+型不純物領域（分離層）７が配置されている。
【００３４】
隣接するｐｎ接合４同士の間には、貫通孔１２が設けられている。この貫通孔１２は、図３（ａ）〜（ｃ）にも示されるように、ｎ型シリコン基板３の表面側に形成された第１孔部１１（垂直孔部）と、裏面側に形成された第２孔部１３（錐形孔部）を含んでいる。図３（ａ）は貫通孔１２の形状の平面図、（ｂ）はそのIII-III断面図、（ｃ）は斜視図である。
【００３５】
第１孔部１１は、基板３の厚さ方向と略平行に直径１０μｍで基板３の表面側に空けられている。第１孔部１１は基板の厚さ方向と略平行かつ円柱状に形成され、分離層７を貫く位置に形成されている。また、孔の深さはｐ型不純物拡散層５の形成された深さ以上に達するように形成されている。このことによってｐｎ接合４から延びる空乏層の方向を第１孔部１１が制限することがなくなり、ｐ型不純物拡散層５を近接して設けることができるようになっている。
【００３６】
第２孔部１３は基板３の裏面側から四角錐形状に形成され、孔径は裏面側ほど大きく、表面側ほど小さくなっている。第２孔部１３は裏面側から基板３の結晶方位によるエッチング速度の違いを利用した異方性エッチングにより形成されているため、孔部壁面には（１１１）面が露出しており、壁面はホトダイオードアレイのアレイ方向に対しておよそ５４．７°の角を成している（図３（ｂ）の角度α≒５４．７°である）。第２孔部１３が四角錐状に形成されていることによって孔部内壁に導電体層（貫通電極）を設けやすくなっている。
【００３７】
第１孔部１１と第２孔部１３とは基板内部で連結されて一つの貫通孔１２を成している。基板表面及び裏面は貫通孔１２の壁面、ｐ型不純物拡散層５の表面側を含めシリコンの熱酸化膜９で覆われている。なおシリコン酸化膜に限らず必要なホトダイオードの波長感度に応じてＡＲコートを形成してもよい。ＡＲコートはＳｉＯ2、ＳｉＮ単層やこれらを含む絶縁体複合膜あるいは積層膜とすればよい。
【００３８】
貫通電極１７はアルミニウムで上記熱酸化膜９の上層に形成され、熱酸化膜９に空けられたコンタクトホール１５を通じてｐ型不純物拡散層５と接触している。さらに貫通孔１２の壁面を通じて裏面側に連なって形成されておりｐ型不純物拡散層５との電気的な接触を裏面側から取ることができるようになっている。このとき第１孔部１１が貫通電極１７の金属で埋まり、基板表面側と裏面側が空間的に分断されるような構成にしても、ｐ型不純物拡散層５と裏面側との電気的な接触が失われることはないため差し支えない（図４参照）。ここで、貫通電極１７の材料はアルミニウムに限られるものではなく、銅、ニッケル、金、タングステン、チタン、ポリシリコンなど、又はそれらを含む合金あるいは積層金属を用いてもよい。なお、上記熱酸化膜９のかわりにＣＶＤよる酸化膜を用いてもよい。また、上記熱酸化膜９と貫通電極１７の間にＣＶＤによる酸化膜や窒化膜を介在させてもよい。これによりシリコン基板と貫通電極１７の間で高い絶縁性を確保できる。
【００３９】
また、貫通孔１２内部において、貫通電極１７の上層に樹脂等の充填材料１０を充填することによって貫通孔１２を埋めてしまってもよい（図５参照）。こうすることにより基板表面側と裏面側が空間的に分断されるが、ｐ型不純物拡散層５と裏面側との電気的な接触は失われることもなく、ホトダイオードアレイ１の機械的強度を向上することができる。このとき貫通孔１２に充填する材料として、エポキシ、ポリイミド、アクリル、シリコーン、ウレタンなどを含む樹脂系絶縁材料またはこれらの絶縁材料に電気導電性フィラーを含む電気導電性樹脂を用いる。
【００４０】
同様に、貫通孔１２内部に導電性材料１０を充填することによって貫通孔１２を埋めてしまってもよい（図６参照）。充填した導電性材料はホトダイオードアレイ１の機械的強度を向上させるばかりでなく、図６に示すように第２孔部１３の裏面の縁を越えて盛り上げ、裏面の縁を越えた部分を半球状に形成することによってそのままバンプ電極として用いることができる。導電性材料１０は、半田や電気導電性フィラーを含む電気導電性樹脂などを用いればよい。
【００４１】
次に、上記ホトダイオードアレイの製造方法について説明する。以下、貫通孔１２の内部にポリイミド樹脂が充填されたホトダイオードアレイ（図５参照）について説明する。まず、結晶面（１００）のｎ型半導体基板３を用意する。基板表面に熱酸化を施して熱酸化膜９を形成し、次工程のｎ+熱拡散のマスクとして利用する。分離層７となる位置の熱酸化膜をホトエッチングプロセスにより開口させリンを熱拡散し、熱酸化する。このとき、裏面全域にもリンが拡散され、ｎ+型不純物濃度層１９が形成される（図７参照）。
【００４２】
次にｐｎ接合４を形成する領域の熱酸化膜を同様に開口させボロンを熱拡散し、熱酸化する。このｐｎ接合４の領域が受光画素に対応する部分となる。また、ｐ+、ｎ+層にコンタクトホール１５を設ける。裏面にプラズマCVDあるいはLP-CVDによりシリコン窒化膜(SiN)２３を形成し、第２孔部１３を形成する部分のシリコン窒化膜２３をエッチングにより除去する。第２孔部１３を形成する部分は分離層７に対応する裏面側の位置となる（図８参照）。このとき、シリコン窒化膜２３の除去部分の形状及びサイズは第２孔部１３の四角錐頂点が後述するアルカリエッチングによって基板表面側まで達しないようにし、かつ四角錐頂点が表面側の分離層７に対応する位置となるように予め設計する。
【００４３】
そして、表面を保護しながらアルカリ（例えば水酸化カリウム溶液、TMAH、ヒドラジン、ＥＤＰなど）エッチングにより裏面側より異方性エッチングを施し、第２孔部１３を形成する。すなわち、基板の結晶面（１００）からエッチングを行い、（１１１）面を露出させる。第２孔部１３はエッチングにより四角錐（ピラミッド）状に形成され、四角錐形状の頂点までエッチングされたところで自動的にストップする（図９参照）。または、四角錐形状の頂点に達する前にエッチングをストップさせてもよい。次に、形成された四角錐の頂点に対応した部分に、表面側からドライエッチングを施し、第１孔部１１を形成することによって第２孔部１３の四角錐頂点と繋がるまでエッチングを行い、第１孔部１１と第２孔部１３とで形成される貫通孔１２を形成する。そして、貫通孔壁面からイオン注入もしくは拡散を行いｎ+層２５を形成することによって、貫通孔１２を取り囲んだｎ+層２５を形成する（図１０参照）。
【００４４】
このｎ+層２５は分離層７及び裏面側のｎ+型不純物濃度層１９とつながることになる。その後、側壁の絶縁を確保するために熱酸化によりSiO2膜２７を形成する。図示ないが、この熱酸化の際にはコンタクトホールの酸化を防ぐためにLP-CVDによるSiN層を形成している。側壁の絶縁膜はこのSiO2膜２７の他にSiNとの積層膜、CVDによるSiO2膜などでも良い。次に貫通電極１７を形成するために両面からアルミニウムをスパッタ装置によりデポジションしレジスト形成してエッチングにより所望のパターンを形成する。貫通電極１７の材料は、アルミニウムに限ったものではなく、また、電極の形成方法はスパッタ法に限ったものではない。例えば、CVDによるポリシリコンに電気抵抗を下げる拡散を施しても良い。この場合は、コンタクトホール部のみアルミニウムにして前記ポリシリコンと電気的に接続すればよい。
【００４５】
裏面側に感光性ポリイミド層２９を形成しバンプ電極３３を配置したい場所のみ開口する。そして、バンプ電極３３と電気的・物理的に接続が優れた金属で形成されたUnder Bump Metal（以下「ＵＢＭ」という）を介してバンプ電極３３を形成する。例えばバンプ電極３３を半田バンプとする場合、半田はアルミと濡れないために濡れ性金属を形成し仲介する必要がある。この場合のUBMは無電解メッキでNi-Auを形成したり、リフトオフ法でTi-Pt-AuやCr-Auを形成することで実現できる。前記、ポリイミド層のかわりにアクリル層やエポキシ層やそれらを含む複合素材の層とすることもできる。半田バンプは、半田ボール搭載法や印刷法で所定のUBM部分に半田を形成しリフロすることによって形成することができる。バンプ電極３３は半田バンプに限ったものではなく金バンプ、ニッケルバンプ、銅バンプ、導電性樹脂バンプなど金属を含む導電性バンプとしても良い（図１１参照）。
【００４６】
上記製造方法ではまずｎ型半導体基板を準備し熱拡散によりｎ+型不純物濃度層を形成したが、予め熱拡散またはエピタキシャル成長によってｎ+型不純物濃度層を設けたｎ型半導体基板を準備してもよい。こうすることにより図１２に示すようにホトダイオードアレイのｎ+型不純物濃度層の厚さを厚くすることができ、実質ｐ型不純物拡散層５とｎ+型不純物濃度層１９の間を狭くすることが可能となり、それにより抵抗成分が低減でき高速応答性を向上させることができる。また、実質ｐ型不純物拡散層５とｎ+型不純物濃度層１９の間を調節することで仕様に応じた分光感度カーブ特性を得ることが可能となる。
【００４７】
以下、上記ホトダイオードアレイ及びその製造方法の作用について説明する。上記ホトダイオードアレイは先にアルカリエッチングにより裏面側から第２孔部１３を形成し、その後第１孔部１１を形成することにより貫通孔１２を形成している。よって、アルカリエッチング工程の時点ではまだ、貫通孔が完成していないためアルカリエッチングによる表面側への侵食が起こらず、特に受光面への悪影響がないため歩留まり低下を防止することができる。
【００４８】
また、アルカリエッチング工程において第２孔部１３が四角錐形状の頂点までエッチングされたところでストップするため、別途エッチングストップ層等を設ける必要がなくなる。さらに、貫通孔１２の大部分（第２孔部１３）は結晶方位によるエッチング速度の違いを利用した異方性エッチングにより形成しているので壁面には凹凸が少なく、滑らかな貫通孔壁面を得ることができる。よって、貫通孔壁面のダメージによる不要キャリアの発生も少なくなり、暗電流を低減することができる。
【００４９】
図１３はホトダイオードアレイの貫通孔１２付近の断面の概略図である。第２孔部１３の壁面はホトダイオードアレイのアレイ方向に対して５４．７°の角をなしており、第１孔部１１の壁面は上記アレイ方向に対して略垂直である。アルカリエッチングのみを用い、貫通孔が第２孔部１３のみで形成されているとした場合には第２孔部とホトダイオードアレイ表面が直接繋がり、それらの面同士がなす角度は鋭角となるが（図１４参照）、上記ホトダイオードアレイでは図１３（ａ）に示すように２つの孔部を連結して貫通孔１２が形成されているため孔部の連結部分のなす角Ｂは９０°以上となる。さらに第２孔部１３とホトダイオード裏面とのなす角Ａも９０°以上であり、第１孔部１１とホトダイオード表面のなす角Ｃは略９０°となる。よって表面から貫通孔１２壁面、裏面へと連なる貫通電極１７は鋭角に曲げられている部分がなく、形成時のカバレッジ不良による導通不良の発生を抑制することができる。さらに、第１孔部１１作成時のドライエッチングの条件によって図１３（ｂ）に示すように第１孔部１１をテーパ状に形成し角Ｃを９０°以上にすることもできる。こうすることによりさらに導通不良を抑制することができる。
【００５０】
上記ホトダイオードでは第２孔部１３はアルカリエッチングにより形成しているので貫通孔１２の壁面へのイオン注入が可能となり、イオン注入により容易にｎ+層２５を形成することができる。形成されたｎ+層２５は各ホトダイオードを分離する分離層としての役割を果たすとともに不要キャリアをトラップし暗電流を低減させる役割を果たす。
【００５１】
上記ホトダイオードでは第１孔部１１は分離層７を貫くように形成される。よって第１孔部１１形成のドライエッチングの際に孔部内壁のダメージ等があったとしても、生じる不要キャリアは分離層７にトラップされることとなる。よって、上記ホトダイオードアレイは貫通電極を形成した場合のダメージに起因するリーク電流等を防止することができる。
【００５２】
また、本第１実施形態においては、熱酸化膜９が貫通孔１２を画成する基板３の壁面上に形成され、基板３と貫通電極１７との間に配置されている。この熱酸化膜９は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、基板３と貫通電極１７との間の電気絶縁性を確実に保つことができる。
【００５３】
（第２実施形態）
次に、図１５〜図１７に基づいて、本発明の第２実施形態について説明する。
【００５４】
図１５は、本第２実施形態に係るホトダイオードアレイの構成を示す模式図である。図１６は、本第２実施形態に係るホトダイオードアレイの平面図であり、図１７は、図１６におけるXVII−XVII線に沿った断面構成を説明するための図である。
【００５５】
図１５に示すように、本第２実施形態のホトダイオードアレイ１０１は、複数のｐｎ接合１０３が２次元的に縦横に規則正しく配列されており、ｐｎ接合の一つ一つがホトダイオードの光感応画素としての機能を有している。本実施形態において、ｐｎ接合１０３は、６４（８×８）個の２次元配置されている。
【００５６】
ホトダイオードアレイ１０１は、シリコン（Ｓｉ）からなるｎ型（第一導電型）の半導体基板１０５を備えている。ｎ型半導体基板１０５は、基板１０５の一方の主面（基板表面）側に位置するｎ型半導体領域１０５ａと、基板１０５の他方の主面（基板裏面）側からｎ型不純物を拡散してなるｎ型高濃度不純物領域１０５ｂとを有している。
【００５７】
ｎ型半導体基板１０５は、その厚みが１５０〜５００μｍ（好ましくは、４００μｍ程度）である。ｎ型半導体領域１０５ａの不純物濃度は、１×１０12〜１０15／ｃｍ3であり、ｎ型高濃度不純物領域１０５ｂの不純物濃度は、１×１０13〜１０20／ｃｍ3である。
【００５８】
ｎ型半導体基板１０５の一方の主面（表面）及び他方の主面（裏面）には、パッシベーション膜及び電気絶縁膜としての熱酸化膜１０７が形成されている。この熱酸化膜１０７の材料はＳｉＯ2であり、厚みは０．０５〜１μｍ（好ましくは０．１μｍ程度）である。
【００５９】
ｎ型半導体基板１０５にはその一方の主面側において、ｐ型（第２導電型）不純物拡散領域１０９が縦横の規則正しいアレイ状に２次元配列されている。この各ｐ型不純物拡散領域１０９とｎ型半導体領域１０５ａとの間で形成されるｐｎ接合１０３により、各ホトダイオードの光感応画素が構成されている。ｐ型不純物拡散領域１０９の不純物濃度は１×１０13〜１０20／ｃｍ3であり、深さが０．０５〜２０μｍ（好ましくは１μｍ程度）である。
【００６０】
隣接するｐ型不純物拡散領域１０９同士の間には、ホトダイオード間を電気的に分離するｎ型高濃度不純物領域（分離層）１１１が配置されている。このｎ型高濃度不純物領域１１１は、ｐ型不純物拡散領域１０９（ホトダイオード）を取り囲むように、基板１０５の一方の主面側からｎ型不純物を拡散して形成されている。このｎ型高濃度不純物領域１１１は、隣接するホトダイオードを電気的に分離する機能を有するものである。ｎ型高濃度不純物領域１１１を設けることにより、隣接するホトダイオードが電気的に確実に分離され、ホトダイオード同士のクロストークを低減することができ、また、ブレークダウン電圧（逆方向耐圧）を制御することもできる。ｎ型高濃度不純物領域１１１の不純物濃度は１×１０13〜１０20／ｃｍ3であり、厚みは０．５〜３０μｍ（好ましくは４μｍ程度）である。
【００６１】
ｎ型半導体基板１０５には、隣接するｐ型不純物拡散領域１０９（ホトダイオード）間に、一方の主面側から他方の主面側に貫通する貫通孔１０５ｃが形成されている。貫通孔１０５ｃは、ｐ型不純物拡散領域１０９それぞれに対応して設けられている。貫通孔１０５ｃの内径は、１０〜１００μｍ（好ましくは５０μｍ程度）である。
【００６２】
貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上には、熱酸化膜１１３が形成されている。また、この熱酸化膜１１３は、熱酸化膜１０７と連続して形成されている。熱酸化膜１１３の材料はＳｉＯ2であり、厚みは０．０５〜３μｍ（好ましくは０．１μｍ程度）である。
【００６３】
また、貫通孔１０５ｃ内には、熱酸化膜１１３の内側に導電性部材としての貫通配線１１５が設けられている。貫通配線１１５の材料はリンを１×１０15〜１０20／ｃｍ3程度ドープして低抵抗化したポリシリコンであり、直径は１０〜１００μｍ（好ましくは５０μｍ程度）である。熱酸化膜１１３は、ｎ型半導体基板１０５と貫通配線１１５との間に配置されることとなる。
【００６４】
貫通配線１１５の一端側の部分（ｎ型半導体基板１０５の一方の主面側に位置する部分）は、熱酸化膜１０７に形成されたコンタクトホールを通して電極配線１１７の一端側の部分に電気的に接続されている。電極配線１１７は、熱酸化膜１０７上に形成されており、その他端側の部分が熱酸化膜１０７に形成されたコンタクトホールを通してｐ型不純物拡散領域１０９に電気的に接続されている。電極配線１１７の材料はアルミニウムであり、厚みは１μｍ程度である。
【００６５】
貫通配線１１５の他端側の部分（ｎ型半導体基板１０５の他方の主面側に位置する部分）は、熱酸化膜１０７に形成されたコンタクトホールを通して電極パッド１１９が電気的に接続されている。電極パッド１１９の材料はアルミニウムであり、厚みは０．０５〜５μｍ（好ましくは１μｍ程度）である。また、その各電極パッド１１９に、アンダーバンプメタル（以下、ＵＢＭと称する）１２１を介して半田のバンプ電極１２３が接続されている。
【００６６】
ＵＢＭ１２１は、半田との界面接合が強く、アルミニウムへの半田成分の拡散を防止できるものが好ましく、多層膜構造とされることが多い。この多層膜構造としては、無電解メッキによるニッケル（Ｎｉ）−金（Ａｕ）等がある。この構造は、アルミニウムが露出している領域にニッケルのメッキを厚く（３〜１５μｍ）形成し、その上に薄く（０．０５〜０．１μｍ）金をメッキするものである。金は、ニッケルの酸化を防ぐためのものである。他には、チタン（Ｔｉ）−白金（Ｐｔ）−金（Ａｕ）やクロム（Ｃｒ）−金（Ａｕ）をリフトオフにより形成した構造もある。
【００６７】
また、ｎ型半導体基板１０５には、貫通孔１０５ｃを画成する壁面に沿ってｎ型高濃度不純物領域１２５が形成されている。このｎ型高濃度不純物領域１２５は、ｎ型高濃度不純物領域１０５ｂ及びｎ型高濃度不純物領域１１１と連続して形成されている。ｎ型高濃度不純物領域１２５の不純物濃度は１×１０13〜１０20／ｃｍ3であり、深さは０．５〜３０μｍ（好ましくは４μｍ程度）である。
【００６８】
ｎ型高濃度不純物領域１１１は、図１６に示されるように、貫通孔１０５ｃが形成されるｐ型不純物拡散領域１０９（ホトダイオード）間の領域において連続して形成されている。
【００６９】
ｎ型高濃度不純物領域１１１の上方には、熱酸化膜１０７を介して基板電極配線１２７が形成されている。基板電極配線１２７の材料はアルミニウムであり、厚みは１μｍ程度である。基板電極配線１２７は、熱酸化膜１０７に形成されたコンタクトホール（図示せず）を通してｎ型高濃度不純物領域１１１と電気的に接続されている。基板電極配線１２７は、ｎ型半導体基板１０５に形成された貫通孔１０５ｄ内に絶縁層を介して配置された貫通配線１２９の一端側の部分（ｎ型半導体基板１０５の一方の主面側に位置する部分）に電気的に接続されている。貫通配線１２９の他端側の部分（ｎ型半導体基板１０５の他方の主面側に位置する部分）には、貫通配線１１５と同じく、熱酸化膜１０７に形成されたコンタクトホールを通して電極パッド（いずれも図示せず）が電気的に接続されている。また、その各電極パッドには、ＵＢＭを介して半田のバンプ電極（いずれも図示せず）が接続されている。
【００７０】
ホトダイオードアレイ１０１においては、電極配線１１７、貫通配線１１５、電極パッド１１９、ＵＢＭ１２１及びバンプ電極１２３により、ホトダイオードのアノードの電極取り出しが実現されている。また、基板電極配線１２７、貫通配線１２９、電極パッド、ＵＢＭ及びバンプ電極により、ホトダイオードのカソードの電極取り出しが実現されている。なお、カソードの電極取り出しは、ｎ型高濃度不純物領域１０５ｂに電気的に接続される電極パッドを設け、当該電極パッド、ＵＢＭ及びバンプ電極により実現することもできる。
【００７１】
そして、以上のように構成されたホトダイオードアレイ１０１は、一方の主面（表面）側から被検出光が入射すると、その被検出光がｐ型不純物拡散領域１０９に入射し、その入射光に応じたキャリアを各ホトダイオードが生成する。生成されたキャリアによる光電流は、ｐ型不純物拡散領域１０９に接続された電極配線１１７及び貫通配線１１５を介して、さらに他方の主面（裏面）側の電極パッド１１９とＵＢＭ１２１を介してバンプ電極１２３から取り出される。このバンプ電極１２３からの出力によって、入射光の検出が行われる。
【００７２】
続いて、図１８及び図１９を参照して、第２実施形態の変形例を説明する。
【００７３】
図１８は、本第２実施形態に係るホトダイオードアレイの変形例を示す平面図であり、図１９は、図１８におけるXIX−XIX線に沿った断面構成を説明するための図である。
【００７４】
変形例に係るホトダイオードアレイ１３１は、ｎ型高濃度不純物領域１１１の構造に関して上述したホトダイオードアレイ１０１と相違している。ホトダイオードアレイ１３１においては、ｎ型高濃度不純物領域１１１は、図１８に示されるように、貫通孔１０５ｃが形成されるｐ型不純物拡散領域１０９（ホトダイオード）間の領域において分離して形成されている。このように、ｎ型高濃度不純物領域１１１を貫通孔１０５ｃが形成されるｐ型不純物拡散領域１０９（ホトダイオード）間の領域において分離して形成することにより、逆方向耐圧、すなわちブレークダウン電圧を充分大きくすることができる。なお、貫通孔１０５ｃを画成する壁面に沿って形成されたｎ型高濃度不純物領域１２５は、ｎ型高濃度不純物領域１１１と連続していない。
【００７５】
以上のように、本第２実施形態及びその変形例においては、熱酸化膜１１３が貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上に形成され、ｎ型半導体基板１０５と貫通配線１１５との間に配置されている。この熱酸化膜１１３は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【００７６】
また、本第２実施形態及びその変形例において、ｎ型半導体基板１０５には、ｎ型高濃度不純物領域１２５が貫通孔１０５ｃを画成する壁面に沿って形成されている。ところで、貫通孔１０５ｃを形成する際に、貫通孔１０５ｃを画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、ｎ型高濃度不純物領域１２５により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００７７】
また、本第２実施形態及びその変形例において、ｎ型半導体基板１０５の他方の主面側には、ｎ型高濃度不純物領域１０５ｂがｎ型高濃度不純物領域１２５に連続して形成されている。これにより、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、図示しないが、基板電極を貫通配線を介さずにｎ型半導体基板１０５の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００７８】
また、本第２実施形態において、ｎ型半導体基板１０５の一方の主面側には、ｎ型高濃度不純物領域１１１がｎ型高濃度不純物領域１２５に連続し、且つ、ｐ型不純物拡散領域１０９を取り囲むように形成されている。これにより、ｐ型不純物拡散領域１０９（ホトダイオード）が電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、ホトダイオードの空乏層の広がり方を制御することができる。
【００７９】
また、本第２実施形態及びその変形例において、ｎ型半導体基板１０５の一方の主面上に形成される熱酸化膜１０７と、熱酸化膜１０７上に形成され、ｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する電極配線１１７と、を更に有している。これにより、ｐ型不純物拡散領域１０９が形成された領域の表面が熱酸化膜１０７あるいは電極配線１１７の表面よりも窪んだ位置とされる。このため、ｎ型半導体基板１０５の一方の主面側から平コレットを接触させてホトダイオードアレイ１０１，１３１を他の機器（基板）等に実装する場合でも、ｐ型不純物拡散領域１０９が形成された領域の表面やｐｎ接合界面を傷付けることなくホトダイオードアレイ１０１，１３１を実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【００８０】
次に、上述した構成のホトダイオードアレイ１０１の製造方法について、図２０〜図２２を参照して説明する。図２０（ａ）〜（ｄ）、図２１（ａ）〜（ｄ）及び図２２（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【００８１】
本製造方法では、以下の工程（１）〜（１３）を順次実行する。
【００８２】
工程（１）
まず、厚さ１５０〜５００μｍ（好ましくは４００μｍ程度）のｎ型半導体基板１０５を用意する。ｎ型半導体基板１０５の他方の主面（裏面）側にｎ型高濃度不純物領域１０５ｂを熱拡散により形成し、ｎ型半導体領域１０５ａ、ｎ型高濃度不純物領域１０５ｂの２層構造の基板を作製する（図２０（ａ）参照）。なお、ｎ型半導体基板１０５の代わりに、ｎ+型半導体基板にエピタキシャル成長によりｎ型半導体領域を形成したＮ／Ｎ+エピウェハや、ｎ+型半導体基板とｎ型半導体基板とを直接貼り合わせた貼り合わせウェハ等を用いてもよい。
【００８３】
工程（２）
次に、ｎ型半導体基板１０５の一方の主面（表面）及び他方の主面に熱酸化（例えば、９００℃程度）を施しＳｉＯ2熱酸化膜１４０を形成する。そして、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０について、孔を形成する予定位置に存在するＳｉＯ2熱酸化膜１４０をパターニングする（図２０（ｂ）参照）。ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０は、後工程にて孔を形成するためのマスクとして利用する。
【００８４】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、ＩＣＰ-ＲＩＥ（誘導結合プラズマ式反応性イオンエッチング）等の高密度プラズマエッチングにより、貫通していない孔１４１をｎ型半導体基板１０５の一方の主面側から形成する（図２０（ｃ）参照）。孔１４１の深さは、ｎ型半導体領域１０５ａの厚みよりも大きく、ｎ型半導体基板１０５の厚み未満に設定されており（１２０〜４５０μｍ（好ましくは３５０μｍ程度））、孔１４１はｎ型高濃度不純物領域１０５ｂに達している。なお、ＩＣＰ-ＲＩＥのほかに、ブラスト加工、超音波加工、ウェット化学エッチング等を用いることができる。
【００８５】
工程（４）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、孔１４１を画成する壁面に沿ってｎ型半導体基板１０５内に不純物（例えば、リン等）を熱拡散させてｎ型高濃度不純物領域１２５を形成する。そして、ｎ型半導体基板１０５に熱酸化を施し（例えば、８５０〜１０５０℃）、孔１４１を画成する壁面上にＳｉＯ2熱酸化膜１１３を形成する（図２０（ｄ）参照）。ここでは、ｎ型高濃度不純物領域１２５は、ｎ型高濃度不純物領域１０５ｂに連続して形成されることとなる。
【００８６】
工程（５）
次に、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図２１（ａ）参照）。これにより、孔１４１内に低抵抗化されたポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、１２００℃程度でのエピタキシャル成長や、６００〜８００℃でのＬＰ−ＣＶＤ（減圧化学気相堆積法）により行うことができる。なお、エピタキシャル成長によりポリシリコン１４３を堆積する場合、ｎ型半導体基板１０５の他方の主面側にポリシリコン１４３が堆積することはない。
【００８７】
工程（６）
次に、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去し、ｎ型半導体基板１０５を他方の主面側から薄型化する。ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。これにより、貫通孔１０５ｃ，１０５ｄが形成されると共に、貫通孔１０５ｃ，１０５ｄ内にポリシリコン１４３が残ることとなる。この貫通孔１０５ｃ，１０５ｄ内に残ったポリシリコン１４３が貫通配線１１５，１２９として機能し、貫通孔１０５ｃ，１０５ｄ内に貫通配線１１５，１２９が配置される。そして、ｎ型半導体基板１０５に熱酸化を施し（例えば、８５０〜１０５０℃）、ＳｉＯ2熱酸化膜１０７を形成する（図２１（ｂ）参照）。ポリシリコンは、その結晶性から表面に単結晶シリコンよりも多くのボンド（結合手）を有している。このため、ポリシリコンの熱酸化速度は、単結晶シリコンよりも早く、同時間酸化しても、ポリシリコンに対応する部分が単結晶シリコンに対応する部分よりも盛り上がることとなる。なお、ポリシリコン１４３には、不純物が固溶限界程度まで拡散されていることから、酸化速度が更に増すこととなる。なお、図２１（ｂ）には、貫通配線１１５に対応するポリシリコン１４３、貫通孔１０５ｃに対応する孔１４１のみを開示している。
【００８８】
工程（７）
次に、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７について、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２１（ｃ）参照）。ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７は、後工程にて分離層を形成するためのマスクとして利用する。
【００８９】
工程（８）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型半導体基板１０５内に不純物（例えば、リン等）を熱拡散させて分離層、すなわちｎ型高濃度不純物領域１１１を形成する。そして、ｎ型半導体基板１０５に熱酸化を施して（例えば、８５０〜１０５０℃）、工程（７）におけるパターン化により形成されたＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２１（ｄ）参照）。ｎ型高濃度不純物領域１１１は、ｎ型高濃度不純物領域１２５に連続して形成されることとなる。また、ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【００９０】
工程（９）
次に、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７について、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２２（ａ）参照）。ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７は、後工程にてホトダイオード（ｐ型不純物拡散領域１０９）を形成するためのマスクとして利用する。
【００９１】
工程（１０）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型半導体基板１０５のｎ型半導体領域１０５ａ内に不純物（例えば、ボロン）を熱拡散させてｐ型不純物拡散領域１０９を形成する。そして、ｎ型半導体基板１０５に熱酸化を施して（例えば、８５０〜１０５０℃）、工程（９）におけるパターン化により形成されたＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２２（ｂ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【００９２】
工程（１１）
次に、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７における貫通配線１１５，１２９、ｐ型不純物拡散領域１０９及びｎ型高濃度不純物領域１１１に対応する所望の位置に、コンタクトホールを形成する。そして、ｎ型半導体基板１０５の一方の主面側のＳｉＯ2熱酸化膜１０７上にアルミニウム金属膜を形成した上で、所定のホトマスクを用いてパターニングを行い、その金属膜の不要な部分を除去して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図２２（ｃ）参照）。図２２（ｃ）では、電極配線１１７のみを開示している。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【００９３】
工程（１２）
次に、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７における貫通配線１１５，１２９に対応する所望の位置に、コンタクトホールを形成する。そして、ｎ型半導体基板１０５の他方の主面側のＳｉＯ2熱酸化膜１０７上にアルミニウム金属膜を形成した上で、所定のホトマスクを用いてパターニングを行い、その金属膜の不要な部分を除去して、電極パッド１１９を形成する（図２２（ｄ）参照）。図２２（ｄ）では、貫通配線１１５に対応する電極パッド１１９のみを開示している。
【００９４】
工程（１３）
その後、電極パッド１１９にバンプ電極１２３を設けるが、そのバンプ電極１２３として半田を用いる場合、半田はアルミニウムに対する濡れ性が悪いため、各電極パッド１１９とバンプ電極１２３とを仲介するためのＵＢＭ１２１を、各電極パッド１１９に形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図１７参照）。ＵＢＭ１２１は、上述したように、無電解メッキでＮｉ−Ａｕを形成するが、リフトオフ法でＴｉ−Ｐｔ−ＡｕやＣｒ−Ａｕを形成することでも実現できる。図１７では、貫通配線１１５に対応する電極パッド１１９、ＵＢＭ１２１及びバンプ電極１２３のみを開示している。
【００９５】
なお、バンプ電極１２３は半田ボール搭載法や印刷法で所定のＵＢＭ１２１に半田を形成し、リフロすることによって得ることができる。また、バンプ電極１２３は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
【００９６】
これらの工程（１）〜（１３）により、図１５〜図１７に示された構成のホトダイオードアレイ１０１が完成する。
【００９７】
以上、説明したように、上述の製造方法においては、孔１４１を画成するｎ型半導体基板１０５の壁面上にＳｉＯ2熱酸化膜１１３を形成する工程及びＳｉＯ2熱酸化膜１１３よりも孔の内側に貫通配線１１５を配置する工程を、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７を形成してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する工程の前に行っている。このため、孔１４１を画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好なＳｉＯ2熱酸化膜１１３が形成されることとなる。このＳｉＯ2熱酸化膜１１３は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【００９８】
また、上述の製造方法において、ｎ型半導体基板１０５に、孔１４１を画成する壁面に沿ってｎ型高濃度不純物領域１１１を形成する工程を更に備えている。ところで、孔１４１を形成する際に、孔１４１を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、孔１４１、すなわち貫通孔１０５ｃを画成する壁面に沿って形成されたｎ型高濃度不純物領域１１１により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００９９】
また、上述の製造方法において、ｎ型半導体基板１０５は、他方の主面側にｎ型高濃度不純物領域１０５ｂを有しており、孔１４１を形成する工程において、孔１４１をｎ型高濃度不純物領域１０５ｂに達するように形成し、ｎ型高濃度不純物領域１１１を形成する工程において、当該ｎ型高濃度不純物領域１１１をｎ型高濃度不純物領域１０５ｂに連続して形成している。この場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、図示しないが、基板電極を貫通配線を介さずにｎ型半導体基板１０５の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【０１００】
また、上述の製造方法において、貫通配線１１５を配置する工程において、ポリシリコン１４３を孔１４１内に充填し、当該ポリシリコン１４３を貫通配線１１５としている。この場合、ポリシリコン１４３を孔１４１内に充填する工程も、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７等を形成する工程の前に行われることとなる。ポリシリコン１４３は、ＬＰ−ＣＶＤやエピタキシャル成長などの高温プロセス（６００〜１２００℃程度）で形成することができる。このように高温で形成されたポリシリコン１４３は、後のホトダイオード形成工程の高温熱処理やポリシリコン１４３の露出面への熱酸化によるＳｉＯ2形成も可能となる。即ち、このようなポリシリコン１４３による貫通配線１１５は、断線が生じることなく高温にも耐えうる高い信頼性を持つ電極部材として優れている。また、不純物をドープしながら孔１４１内にポリシリコン１４３を充填できるために、低抵抗な導電部材として機能するために高速な応答への対応も可能となる。
【０１０１】
また、上述の製造方法では、ｎ型半導体基板１０５の一方の主面上にＳｉＯ2熱酸化膜１０７を形成する工程を更に備え、電極配線１１７を形成してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する工程において、ＳｉＯ2熱酸化膜１０７にｐ型不純物拡散領域１０９及び貫通配線１１５に対応してそれぞれ開口（コンタクトホール）を形成し、当該コンタクトホールを通してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する電極配線１１７をＳｉＯ2熱酸化膜１０７上に形成している。この場合、ｐ型不純物拡散領域１０９が形成された領域の表面がＳｉＯ2熱酸化膜１０７あるいは貫通配線１１５の表面よりも窪んだ位置とされる。このため、ｎ型半導体基板１０５の一方の主面側から平コレットを接触させてホトダイオードアレイ１０１を他の機器（基板）等に実装する場合でも、ｐ型不純物拡散領域１０９が形成された領域の表面やｐｎ接合界面を傷付けることなくホトダイオードアレイ１０１を実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【０１０２】
また、上述の製造方法において、ｎ型半導体基板１０５の前記一方の主面側に、ｎ型高濃度不純物領域１１１に連続し、且つ、ｐ型不純物拡散領域１０９（ホトダイオード）が形成される領域を取り囲むようにｎ型高濃度不純物領域１２５を形成する工程を更に備えている。この場合、ｐ型不純物拡散領域１０９が電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、また、ホトダイオードの空乏層の広がり方を制御することができる。
【０１０３】
（第３実施形態）
次に、図２３〜図２５に基づいて、本発明の第３実施形態に係るホトダイオードアレイの製造方法ついて説明する。図２３（ａ）〜（ｄ）、図２４（ａ）〜（ｄ）及び図２５（ａ）及び（ｂ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１０４】
本製造方法では、以下の工程（１）〜（１３）を順次実行する。但し、工程（１）〜（３）については、上述の第２実施形態における工程（１）〜（３）と同じであり、説明を省略する。
【０１０５】
工程（４）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、第２実施形態における工程（４）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する。そして、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜１５１を形成する（図２３（ａ）参照）。
【０１０６】
工程（５）
次に、ｎ型半導体基板１０５（シリコン窒化（ＳｉＮ）膜１５１上）に不純物（例えば、リン等）をドープしがらポリシリコン１４３を堆積させる（図２３（ｂ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１０７】
工程（６）
次に、第２実施形態における工程（６）と同じく、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。また、ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図２３（ｃ）参照）。
【０１０８】
工程（７）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２３（ｄ）参照）。
【０１０９】
工程（８）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２４（ａ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３及びＳｉＮ膜１５１で電気的に絶縁されることとなる。
【０１１０】
工程（９）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２４（ｂ）参照）。
【０１１１】
工程（１０）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２４（ｃ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１１２】
工程（１１）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図２４（ｄ）参照）。図２４（ｄ）では、電極配線１１７のみを開示している。
【０１１３】
工程（１２）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図２５（ａ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１１４】
工程（１３）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図２５（ｂ）参照）。
【０１１５】
これらの工程（１）〜（１３）により、図２５（ｂ）に示された構成のホトダイオードアレイ１６１が完成する。
【０１１６】
以上、説明したように、上述の製造方法においては、第２実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１１７】
また、上述の製造方法においては、ＳｉＯ2熱酸化膜１０７上にＳｉＮ膜１５１を形成する工程を更に備えている。ＳｉＮ膜１５１は、ＳｉＯ2熱酸化膜１０７よりも更に緻密な膜であり、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性をより一層確実に保つことができる。
【０１１８】
（第４実施形態）
次に、図２６〜図２８に基づいて、本発明の第４実施形態に係るホトダイオードアレイの製造方法ついて説明する。図２６（ａ）〜（ｄ）、図２７（ａ）〜（ｄ）及び図２８（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１１９】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。
【０１２０】
工程（１）
まず、厚さ１５０〜５００μｍ（好ましくは４００μｍ程度）のｎ型半導体基板１０５を用意する。ｎ型半導体基板１０５は、ＣＺ法、ＦＺ法又はＭＣＺ法により生成されたバルクシリコンウェハを用いることができる。そして、第２実施形態における工程（２）と同じく、ｎ型半導体基板１０５の両主面にＳｉＯ2熱酸化膜１４０を形成し、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０をパターニングする（図２６（ａ）参照）。
【０１２１】
工程（２）
次に、第２実施形態における工程（３）と同じく、ＩＣＰ-ＲＩＥ等の高密度プラズマエッチングにより、孔１４１をｎ型半導体基板１０５の一方の主面側から形成する（図２６（ｂ）参照）。
【０１２２】
工程（３）
次に、第２実施形態における工程（４）と同じく、孔１４１を画成する壁面（底面も含む）に沿ってｎ型半導体基板１０５内にｎ型高濃度不純物領域１２５を形成し、孔１４１を画成する壁面上にＳｉＯ2熱酸化膜１１３を形成する（図２６（ｃ）参照）。
【０１２３】
工程（４）
次に、第２実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図２６（ｄ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１２４】
工程（５）
次に、第２実施形態における工程（６）と同じく、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。また、ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図２７（ａ）参照）。
【０１２５】
工程（６）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする。また、ｎ型半導体基板１０５の他方の主面側のＳｉＯ2熱酸化膜１０７も除去する（図２７（ｂ）参照）。
【０１２６】
工程（７）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。また、ｎ型半導体基板１０５の他方の主面側にｎ型高濃度不純物領域１７１を熱拡散により形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞すると共に、ｎ型半導体基板１０５の他方の主面側にＳｉＯ2熱酸化膜１０７を形成する（図２７（ｃ）参照）。ここでは、ｎ型高濃度不純物領域１７１は、ｎ型高濃度不純物領域１２５に連続して形成されることとなる。また、ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１１１，１２５，１７１とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【０１２７】
工程（８）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２７（ｄ）参照）。
【０１２８】
工程（９）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２８（ａ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１２９】
工程（１０）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図２８（ｂ）参照）。図２８（ｂ）では、電極配線１１７のみを開示している。
【０１３０】
工程（１１）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図２８（ｃ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１３１】
工程（１２）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図２８（ｄ）参照）。
【０１３２】
これらの工程（１）〜（１２）により、図２８（ｄ）に示された構成のホトダイオードアレイ１８１が完成する。
【０１３３】
以上、説明したように、上述の製造方法においては、第２及び第３実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１３４】
（第５実施形態）
次に、図２９〜図３１に基づいて、本発明の第５実施形態に係るホトダイオードアレイの製造方法ついて説明する。図２９（ａ）〜（ｄ）、図３０（ａ）〜（ｃ）及び図３１（ａ）〜（ｃ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１３５】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。但し、工程（１）及び（２）については、上述の第４実施形態における工程（１）及び（２）と同じであり、説明を省略する。
【０１３６】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、第４実施形態における工程（３）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する。そして、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜１５１を形成する（図２９（ａ）参照）。
【０１３７】
工程（４）
次に、第３実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＮ膜１５１上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図２９（ｂ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１３８】
工程（５）
次に、第４実施形態における工程（５）と同じく、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。また、ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第４実施形態における工程（５）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図２９（ｃ）参照）。
【０１３９】
工程（６）
次に、第４実施形態における工程（６）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする。また、ｎ型半導体基板１０５の他方の主面側のＳｉＯ2熱酸化膜１０７も除去する（図２９（ｄ）参照）。
【０１４０】
工程（７）
次に、第４実施形態における工程（７）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。また、ｎ型半導体基板１０５の他方の主面側にｎ型高濃度不純物領域１７１を熱拡散により形成する。そして、第４実施形態における工程（７）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞すると共に、ｎ型半導体基板１０５の他方の主面側にＳｉＯ2熱酸化膜１０７を形成する（図３０（ａ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１１１，１２５，１７１とは、ＳｉＯ2熱酸化膜１１３及びＳｉＮ膜１５１で電気的に絶縁されることとなる。
【０１４１】
工程（８）
次に、第４実施形態における工程（８）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３０（ｂ）参照）。
【０１４２】
工程（９）
次に、第４実施形態における工程（９）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第４実施形態における工程（９）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３０（ｃ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１４３】
工程（１０）
次に、第４実施形態における工程（１０）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図３１（ａ）参照）。図３１（ａ）では、電極配線１１７のみを開示している。
【０１４４】
工程（１１）
次に、第４実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図３１（ｂ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１４５】
工程（１２）
次に、第４実施形態における工程（１２）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図３１（ｃ）参照）。
【０１４６】
これらの工程（１）〜（１２）により、図３１（ｃ）に示された構成のホトダイオードアレイ１９１が完成する。
【０１４７】
以上、説明したように、上述の製造方法においては、第２〜第４実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１４８】
また、上述の製造方法においては、第３実施形態の製造方法と同じく、ＳｉＯ2熱酸化膜１０７上にＳｉＮ膜１５１を形成する工程を更に備えている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性をより一層確実に保つことができる。
【０１４９】
（第６実施形態）
次に、図３２〜図３５に基づいて、本発明の第６実施形態に係るホトダイオードアレイの製造方法ついて説明する。図３２（ａ）〜（ｄ）、図３３（ａ）〜（ｄ）、図３４（ａ）〜（ｄ）及び図３５は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１５０】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。
【０１５１】
工程（１）
まず、厚さ３００μｍ〜１ｍｍ（好ましくは４００μｍ程度。例えば、ｎ型半導体基板１０５の厚さ３００μｍ、シリコン単結晶層２０３の厚さ１００μｍ）のＳＯＩ（Silicon On Insulator）ウェハ２０１を用意する（図３２（ａ）参照）。ＳＯＩウェハ２０１は、シリコン単結晶層２０３、埋込みＳｉＯ2膜層２０５、ｎ型半導体基板１０５の積層構造である。なお、ｎ型半導体基板１０５はＳＯＩウェハ２０１の一方の主面（表面）側に位置し、シリコン単結晶層２０３はＳＯＩウェハ２０１の他方の主面（裏面）側に位置する。そして、第２実施形態における工程（２）と同じく、ｎ型半導体基板１０５（ＳＯＩウェハ２０１）の一方の主面にＳｉＯ2熱酸化膜１４０を形成し、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０をパターニングする（図３２（ｂ）参照）。
【０１５２】
工程（２）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、ＩＣＰ-ＲＩＥ等の高密度プラズマエッチングにより、ｎ型半導体基板１０５を貫通する貫通孔１０５ｃ，１０５ｄを当該ｎ型半導体基板１０５の一方の主面側から形成する（図３２（ｃ）参照）。図３２（ｃ）では、貫通孔１０５ｃのみを開示している。なお、貫通孔のエッチングはシリコンとＳｉＯ2のエッチング選択比の違いから埋め込みＳｉＯ2膜層２０５で停止する。
【０１５３】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、第２実施形態における工程（４）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する（図３２（ｄ）参照）。なお、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜を形成してもよい。
【０１５４】
工程（４）
次に、第２実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図３３（ａ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１５５】
工程（５）
次に、ｎ型半導体基板１０５の一方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３等を除去する。また、ＳＯＩウェハ２０１の他方の主面側に堆積したポリシリコン１４３をエッチングにより除去する。このとき、シリコン単結晶層２０３も除去され、エッチングは埋込みＳｉＯ2膜層２０５で停止する。エッチングには、ＳＦ6ガスなどを用いたＲＩＥなどによるドライエッチングやアルカリエッチング溶液を用いることができる。なお、ポリシリコン１４３の充填をエピタキシャル成長で行った場合には他方の主面側にはポリシリコンが堆積されない。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図３３（ｂ）参照）。
【０１５６】
工程（６）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３３（ｃ）参照）。
【０１５７】
工程（７）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３３（ｄ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【０１５８】
工程（８）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３４（ａ）参照）。
【０１５９】
工程（９）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３４（ｂ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１６０】
工程（１０）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図３４（ｃ）参照）。図３４（ｃ）では、電極配線１１７のみを開示している。
【０１６１】
工程（１１）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図３４（ｄ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１６２】
工程（１２）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図３５参照）。
【０１６３】
これらの工程（１）〜（１３）により、図３５に示された構成のホトダイオードアレイ２１１が完成する。
【０１６４】
以上、説明したように、上述の製造方法においては、貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上にＳｉＯ2熱酸化膜１１３を形成する工程及びＳｉＯ2熱酸化膜１１３よりも貫通孔１０５ｃの内側に貫通配線１１５を配置する工程を、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７を形成してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する工程の前に行っている。このため、貫通孔１０５ｃを画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好なＳｉＯ2熱酸化膜１１３が形成されることとなる。このＳｉＯ2熱酸化膜１１３は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１６５】
また、上述の製造方法において、ｎ型半導体基板１０５に、貫通孔１０５ｃを画成する壁面に沿ってｎ型高濃度不純物領域１１１を形成する工程を更に備えている。ところで、貫通孔１０５ｃを形成する際に、貫通孔１０５ｃを画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、貫通孔１０５ｃを画成する壁面に沿って形成されたｎ型高濃度不純物領域１１１により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【０１６６】
また、上述の製造方法において、貫通配線１１５を配置する工程において、ポリシリコン１４３を貫通孔１０５ｃ内に充填し、当該ポリシリコン１４３を貫通配線１１５としている。この場合、ポリシリコン１４３を貫通孔１０５ｃ内に充填する工程も、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７等を形成する工程の前に行われることとなる。ポリシリコン１４３は、ＬＰ−ＣＶＤやエピタキシャル成長などの高温プロセス（６００〜１２００℃程度）で形成することができる。このように高温で形成されたポリシリコン１４３は、後のホトダイオード形成工程の高温熱処理やポリシリコン１４３の露出面への熱酸化によるＳｉＯ2形成も可能となる。即ち、このようなポリシリコン１４３による貫通配線１１５は、断線が生じることなく高温にも耐えうる高い信頼性を持つ電極部材として優れている。また、不純物をドープしながら貫通孔１０５ｃ内にポリシリコン１４３を充填できるために、低抵抗な導電部材として機能するために高速な応答への対応も可能となる。
【０１６７】
（第７実施形態）
次に、図３６〜図３９に基づいて、本発明の第７実施形態に係るホトダイオードアレイの製造方法ついて説明する。図３６（ａ）〜（ｄ）、図３７（ａ）〜（ｃ）、図３８（ａ）〜（ｃ）及び図３９は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１６８】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。但し、工程（１）及び（２）については、上述の第２実施形態における工程（１）及び（２）と同じであり、説明を省略する。
【０１６９】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、ＩＣＰ-ＲＩＥにより、ｎ型半導体基板１０５を貫通する貫通孔１０５ｃ，１０５ｄを当該ｎ型半導体基板１０５の一方の主面側から形成する（図３６（ａ）参照）。図３６（ａ）では、貫通孔１０５ｃのみを開示している。
【０１７０】
工程（４）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、第２実施形態における工程（４）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する（図３６（ｂ）参照）。なお、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜を形成してもよい。
【０１７１】
工程（５）
次に、第２実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図３６（ｃ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。なお、図３６（ｃ）は、エピタキシャル成長によりポリシリコン１４３の堆積した例を示している。
【０１７２】
工程（６）
次に、ｎ型半導体基板１０５の一方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図３６（ｄ）参照）。なお、ＬＰ−ＣＶＤによりポリシリコンを堆積した場合、ｎ型半導体基板１０５の他方の主面側に堆積したポリシリコンはエッチングにより除去する。このとき、エッチングはｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７で停止する。なお、エッチングには、ＳＦ6ガスなどを用いたＲＩＥなどによるドライエッチングやアルカリエッチング溶液を用いることができる。
【０１７３】
工程（７）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３７（ａ）参照）。
【０１７４】
工程（８）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３７（ｂ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【０１７５】
工程（９）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３７（ｃ）参照）。
【０１７６】
工程（１０）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３８（ａ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１７７】
工程（１１）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図３８（ｂ）参照）。図３８（ｂ）では、電極配線１１７のみを開示している。
【０１７８】
工程（１２）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図３８（ｃ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１７９】
工程（１３）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図３９参照）。
【０１８０】
これらの工程（１）〜（１３）により、図３９に示された構成のホトダイオードアレイ２２１が完成する。
【０１８１】
以上、説明したように、上述の製造方法においては、第６実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１８２】
本発明は、前述した実施形態に限定されるものではない。例えば、本実施形態においては、本発明を複数のｐｎ接合が２次元的に縦横に規則正しく配列されたホトダイオードアレイに適用したが、これに限られることなく、ｐｎ接合が１次元的に配列されたホトダイオードアレイや、１つのｐｎ接合を有する素子にも本発明を適用することができる。
【０１８３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体基板と、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材との間の電気絶縁性を確保することが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係るホトダイオードアレイの平面図である。
【図２】第１実施形態に係るホトダイオードアレイの断面図である。
【図３】（ａ）は貫通孔の形状の平面図、（ｂ）はそのIII−III断面図、（ｃ）は斜視図である。
【図４】ホトダイオードアレイの断面図である。
【図５】ホトダイオードアレイの断面図である。
【図６】ホトダイオードアレイの断面図である。
【図７】ホトダイオードアレイの製造工程を説明する断面図である。
【図８】ホトダイオードアレイの製造工程を説明する断面図である。
【図９】ホトダイオードアレイの製造工程を説明する断面図である。
【図１０】ホトダイオードアレイの製造工程を説明する断面図である。
【図１１】ホトダイオードアレイの製造工程を説明する断面図である。
【図１２】ホトダイオードアレイの断面図である。
【図１３】ホトダイオードアレイの断面図である。
【図１４】ホトダイオードアレイの断面図である。
【図１５】第２実施形態に係るホトダイオードアレイの構成を示す模式図である。
【図１６】第２実施形態に係るホトダイオードアレイの平面図である。
【図１７】図１６におけるXVII−XVII線に沿った断面構成を説明するための図である。
【図１８】第２実施形態に係るホトダイオードアレイの変形例を示す平面図である。
【図１９】図１８におけるXIX−XIX線に沿った断面構成を説明するための図である。
【図２０】（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２１】（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２２】（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２３】（ａ）〜（ｄ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２４】（ａ）〜（ｄ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２５】（ａ）及び（ｂ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２６】（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２７】（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２８】（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２９】（ａ）〜（ｄ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３０】（ａ）〜（ｃ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３１】（ａ）〜（ｃ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３２】（ａ）〜（ｄ）は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３３】（ａ）〜（ｄ）は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３４】（ａ）〜（ｄ）は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３５】第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３６】（ａ）〜（ｄ）は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３７】（ａ）〜（ｃ）は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３８】（ａ）〜（ｃ）は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３９】第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【符号の説明】
１…ホトダイオードアレイ、３…ｎ型シリコン基板、４…ｐｎ接合、５…ｐ型不純物拡散層、７…分離層、９…熱酸化膜、１２…貫通孔、１７…貫通電極、１９…ｎ+型不純物濃度層、２３…シリコン窒化膜、２５…ｎ+層、２７…ＳｉＯ2膜、１０１…ホトダイオードアレイ、１０３…ｐｎ接合、１０５…ｎ型半導体基板、１０５ａ…ｎ型半導体領域、１０５ｂ…ｎ型高濃度不純物領域、１０５ｃ…貫通孔、１０７…熱酸化膜（ＳｉＯ2熱酸化膜）、１０９…ｐ型不純物拡散領域、１１１…ｎ型高濃度不純物領域、１１３…熱酸化膜（ＳｉＯ2熱酸化膜）、１１５…貫通配線、１１７…電極配線、１２５…ｎ型高濃度不純物領域、１３１，１６１，１８１，１９１，２１２，２２１…ホトダイオードアレイ、１４０…ＳｉＯ2熱酸化膜、１４１…孔、１４３…ポリシリコン、１５１…シリコン窒化膜、１７１…ｎ型高濃度不純物領域、２０１…ＳＯＩウェハ、２０３…シリコン単結晶層、２０５…埋込みＳｉＯ2膜層。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
この種の半導体装置として、従来から、半導体基板の一方の主面側から他方の主面側に貫通して設けられた貫通配線（導電性部材）を通して、半導体基板の一方の主面側に形成されたホトダイオードの出力を他方の主面側に導くものが知られている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００１−３１８１５５号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記貫通配線及び当該貫通配線を設けるための貫通孔の形成は、ホトダイオード及び当該ホトダイオードに電気的に接続される配線を形成する工程の後に行うのが一般的である。このように、貫通孔及び貫通配線を形成工程がホトダイオード及び配線を形成する工程の後であると、配線が溶融するといった問題を回避するため、低温プロセス（プラズマＣＶＤ、スパッタ等）を用いる必要がある。例えば、貫通孔を形成した後に、プラズマＣＶＤにより貫通孔を画成する内壁面上に絶縁膜を形成し、そして、プラズマＣＶＤやメッキにより貫通孔内に導電性材料（例えば、銅）を堆積させている。
【０００５】
しかしながら、プラズマＣＶＤ、スパッタ等により形成された絶縁膜は、非常にポーラスであり、また、貫通孔のアスペクト比（孔の深さ／孔径）が大きくなると膜厚が不均一（場合によっては、不着部分も生じる）となり、電気絶縁性に乏しい膜質となってしまう。
【０００６】
本発明は上述の点に鑑みてなされたもので、半導体基板と、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材との間の電気絶縁性を確実に保つことが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、一方の主面側にホトダイオードが形成された半導体基板を備えた半導体装置であって、半導体基板には、一方の主面側から他方の主面側に貫通する貫通孔が形成されており、貫通孔に設けられ、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材と、貫通孔を画成する半導体基板の壁面上に形成され、半導体基板と導電性部材との間に配置される熱酸化膜と、を有することを特徴としている。
【０００８】
本発明に係る半導体装置では、熱酸化膜が貫通孔を画成する半導体基板の壁面上に形成され、半導体基板と導電性部材との間に配置されている。この熱酸化膜は、非常に均一な厚みで形成できる点、膜が緻密である点、シリコン界面の状態を安定にする点、及び、後のホトダイオードプロセスにおける高温熱処理に耐えうる点において優れている。これにより、半導体基板と導電性部材との間の電気絶縁性を確実に保つことができる。
【０００９】
また、半導体基板には、当該半導体基板と同じ導電型の高濃度不純物領域が貫通孔を画成する壁面に沿って形成されていることが好ましい。ところで、貫通孔を形成する際に、貫通孔を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、貫通孔を画成する壁面に沿って形成された高濃度不純物領域により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００１０】
また、半導体基板の他方の主面側には、当該半導体基板と同じ導電型の高濃度不純物領域が壁面に沿って形成された高濃度不純物領域に連続して形成されていることが好ましい。このように構成した場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、基板電極を貫通配線を介さずに半導体基板の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００１１】
また、半導体基板の一方の主面側には、当該半導体基板と同じ導電型の高濃度不純物領域が壁面に沿って形成された高濃度不純物領域に連続し、且つ、ホトダイオードを取り囲むように形成されていることが好ましい。このように構成した場合、ホトダイオードが電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、また、ホトダイオードの空乏層の広がり方を制御することができる。なお、複数のホトダイオードが形成されている場合には、ホトダイオード間のクロストークを低減することもできる。
【００１２】
また、熱酸化膜上に形成され、当該熱酸化膜と導電性部材との間に配置される窒化膜を更に有することが好ましい。窒化膜は、熱酸化膜よりも更に緻密な膜であり、半導体基板と導電性部材との間の電気絶縁性をより一層確実に保つことができる。
【００１３】
また、導電性部材の材料は、ポリシリコンであることが好ましい。なお、このポリシリコンには不純物がドープされて低抵抗化されていることが更に好ましい。また、熱酸化膜の材料は、ＳｉＯ2であることが好ましい。
【００１４】
また、半導体基板の一方の主面上に形成される電気絶縁膜と、電気絶縁膜上に形成され、ホトダイオードと導電性部材とを電気的に接続する電気配線と、を更に有することが好ましい。このように構成した場合、半導体基板におけるホトダイオードが形成された領域の表面が電気絶縁層あるいは電気配線の表面よりも窪んだ位置とされる。このため、半導体基板の一方の主面側から平コレットを接触させて半導体装置を実装する場合でも、ホトダイオードが形成された領域の表面や接合界面を傷付けることなく実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【００１５】
また、ホトダイオードはアレイ状に複数配置されており、貫通孔及び導電性部材は、隣接するホトダイオード間に配置されていることが好ましい。
【００１６】
一方、本発明に係る半導体装置の製造方法は、半導体基板を用意し、半導体基板に当該半導体基板の厚み未満の深さを有する孔を一方の主面側から形成する工程と、孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程と、熱酸化膜よりも孔の内側に導電性部材を配置する工程と、孔が貫通するように、半導体基板を他方の主面側から薄型化する工程と、導電性部材が配置された半導体基板の一方面側にホトダイオードを形成する工程と、導電性部材とホトダイオードとを電気的に接続する工程と、を備えることを特徴としている。
【００１７】
本発明に係る半導体装置の製造方法では、孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程及び熱酸化膜よりも孔の内側に導電性部材を配置する工程を、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行っている。このため、孔を画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好な熱酸化膜が形成されることとなる。この熱酸化膜は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、半導体基板と導電性部材との間の電気絶縁性を確実に保つことができる。
【００１８】
また、半導体基板に、孔を画成する壁面に沿って当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることが好ましい。ところで、孔を形成する際に、孔を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、孔を画成する壁面に沿って形成された高濃度不純物領域により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００１９】
また、半導体基板は、他方の主面側に当該半導体基板と同じ導電型の高濃度不純物領域を有しており、上記孔を形成する工程において、孔を他方の主面側の高濃度不純物領域に達するように形成し、上記高濃度不純物領域を形成する工程において、壁面に沿って形成する高濃度不純物領域を他方の主面側の高濃度不純物領域に連続して形成することが好ましい。この場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、基板電極を貫通配線を介さずに半導体基板の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００２０】
また、導電性部材を配置する工程において、導電性部材の材料がポリシリコンであり、当該ポリシリコンを孔内に充填することが好ましい。この場合、ポリシリコンを孔内に充填する工程も、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行われることとなる。ポリシリコンは、ＬＰ−ＣＶＤやエピタキシャル成長などの高温プロセス（６００〜１２００℃程度）で形成することができる。このように高温で形成されたポリシリコンは、後のホトダイオード形成工程の高温熱処理やポリシリコンの露出面への熱酸化によるＳｉＯ2形成も可能となる。即ち、このようなポリシリコンによる貫通配線は、断線が生じることなく高温にも耐えうる高い信頼性を持つ電極部材として優れている。また、不純物をドープしながら孔内にポリシリコンを充填できるために、低抵抗な導電部材として機能するために高速な応答への対応も可能となる。
【００２１】
また、本発明に係る半導体装置の製造方法は、半導体基板を用意し、半導体基板に貫通孔を形成する工程と、貫通孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程と、熱酸化膜よりも貫通孔の内側に導電性部材を配置する工程と、導電性部材が配置された半導体基板の一方面側にホトダイオードを形成する工程と、導電性部材とホトダイオードとを電気的に接続する工程と、を備えることを特徴としている。
【００２２】
本発明に係る半導体装置の製造方法では、貫通孔を画成する半導体基板の壁面上に熱酸化膜を形成する工程及び熱酸化膜よりも貫通孔の内側に導電性部材を配置する工程を、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行っている。このため、貫通孔を画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好な熱酸化膜が形成されることとなる。この熱酸化膜は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、半導体基板と導電性部材との間の電気絶縁性を確実に保つことができる。
【００２３】
また、半導体基板に、貫通孔を画成する壁面に沿って当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることが好ましい。ところで、貫通孔を形成する際に、貫通孔を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、貫通孔を画成する壁面に沿って形成された高濃度不純物領域により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００２４】
また、半導体基板は、他方の主面側に当該半導体基板と同じ導電型の高濃度不純物領域を有しており、上記高濃度不純物領域を形成する工程において、半導体基板の壁面に沿って形成する高濃度不純物領域を他方の主面側の高濃度不純物領域に連続して形成することが好ましい。この場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、基板電極を貫通配線を介さずに半導体基板の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００２５】
また、導電性部材を配置する工程において、導電性部材の材料がポリシリコンであり、当該ポリシリコンを貫通孔内に充填することが好ましい。この場合、ポリシリコンを貫通孔内に充填する工程も、ホトダイオードを形成する工程及び導電性部材とホトダイオードとを電気的に接続する工程の前に行われることとなる。このため、ポリシリコンを貫通孔内に充填する工程においても、低温プロセスを用いる必要はなく、貫通孔内に密にポリシリコンを充填して、導電性部材とすることができる。この結果、導電性部材に断線が生じることなく、導電性部材の電気伝導性を高めることができる。
【００２６】
また、熱酸化膜上に窒化膜を形成する工程を更に備えることが好ましい。窒化膜は、熱酸化膜よりも更に緻密な膜であり、半導体基板と導電性部材との間の電気絶縁性をより一層確実に保つことができる。
【００２７】
また、熱酸化膜の材料は、ＳｉＯ2であることが好ましい。
【００２８】
また、半導体基板の一方の主面上に電気絶縁膜を形成する工程を更に備え、導電性部材とホトダイオードとを電気的に接続する工程において、電気絶縁膜にホトダイオード及び導電性部材に対応してそれぞれ開口を形成し、当該開口を通してホトダイオードと導電性部材とを電気的に接続する電気配線を電気絶縁膜上に形成することが好ましい。この場合、半導体基板におけるホトダイオードが形成された領域の表面が電気絶縁層あるいは電気配線の表面よりも窪んだ位置とされる。このため、半導体基板の一方の主面側から平コレットを接触させて半導体装置を実装する場合でも、ホトダイオードが形成された領域の表面や接合界面を傷付けることなく実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【００２９】
また、半導体基板の一方の主面側に、壁面に沿って形成された高濃度不純物領域に連続し、且つ、ホトダイオードが形成される領域を取り囲むように当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることが好ましい。この場合、ホトダイオードが電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、また、ホトダイオードの空乏層の広がり方を制御することができる。なお、複数のホトダイオードが形成されている場合には、ホトダイオード間のクロストークを低減することもできる。
【００３０】
【発明の実施の形態】
本発明の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。なお、本実施形態においては、本発明をホトダイオードアレイに適用した例を示している。
【００３１】
（第１実施形態）
まず、図１〜図１４を参照して、本発明の第１実施形態について説明する。
【００３２】
図１は、第１実施形態に係るホトダイオードアレイの一部を拡大した平面図であり、図２はその断面図である。以下の説明において、光が入射する面を表面とし、その対向する面を裏面とする。
【００３３】
本第１実施形態のホトダイオードアレイ１は表面側に複数のｐｎ接合４が縦横に規則正しくアレイ状に配列されており、ｐｎ接合の一つ一つがホトダイオードアレイの１受光画素としての機能を有している。ホトダイオードアレイ１は２７０μｍの厚さ、不純物濃度１×１０12〜１０15/ｃｍ3のｎ型シリコン基板３を有し、５００μｍ×５００μｍの大きさ、基板の厚さ方向の深さ０．５〜１μｍ、１．５ｍｍ程度のピッチで不純物濃度１×１０13〜１０20/ｃｍ3の複数のｐ型不純物拡散層５が配置されている。ｎ型シリコン基板３と複数のｐ型不純物拡散層５との間で形成されるｐｎ接合４により、上記受光画素が構成されている。また、ｐ型不純物拡散層５同士の間には、ホトダイオード間を分離し、不要なキャリアをトラップすることによって暗電流を低減させるためのｎ+型不純物領域（分離層）７が配置されている。
【００３４】
隣接するｐｎ接合４同士の間には、貫通孔１２が設けられている。この貫通孔１２は、図３（ａ）〜（ｃ）にも示されるように、ｎ型シリコン基板３の表面側に形成された第１孔部１１（垂直孔部）と、裏面側に形成された第２孔部１３（錐形孔部）を含んでいる。図３（ａ）は貫通孔１２の形状の平面図、（ｂ）はそのIII-III断面図、（ｃ）は斜視図である。
【００３５】
第１孔部１１は、基板３の厚さ方向と略平行に直径１０μｍで基板３の表面側に空けられている。第１孔部１１は基板の厚さ方向と略平行かつ円柱状に形成され、分離層７を貫く位置に形成されている。また、孔の深さはｐ型不純物拡散層５の形成された深さ以上に達するように形成されている。このことによってｐｎ接合４から延びる空乏層の方向を第１孔部１１が制限することがなくなり、ｐ型不純物拡散層５を近接して設けることができるようになっている。
【００３６】
第２孔部１３は基板３の裏面側から四角錐形状に形成され、孔径は裏面側ほど大きく、表面側ほど小さくなっている。第２孔部１３は裏面側から基板３の結晶方位によるエッチング速度の違いを利用した異方性エッチングにより形成されているため、孔部壁面には（１１１）面が露出しており、壁面はホトダイオードアレイのアレイ方向に対しておよそ５４．７°の角を成している（図３（ｂ）の角度α≒５４．７°である）。第２孔部１３が四角錐状に形成されていることによって孔部内壁に導電体層（貫通電極）を設けやすくなっている。
【００３７】
第１孔部１１と第２孔部１３とは基板内部で連結されて一つの貫通孔１２を成している。基板表面及び裏面は貫通孔１２の壁面、ｐ型不純物拡散層５の表面側を含めシリコンの熱酸化膜９で覆われている。なおシリコン酸化膜に限らず必要なホトダイオードの波長感度に応じてＡＲコートを形成してもよい。ＡＲコートはＳｉＯ2、ＳｉＮ単層やこれらを含む絶縁体複合膜あるいは積層膜とすればよい。
【００３８】
貫通電極１７はアルミニウムで上記熱酸化膜９の上層に形成され、熱酸化膜９に空けられたコンタクトホール１５を通じてｐ型不純物拡散層５と接触している。さらに貫通孔１２の壁面を通じて裏面側に連なって形成されておりｐ型不純物拡散層５との電気的な接触を裏面側から取ることができるようになっている。このとき第１孔部１１が貫通電極１７の金属で埋まり、基板表面側と裏面側が空間的に分断されるような構成にしても、ｐ型不純物拡散層５と裏面側との電気的な接触が失われることはないため差し支えない（図４参照）。ここで、貫通電極１７の材料はアルミニウムに限られるものではなく、銅、ニッケル、金、タングステン、チタン、ポリシリコンなど、又はそれらを含む合金あるいは積層金属を用いてもよい。なお、上記熱酸化膜９のかわりにＣＶＤよる酸化膜を用いてもよい。また、上記熱酸化膜９と貫通電極１７の間にＣＶＤによる酸化膜や窒化膜を介在させてもよい。これによりシリコン基板と貫通電極１７の間で高い絶縁性を確保できる。
【００３９】
また、貫通孔１２内部において、貫通電極１７の上層に樹脂等の充填材料１０を充填することによって貫通孔１２を埋めてしまってもよい（図５参照）。こうすることにより基板表面側と裏面側が空間的に分断されるが、ｐ型不純物拡散層５と裏面側との電気的な接触は失われることもなく、ホトダイオードアレイ１の機械的強度を向上することができる。このとき貫通孔１２に充填する材料として、エポキシ、ポリイミド、アクリル、シリコーン、ウレタンなどを含む樹脂系絶縁材料またはこれらの絶縁材料に電気導電性フィラーを含む電気導電性樹脂を用いる。
【００４０】
同様に、貫通孔１２内部に導電性材料１０を充填することによって貫通孔１２を埋めてしまってもよい（図６参照）。充填した導電性材料はホトダイオードアレイ１の機械的強度を向上させるばかりでなく、図６に示すように第２孔部１３の裏面の縁を越えて盛り上げ、裏面の縁を越えた部分を半球状に形成することによってそのままバンプ電極として用いることができる。導電性材料１０は、半田や電気導電性フィラーを含む電気導電性樹脂などを用いればよい。
【００４１】
次に、上記ホトダイオードアレイの製造方法について説明する。以下、貫通孔１２の内部にポリイミド樹脂が充填されたホトダイオードアレイ（図５参照）について説明する。まず、結晶面（１００）のｎ型半導体基板３を用意する。基板表面に熱酸化を施して熱酸化膜９を形成し、次工程のｎ+熱拡散のマスクとして利用する。分離層７となる位置の熱酸化膜をホトエッチングプロセスにより開口させリンを熱拡散し、熱酸化する。このとき、裏面全域にもリンが拡散され、ｎ+型不純物濃度層１９が形成される（図７参照）。
【００４２】
次にｐｎ接合４を形成する領域の熱酸化膜を同様に開口させボロンを熱拡散し、熱酸化する。このｐｎ接合４の領域が受光画素に対応する部分となる。また、ｐ+、ｎ+層にコンタクトホール１５を設ける。裏面にプラズマCVDあるいはLP-CVDによりシリコン窒化膜(SiN)２３を形成し、第２孔部１３を形成する部分のシリコン窒化膜２３をエッチングにより除去する。第２孔部１３を形成する部分は分離層７に対応する裏面側の位置となる（図８参照）。このとき、シリコン窒化膜２３の除去部分の形状及びサイズは第２孔部１３の四角錐頂点が後述するアルカリエッチングによって基板表面側まで達しないようにし、かつ四角錐頂点が表面側の分離層７に対応する位置となるように予め設計する。
【００４３】
そして、表面を保護しながらアルカリ（例えば水酸化カリウム溶液、TMAH、ヒドラジン、ＥＤＰなど）エッチングにより裏面側より異方性エッチングを施し、第２孔部１３を形成する。すなわち、基板の結晶面（１００）からエッチングを行い、（１１１）面を露出させる。第２孔部１３はエッチングにより四角錐（ピラミッド）状に形成され、四角錐形状の頂点までエッチングされたところで自動的にストップする（図９参照）。または、四角錐形状の頂点に達する前にエッチングをストップさせてもよい。次に、形成された四角錐の頂点に対応した部分に、表面側からドライエッチングを施し、第１孔部１１を形成することによって第２孔部１３の四角錐頂点と繋がるまでエッチングを行い、第１孔部１１と第２孔部１３とで形成される貫通孔１２を形成する。そして、貫通孔壁面からイオン注入もしくは拡散を行いｎ+層２５を形成することによって、貫通孔１２を取り囲んだｎ+層２５を形成する（図１０参照）。
【００４４】
このｎ+層２５は分離層７及び裏面側のｎ+型不純物濃度層１９とつながることになる。その後、側壁の絶縁を確保するために熱酸化によりSiO2膜２７を形成する。図示ないが、この熱酸化の際にはコンタクトホールの酸化を防ぐためにLP-CVDによるSiN層を形成している。側壁の絶縁膜はこのSiO2膜２７の他にSiNとの積層膜、CVDによるSiO2膜などでも良い。次に貫通電極１７を形成するために両面からアルミニウムをスパッタ装置によりデポジションしレジスト形成してエッチングにより所望のパターンを形成する。貫通電極１７の材料は、アルミニウムに限ったものではなく、また、電極の形成方法はスパッタ法に限ったものではない。例えば、CVDによるポリシリコンに電気抵抗を下げる拡散を施しても良い。この場合は、コンタクトホール部のみアルミニウムにして前記ポリシリコンと電気的に接続すればよい。
【００４５】
裏面側に感光性ポリイミド層２９を形成しバンプ電極３３を配置したい場所のみ開口する。そして、バンプ電極３３と電気的・物理的に接続が優れた金属で形成されたUnder Bump Metal（以下「ＵＢＭ」という）を介してバンプ電極３３を形成する。例えばバンプ電極３３を半田バンプとする場合、半田はアルミと濡れないために濡れ性金属を形成し仲介する必要がある。この場合のUBMは無電解メッキでNi-Auを形成したり、リフトオフ法でTi-Pt-AuやCr-Auを形成することで実現できる。前記、ポリイミド層のかわりにアクリル層やエポキシ層やそれらを含む複合素材の層とすることもできる。半田バンプは、半田ボール搭載法や印刷法で所定のUBM部分に半田を形成しリフロすることによって形成することができる。バンプ電極３３は半田バンプに限ったものではなく金バンプ、ニッケルバンプ、銅バンプ、導電性樹脂バンプなど金属を含む導電性バンプとしても良い（図１１参照）。
【００４６】
上記製造方法ではまずｎ型半導体基板を準備し熱拡散によりｎ+型不純物濃度層を形成したが、予め熱拡散またはエピタキシャル成長によってｎ+型不純物濃度層を設けたｎ型半導体基板を準備してもよい。こうすることにより図１２に示すようにホトダイオードアレイのｎ+型不純物濃度層の厚さを厚くすることができ、実質ｐ型不純物拡散層５とｎ+型不純物濃度層１９の間を狭くすることが可能となり、それにより抵抗成分が低減でき高速応答性を向上させることができる。また、実質ｐ型不純物拡散層５とｎ+型不純物濃度層１９の間を調節することで仕様に応じた分光感度カーブ特性を得ることが可能となる。
【００４７】
以下、上記ホトダイオードアレイ及びその製造方法の作用について説明する。上記ホトダイオードアレイは先にアルカリエッチングにより裏面側から第２孔部１３を形成し、その後第１孔部１１を形成することにより貫通孔１２を形成している。よって、アルカリエッチング工程の時点ではまだ、貫通孔が完成していないためアルカリエッチングによる表面側への侵食が起こらず、特に受光面への悪影響がないため歩留まり低下を防止することができる。
【００４８】
また、アルカリエッチング工程において第２孔部１３が四角錐形状の頂点までエッチングされたところでストップするため、別途エッチングストップ層等を設ける必要がなくなる。さらに、貫通孔１２の大部分（第２孔部１３）は結晶方位によるエッチング速度の違いを利用した異方性エッチングにより形成しているので壁面には凹凸が少なく、滑らかな貫通孔壁面を得ることができる。よって、貫通孔壁面のダメージによる不要キャリアの発生も少なくなり、暗電流を低減することができる。
【００４９】
図１３はホトダイオードアレイの貫通孔１２付近の断面の概略図である。第２孔部１３の壁面はホトダイオードアレイのアレイ方向に対して５４．７°の角をなしており、第１孔部１１の壁面は上記アレイ方向に対して略垂直である。アルカリエッチングのみを用い、貫通孔が第２孔部１３のみで形成されているとした場合には第２孔部とホトダイオードアレイ表面が直接繋がり、それらの面同士がなす角度は鋭角となるが（図１４参照）、上記ホトダイオードアレイでは図１３（ａ）に示すように２つの孔部を連結して貫通孔１２が形成されているため孔部の連結部分のなす角Ｂは９０°以上となる。さらに第２孔部１３とホトダイオード裏面とのなす角Ａも９０°以上であり、第１孔部１１とホトダイオード表面のなす角Ｃは略９０°となる。よって表面から貫通孔１２壁面、裏面へと連なる貫通電極１７は鋭角に曲げられている部分がなく、形成時のカバレッジ不良による導通不良の発生を抑制することができる。さらに、第１孔部１１作成時のドライエッチングの条件によって図１３（ｂ）に示すように第１孔部１１をテーパ状に形成し角Ｃを９０°以上にすることもできる。こうすることによりさらに導通不良を抑制することができる。
【００５０】
上記ホトダイオードでは第２孔部１３はアルカリエッチングにより形成しているので貫通孔１２の壁面へのイオン注入が可能となり、イオン注入により容易にｎ+層２５を形成することができる。形成されたｎ+層２５は各ホトダイオードを分離する分離層としての役割を果たすとともに不要キャリアをトラップし暗電流を低減させる役割を果たす。
【００５１】
上記ホトダイオードでは第１孔部１１は分離層７を貫くように形成される。よって第１孔部１１形成のドライエッチングの際に孔部内壁のダメージ等があったとしても、生じる不要キャリアは分離層７にトラップされることとなる。よって、上記ホトダイオードアレイは貫通電極を形成した場合のダメージに起因するリーク電流等を防止することができる。
【００５２】
また、本第１実施形態においては、熱酸化膜９が貫通孔１２を画成する基板３の壁面上に形成され、基板３と貫通電極１７との間に配置されている。この熱酸化膜９は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、基板３と貫通電極１７との間の電気絶縁性を確実に保つことができる。
【００５３】
（第２実施形態）
次に、図１５〜図１７に基づいて、本発明の第２実施形態について説明する。
【００５４】
図１５は、本第２実施形態に係るホトダイオードアレイの構成を示す模式図である。図１６は、本第２実施形態に係るホトダイオードアレイの平面図であり、図１７は、図１６におけるXVII−XVII線に沿った断面構成を説明するための図である。
【００５５】
図１５に示すように、本第２実施形態のホトダイオードアレイ１０１は、複数のｐｎ接合１０３が２次元的に縦横に規則正しく配列されており、ｐｎ接合の一つ一つがホトダイオードの光感応画素としての機能を有している。本実施形態において、ｐｎ接合１０３は、６４（８×８）個の２次元配置されている。
【００５６】
ホトダイオードアレイ１０１は、シリコン（Ｓｉ）からなるｎ型（第一導電型）の半導体基板１０５を備えている。ｎ型半導体基板１０５は、基板１０５の一方の主面（基板表面）側に位置するｎ型半導体領域１０５ａと、基板１０５の他方の主面（基板裏面）側からｎ型不純物を拡散してなるｎ型高濃度不純物領域１０５ｂとを有している。
【００５７】
ｎ型半導体基板１０５は、その厚みが１５０〜５００μｍ（好ましくは、４００μｍ程度）である。ｎ型半導体領域１０５ａの不純物濃度は、１×１０12〜１０15／ｃｍ3であり、ｎ型高濃度不純物領域１０５ｂの不純物濃度は、１×１０13〜１０20／ｃｍ3である。
【００５８】
ｎ型半導体基板１０５の一方の主面（表面）及び他方の主面（裏面）には、パッシベーション膜及び電気絶縁膜としての熱酸化膜１０７が形成されている。この熱酸化膜１０７の材料はＳｉＯ2であり、厚みは０．０５〜１μｍ（好ましくは０．１μｍ程度）である。
【００５９】
ｎ型半導体基板１０５にはその一方の主面側において、ｐ型（第２導電型）不純物拡散領域１０９が縦横の規則正しいアレイ状に２次元配列されている。この各ｐ型不純物拡散領域１０９とｎ型半導体領域１０５ａとの間で形成されるｐｎ接合１０３により、各ホトダイオードの光感応画素が構成されている。ｐ型不純物拡散領域１０９の不純物濃度は１×１０13〜１０20／ｃｍ3であり、深さが０．０５〜２０μｍ（好ましくは１μｍ程度）である。
【００６０】
隣接するｐ型不純物拡散領域１０９同士の間には、ホトダイオード間を電気的に分離するｎ型高濃度不純物領域（分離層）１１１が配置されている。このｎ型高濃度不純物領域１１１は、ｐ型不純物拡散領域１０９（ホトダイオード）を取り囲むように、基板１０５の一方の主面側からｎ型不純物を拡散して形成されている。このｎ型高濃度不純物領域１１１は、隣接するホトダイオードを電気的に分離する機能を有するものである。ｎ型高濃度不純物領域１１１を設けることにより、隣接するホトダイオードが電気的に確実に分離され、ホトダイオード同士のクロストークを低減することができ、また、ブレークダウン電圧（逆方向耐圧）を制御することもできる。ｎ型高濃度不純物領域１１１の不純物濃度は１×１０13〜１０20／ｃｍ3であり、厚みは０．５〜３０μｍ（好ましくは４μｍ程度）である。
【００６１】
ｎ型半導体基板１０５には、隣接するｐ型不純物拡散領域１０９（ホトダイオード）間に、一方の主面側から他方の主面側に貫通する貫通孔１０５ｃが形成されている。貫通孔１０５ｃは、ｐ型不純物拡散領域１０９それぞれに対応して設けられている。貫通孔１０５ｃの内径は、１０〜１００μｍ（好ましくは５０μｍ程度）である。
【００６２】
貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上には、熱酸化膜１１３が形成されている。また、この熱酸化膜１１３は、熱酸化膜１０７と連続して形成されている。熱酸化膜１１３の材料はＳｉＯ2であり、厚みは０．０５〜３μｍ（好ましくは０．１μｍ程度）である。
【００６３】
また、貫通孔１０５ｃ内には、熱酸化膜１１３の内側に導電性部材としての貫通配線１１５が設けられている。貫通配線１１５の材料はリンを１×１０15〜１０20／ｃｍ3程度ドープして低抵抗化したポリシリコンであり、直径は１０〜１００μｍ（好ましくは５０μｍ程度）である。熱酸化膜１１３は、ｎ型半導体基板１０５と貫通配線１１５との間に配置されることとなる。
【００６４】
貫通配線１１５の一端側の部分（ｎ型半導体基板１０５の一方の主面側に位置する部分）は、熱酸化膜１０７に形成されたコンタクトホールを通して電極配線１１７の一端側の部分に電気的に接続されている。電極配線１１７は、熱酸化膜１０７上に形成されており、その他端側の部分が熱酸化膜１０７に形成されたコンタクトホールを通してｐ型不純物拡散領域１０９に電気的に接続されている。電極配線１１７の材料はアルミニウムであり、厚みは１μｍ程度である。
【００６５】
貫通配線１１５の他端側の部分（ｎ型半導体基板１０５の他方の主面側に位置する部分）は、熱酸化膜１０７に形成されたコンタクトホールを通して電極パッド１１９が電気的に接続されている。電極パッド１１９の材料はアルミニウムであり、厚みは０．０５〜５μｍ（好ましくは１μｍ程度）である。また、その各電極パッド１１９に、アンダーバンプメタル（以下、ＵＢＭと称する）１２１を介して半田のバンプ電極１２３が接続されている。
【００６６】
ＵＢＭ１２１は、半田との界面接合が強く、アルミニウムへの半田成分の拡散を防止できるものが好ましく、多層膜構造とされることが多い。この多層膜構造としては、無電解メッキによるニッケル（Ｎｉ）−金（Ａｕ）等がある。この構造は、アルミニウムが露出している領域にニッケルのメッキを厚く（３〜１５μｍ）形成し、その上に薄く（０．０５〜０．１μｍ）金をメッキするものである。金は、ニッケルの酸化を防ぐためのものである。他には、チタン（Ｔｉ）−白金（Ｐｔ）−金（Ａｕ）やクロム（Ｃｒ）−金（Ａｕ）をリフトオフにより形成した構造もある。
【００６７】
また、ｎ型半導体基板１０５には、貫通孔１０５ｃを画成する壁面に沿ってｎ型高濃度不純物領域１２５が形成されている。このｎ型高濃度不純物領域１２５は、ｎ型高濃度不純物領域１０５ｂ及びｎ型高濃度不純物領域１１１と連続して形成されている。ｎ型高濃度不純物領域１２５の不純物濃度は１×１０13〜１０20／ｃｍ3であり、深さは０．５〜３０μｍ（好ましくは４μｍ程度）である。
【００６８】
ｎ型高濃度不純物領域１１１は、図１６に示されるように、貫通孔１０５ｃが形成されるｐ型不純物拡散領域１０９（ホトダイオード）間の領域において連続して形成されている。
【００６９】
ｎ型高濃度不純物領域１１１の上方には、熱酸化膜１０７を介して基板電極配線１２７が形成されている。基板電極配線１２７の材料はアルミニウムであり、厚みは１μｍ程度である。基板電極配線１２７は、熱酸化膜１０７に形成されたコンタクトホール（図示せず）を通してｎ型高濃度不純物領域１１１と電気的に接続されている。基板電極配線１２７は、ｎ型半導体基板１０５に形成された貫通孔１０５ｄ内に絶縁層を介して配置された貫通配線１２９の一端側の部分（ｎ型半導体基板１０５の一方の主面側に位置する部分）に電気的に接続されている。貫通配線１２９の他端側の部分（ｎ型半導体基板１０５の他方の主面側に位置する部分）には、貫通配線１１５と同じく、熱酸化膜１０７に形成されたコンタクトホールを通して電極パッド（いずれも図示せず）が電気的に接続されている。また、その各電極パッドには、ＵＢＭを介して半田のバンプ電極（いずれも図示せず）が接続されている。
【００７０】
ホトダイオードアレイ１０１においては、電極配線１１７、貫通配線１１５、電極パッド１１９、ＵＢＭ１２１及びバンプ電極１２３により、ホトダイオードのアノードの電極取り出しが実現されている。また、基板電極配線１２７、貫通配線１２９、電極パッド、ＵＢＭ及びバンプ電極により、ホトダイオードのカソードの電極取り出しが実現されている。なお、カソードの電極取り出しは、ｎ型高濃度不純物領域１０５ｂに電気的に接続される電極パッドを設け、当該電極パッド、ＵＢＭ及びバンプ電極により実現することもできる。
【００７１】
そして、以上のように構成されたホトダイオードアレイ１０１は、一方の主面（表面）側から被検出光が入射すると、その被検出光がｐ型不純物拡散領域１０９に入射し、その入射光に応じたキャリアを各ホトダイオードが生成する。生成されたキャリアによる光電流は、ｐ型不純物拡散領域１０９に接続された電極配線１１７及び貫通配線１１５を介して、さらに他方の主面（裏面）側の電極パッド１１９とＵＢＭ１２１を介してバンプ電極１２３から取り出される。このバンプ電極１２３からの出力によって、入射光の検出が行われる。
【００７２】
続いて、図１８及び図１９を参照して、第２実施形態の変形例を説明する。
【００７３】
図１８は、本第２実施形態に係るホトダイオードアレイの変形例を示す平面図であり、図１９は、図１８におけるXIX−XIX線に沿った断面構成を説明するための図である。
【００７４】
変形例に係るホトダイオードアレイ１３１は、ｎ型高濃度不純物領域１１１の構造に関して上述したホトダイオードアレイ１０１と相違している。ホトダイオードアレイ１３１においては、ｎ型高濃度不純物領域１１１は、図１８に示されるように、貫通孔１０５ｃが形成されるｐ型不純物拡散領域１０９（ホトダイオード）間の領域において分離して形成されている。このように、ｎ型高濃度不純物領域１１１を貫通孔１０５ｃが形成されるｐ型不純物拡散領域１０９（ホトダイオード）間の領域において分離して形成することにより、逆方向耐圧、すなわちブレークダウン電圧を充分大きくすることができる。なお、貫通孔１０５ｃを画成する壁面に沿って形成されたｎ型高濃度不純物領域１２５は、ｎ型高濃度不純物領域１１１と連続していない。
【００７５】
以上のように、本第２実施形態及びその変形例においては、熱酸化膜１１３が貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上に形成され、ｎ型半導体基板１０５と貫通配線１１５との間に配置されている。この熱酸化膜１１３は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【００７６】
また、本第２実施形態及びその変形例において、ｎ型半導体基板１０５には、ｎ型高濃度不純物領域１２５が貫通孔１０５ｃを画成する壁面に沿って形成されている。ところで、貫通孔１０５ｃを形成する際に、貫通孔１０５ｃを画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、ｎ型高濃度不純物領域１２５により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００７７】
また、本第２実施形態及びその変形例において、ｎ型半導体基板１０５の他方の主面側には、ｎ型高濃度不純物領域１０５ｂがｎ型高濃度不純物領域１２５に連続して形成されている。これにより、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、図示しないが、基板電極を貫通配線を介さずにｎ型半導体基板１０５の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【００７８】
また、本第２実施形態において、ｎ型半導体基板１０５の一方の主面側には、ｎ型高濃度不純物領域１１１がｎ型高濃度不純物領域１２５に連続し、且つ、ｐ型不純物拡散領域１０９を取り囲むように形成されている。これにより、ｐ型不純物拡散領域１０９（ホトダイオード）が電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、ホトダイオードの空乏層の広がり方を制御することができる。
【００７９】
また、本第２実施形態及びその変形例において、ｎ型半導体基板１０５の一方の主面上に形成される熱酸化膜１０７と、熱酸化膜１０７上に形成され、ｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する電極配線１１７と、を更に有している。これにより、ｐ型不純物拡散領域１０９が形成された領域の表面が熱酸化膜１０７あるいは電極配線１１７の表面よりも窪んだ位置とされる。このため、ｎ型半導体基板１０５の一方の主面側から平コレットを接触させてホトダイオードアレイ１０１，１３１を他の機器（基板）等に実装する場合でも、ｐ型不純物拡散領域１０９が形成された領域の表面やｐｎ接合界面を傷付けることなくホトダイオードアレイ１０１，１３１を実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【００８０】
次に、上述した構成のホトダイオードアレイ１０１の製造方法について、図２０〜図２２を参照して説明する。図２０（ａ）〜（ｄ）、図２１（ａ）〜（ｄ）及び図２２（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【００８１】
本製造方法では、以下の工程（１）〜（１３）を順次実行する。
【００８２】
工程（１）
まず、厚さ１５０〜５００μｍ（好ましくは４００μｍ程度）のｎ型半導体基板１０５を用意する。ｎ型半導体基板１０５の他方の主面（裏面）側にｎ型高濃度不純物領域１０５ｂを熱拡散により形成し、ｎ型半導体領域１０５ａ、ｎ型高濃度不純物領域１０５ｂの２層構造の基板を作製する（図２０（ａ）参照）。なお、ｎ型半導体基板１０５の代わりに、ｎ+型半導体基板にエピタキシャル成長によりｎ型半導体領域を形成したＮ／Ｎ+エピウェハや、ｎ+型半導体基板とｎ型半導体基板とを直接貼り合わせた貼り合わせウェハ等を用いてもよい。
【００８３】
工程（２）
次に、ｎ型半導体基板１０５の一方の主面（表面）及び他方の主面に熱酸化（例えば、９００℃程度）を施しＳｉＯ2熱酸化膜１４０を形成する。そして、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０について、孔を形成する予定位置に存在するＳｉＯ2熱酸化膜１４０をパターニングする（図２０（ｂ）参照）。ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０は、後工程にて孔を形成するためのマスクとして利用する。
【００８４】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、ＩＣＰ-ＲＩＥ（誘導結合プラズマ式反応性イオンエッチング）等の高密度プラズマエッチングにより、貫通していない孔１４１をｎ型半導体基板１０５の一方の主面側から形成する（図２０（ｃ）参照）。孔１４１の深さは、ｎ型半導体領域１０５ａの厚みよりも大きく、ｎ型半導体基板１０５の厚み未満に設定されており（１２０〜４５０μｍ（好ましくは３５０μｍ程度））、孔１４１はｎ型高濃度不純物領域１０５ｂに達している。なお、ＩＣＰ-ＲＩＥのほかに、ブラスト加工、超音波加工、ウェット化学エッチング等を用いることができる。
【００８５】
工程（４）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、孔１４１を画成する壁面に沿ってｎ型半導体基板１０５内に不純物（例えば、リン等）を熱拡散させてｎ型高濃度不純物領域１２５を形成する。そして、ｎ型半導体基板１０５に熱酸化を施し（例えば、８５０〜１０５０℃）、孔１４１を画成する壁面上にＳｉＯ2熱酸化膜１１３を形成する（図２０（ｄ）参照）。ここでは、ｎ型高濃度不純物領域１２５は、ｎ型高濃度不純物領域１０５ｂに連続して形成されることとなる。
【００８６】
工程（５）
次に、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図２１（ａ）参照）。これにより、孔１４１内に低抵抗化されたポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、１２００℃程度でのエピタキシャル成長や、６００〜８００℃でのＬＰ−ＣＶＤ（減圧化学気相堆積法）により行うことができる。なお、エピタキシャル成長によりポリシリコン１４３を堆積する場合、ｎ型半導体基板１０５の他方の主面側にポリシリコン１４３が堆積することはない。
【００８７】
工程（６）
次に、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去し、ｎ型半導体基板１０５を他方の主面側から薄型化する。ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。これにより、貫通孔１０５ｃ，１０５ｄが形成されると共に、貫通孔１０５ｃ，１０５ｄ内にポリシリコン１４３が残ることとなる。この貫通孔１０５ｃ，１０５ｄ内に残ったポリシリコン１４３が貫通配線１１５，１２９として機能し、貫通孔１０５ｃ，１０５ｄ内に貫通配線１１５，１２９が配置される。そして、ｎ型半導体基板１０５に熱酸化を施し（例えば、８５０〜１０５０℃）、ＳｉＯ2熱酸化膜１０７を形成する（図２１（ｂ）参照）。ポリシリコンは、その結晶性から表面に単結晶シリコンよりも多くのボンド（結合手）を有している。このため、ポリシリコンの熱酸化速度は、単結晶シリコンよりも早く、同時間酸化しても、ポリシリコンに対応する部分が単結晶シリコンに対応する部分よりも盛り上がることとなる。なお、ポリシリコン１４３には、不純物が固溶限界程度まで拡散されていることから、酸化速度が更に増すこととなる。なお、図２１（ｂ）には、貫通配線１１５に対応するポリシリコン１４３、貫通孔１０５ｃに対応する孔１４１のみを開示している。
【００８８】
工程（７）
次に、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７について、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２１（ｃ）参照）。ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７は、後工程にて分離層を形成するためのマスクとして利用する。
【００８９】
工程（８）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型半導体基板１０５内に不純物（例えば、リン等）を熱拡散させて分離層、すなわちｎ型高濃度不純物領域１１１を形成する。そして、ｎ型半導体基板１０５に熱酸化を施して（例えば、８５０〜１０５０℃）、工程（７）におけるパターン化により形成されたＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２１（ｄ）参照）。ｎ型高濃度不純物領域１１１は、ｎ型高濃度不純物領域１２５に連続して形成されることとなる。また、ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【００９０】
工程（９）
次に、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７について、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２２（ａ）参照）。ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７は、後工程にてホトダイオード（ｐ型不純物拡散領域１０９）を形成するためのマスクとして利用する。
【００９１】
工程（１０）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型半導体基板１０５のｎ型半導体領域１０５ａ内に不純物（例えば、ボロン）を熱拡散させてｐ型不純物拡散領域１０９を形成する。そして、ｎ型半導体基板１０５に熱酸化を施して（例えば、８５０〜１０５０℃）、工程（９）におけるパターン化により形成されたＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２２（ｂ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【００９２】
工程（１１）
次に、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７における貫通配線１１５，１２９、ｐ型不純物拡散領域１０９及びｎ型高濃度不純物領域１１１に対応する所望の位置に、コンタクトホールを形成する。そして、ｎ型半導体基板１０５の一方の主面側のＳｉＯ2熱酸化膜１０７上にアルミニウム金属膜を形成した上で、所定のホトマスクを用いてパターニングを行い、その金属膜の不要な部分を除去して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図２２（ｃ）参照）。図２２（ｃ）では、電極配線１１７のみを開示している。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【００９３】
工程（１２）
次に、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７における貫通配線１１５，１２９に対応する所望の位置に、コンタクトホールを形成する。そして、ｎ型半導体基板１０５の他方の主面側のＳｉＯ2熱酸化膜１０７上にアルミニウム金属膜を形成した上で、所定のホトマスクを用いてパターニングを行い、その金属膜の不要な部分を除去して、電極パッド１１９を形成する（図２２（ｄ）参照）。図２２（ｄ）では、貫通配線１１５に対応する電極パッド１１９のみを開示している。
【００９４】
工程（１３）
その後、電極パッド１１９にバンプ電極１２３を設けるが、そのバンプ電極１２３として半田を用いる場合、半田はアルミニウムに対する濡れ性が悪いため、各電極パッド１１９とバンプ電極１２３とを仲介するためのＵＢＭ１２１を、各電極パッド１１９に形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図１７参照）。ＵＢＭ１２１は、上述したように、無電解メッキでＮｉ−Ａｕを形成するが、リフトオフ法でＴｉ−Ｐｔ−ＡｕやＣｒ−Ａｕを形成することでも実現できる。図１７では、貫通配線１１５に対応する電極パッド１１９、ＵＢＭ１２１及びバンプ電極１２３のみを開示している。
【００９５】
なお、バンプ電極１２３は半田ボール搭載法や印刷法で所定のＵＢＭ１２１に半田を形成し、リフロすることによって得ることができる。また、バンプ電極１２３は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
【００９６】
これらの工程（１）〜（１３）により、図１５〜図１７に示された構成のホトダイオードアレイ１０１が完成する。
【００９７】
以上、説明したように、上述の製造方法においては、孔１４１を画成するｎ型半導体基板１０５の壁面上にＳｉＯ2熱酸化膜１１３を形成する工程及びＳｉＯ2熱酸化膜１１３よりも孔の内側に貫通配線１１５を配置する工程を、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７を形成してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する工程の前に行っている。このため、孔１４１を画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好なＳｉＯ2熱酸化膜１１３が形成されることとなる。このＳｉＯ2熱酸化膜１１３は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【００９８】
また、上述の製造方法において、ｎ型半導体基板１０５に、孔１４１を画成する壁面に沿ってｎ型高濃度不純物領域１１１を形成する工程を更に備えている。ところで、孔１４１を形成する際に、孔１４１を画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、孔１４１、すなわち貫通孔１０５ｃを画成する壁面に沿って形成されたｎ型高濃度不純物領域１１１により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【００９９】
また、上述の製造方法において、ｎ型半導体基板１０５は、他方の主面側にｎ型高濃度不純物領域１０５ｂを有しており、孔１４１を形成する工程において、孔１４１をｎ型高濃度不純物領域１０５ｂに達するように形成し、ｎ型高濃度不純物領域１１１を形成する工程において、当該ｎ型高濃度不純物領域１１１をｎ型高濃度不純物領域１０５ｂに連続して形成している。この場合、電界分布が安定した、高速応答可能な優れたＰＩＮ構造を実現することができる。また、図示しないが、基板電極を貫通配線を介さずにｎ型半導体基板１０５の他方の主面側から直接取り出すことも可能となり、貫通孔形成数の減少によりダメージを回避することもできるうえに、貫通配線抵抗を無視できることから更に高速応答に対応可能となる。
【０１００】
また、上述の製造方法において、貫通配線１１５を配置する工程において、ポリシリコン１４３を孔１４１内に充填し、当該ポリシリコン１４３を貫通配線１１５としている。この場合、ポリシリコン１４３を孔１４１内に充填する工程も、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７等を形成する工程の前に行われることとなる。ポリシリコン１４３は、ＬＰ−ＣＶＤやエピタキシャル成長などの高温プロセス（６００〜１２００℃程度）で形成することができる。このように高温で形成されたポリシリコン１４３は、後のホトダイオード形成工程の高温熱処理やポリシリコン１４３の露出面への熱酸化によるＳｉＯ2形成も可能となる。即ち、このようなポリシリコン１４３による貫通配線１１５は、断線が生じることなく高温にも耐えうる高い信頼性を持つ電極部材として優れている。また、不純物をドープしながら孔１４１内にポリシリコン１４３を充填できるために、低抵抗な導電部材として機能するために高速な応答への対応も可能となる。
【０１０１】
また、上述の製造方法では、ｎ型半導体基板１０５の一方の主面上にＳｉＯ2熱酸化膜１０７を形成する工程を更に備え、電極配線１１７を形成してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する工程において、ＳｉＯ2熱酸化膜１０７にｐ型不純物拡散領域１０９及び貫通配線１１５に対応してそれぞれ開口（コンタクトホール）を形成し、当該コンタクトホールを通してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する電極配線１１７をＳｉＯ2熱酸化膜１０７上に形成している。この場合、ｐ型不純物拡散領域１０９が形成された領域の表面がＳｉＯ2熱酸化膜１０７あるいは貫通配線１１５の表面よりも窪んだ位置とされる。このため、ｎ型半導体基板１０５の一方の主面側から平コレットを接触させてホトダイオードアレイ１０１を他の機器（基板）等に実装する場合でも、ｐ型不純物拡散領域１０９が形成された領域の表面やｐｎ接合界面を傷付けることなくホトダイオードアレイ１０１を実装することができる。この結果、暗電流やノイズの増加等による特性劣化を防止することができる。
【０１０２】
また、上述の製造方法において、ｎ型半導体基板１０５の前記一方の主面側に、ｎ型高濃度不純物領域１１１に連続し、且つ、ｐ型不純物拡散領域１０９（ホトダイオード）が形成される領域を取り囲むようにｎ型高濃度不純物領域１２５を形成する工程を更に備えている。この場合、ｐ型不純物拡散領域１０９が電気的に分離されることとなり、表面リーク電流の発生を阻止することができ、また、ホトダイオードの空乏層の広がり方を制御することができる。
【０１０３】
（第３実施形態）
次に、図２３〜図２５に基づいて、本発明の第３実施形態に係るホトダイオードアレイの製造方法ついて説明する。図２３（ａ）〜（ｄ）、図２４（ａ）〜（ｄ）及び図２５（ａ）及び（ｂ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１０４】
本製造方法では、以下の工程（１）〜（１３）を順次実行する。但し、工程（１）〜（３）については、上述の第２実施形態における工程（１）〜（３）と同じであり、説明を省略する。
【０１０５】
工程（４）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、第２実施形態における工程（４）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する。そして、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜１５１を形成する（図２３（ａ）参照）。
【０１０６】
工程（５）
次に、ｎ型半導体基板１０５（シリコン窒化（ＳｉＮ）膜１５１上）に不純物（例えば、リン等）をドープしがらポリシリコン１４３を堆積させる（図２３（ｂ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１０７】
工程（６）
次に、第２実施形態における工程（６）と同じく、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。また、ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図２３（ｃ）参照）。
【０１０８】
工程（７）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２３（ｄ）参照）。
【０１０９】
工程（８）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２４（ａ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３及びＳｉＮ膜１５１で電気的に絶縁されることとなる。
【０１１０】
工程（９）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２４（ｂ）参照）。
【０１１１】
工程（１０）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２４（ｃ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１１２】
工程（１１）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図２４（ｄ）参照）。図２４（ｄ）では、電極配線１１７のみを開示している。
【０１１３】
工程（１２）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図２５（ａ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１１４】
工程（１３）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図２５（ｂ）参照）。
【０１１５】
これらの工程（１）〜（１３）により、図２５（ｂ）に示された構成のホトダイオードアレイ１６１が完成する。
【０１１６】
以上、説明したように、上述の製造方法においては、第２実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１１７】
また、上述の製造方法においては、ＳｉＯ2熱酸化膜１０７上にＳｉＮ膜１５１を形成する工程を更に備えている。ＳｉＮ膜１５１は、ＳｉＯ2熱酸化膜１０７よりも更に緻密な膜であり、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性をより一層確実に保つことができる。
【０１１８】
（第４実施形態）
次に、図２６〜図２８に基づいて、本発明の第４実施形態に係るホトダイオードアレイの製造方法ついて説明する。図２６（ａ）〜（ｄ）、図２７（ａ）〜（ｄ）及び図２８（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１１９】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。
【０１２０】
工程（１）
まず、厚さ１５０〜５００μｍ（好ましくは４００μｍ程度）のｎ型半導体基板１０５を用意する。ｎ型半導体基板１０５は、ＣＺ法、ＦＺ法又はＭＣＺ法により生成されたバルクシリコンウェハを用いることができる。そして、第２実施形態における工程（２）と同じく、ｎ型半導体基板１０５の両主面にＳｉＯ2熱酸化膜１４０を形成し、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０をパターニングする（図２６（ａ）参照）。
【０１２１】
工程（２）
次に、第２実施形態における工程（３）と同じく、ＩＣＰ-ＲＩＥ等の高密度プラズマエッチングにより、孔１４１をｎ型半導体基板１０５の一方の主面側から形成する（図２６（ｂ）参照）。
【０１２２】
工程（３）
次に、第２実施形態における工程（４）と同じく、孔１４１を画成する壁面（底面も含む）に沿ってｎ型半導体基板１０５内にｎ型高濃度不純物領域１２５を形成し、孔１４１を画成する壁面上にＳｉＯ2熱酸化膜１１３を形成する（図２６（ｃ）参照）。
【０１２３】
工程（４）
次に、第２実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図２６（ｄ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１２４】
工程（５）
次に、第２実施形態における工程（６）と同じく、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。また、ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図２７（ａ）参照）。
【０１２５】
工程（６）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする。また、ｎ型半導体基板１０５の他方の主面側のＳｉＯ2熱酸化膜１０７も除去する（図２７（ｂ）参照）。
【０１２６】
工程（７）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。また、ｎ型半導体基板１０５の他方の主面側にｎ型高濃度不純物領域１７１を熱拡散により形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞すると共に、ｎ型半導体基板１０５の他方の主面側にＳｉＯ2熱酸化膜１０７を形成する（図２７（ｃ）参照）。ここでは、ｎ型高濃度不純物領域１７１は、ｎ型高濃度不純物領域１２５に連続して形成されることとなる。また、ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１１１，１２５，１７１とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【０１２７】
工程（８）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図２７（ｄ）参照）。
【０１２８】
工程（９）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図２８（ａ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１２９】
工程（１０）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図２８（ｂ）参照）。図２８（ｂ）では、電極配線１１７のみを開示している。
【０１３０】
工程（１１）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図２８（ｃ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１３１】
工程（１２）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図２８（ｄ）参照）。
【０１３２】
これらの工程（１）〜（１２）により、図２８（ｄ）に示された構成のホトダイオードアレイ１８１が完成する。
【０１３３】
以上、説明したように、上述の製造方法においては、第２及び第３実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１３４】
（第５実施形態）
次に、図２９〜図３１に基づいて、本発明の第５実施形態に係るホトダイオードアレイの製造方法ついて説明する。図２９（ａ）〜（ｄ）、図３０（ａ）〜（ｃ）及び図３１（ａ）〜（ｃ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１３５】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。但し、工程（１）及び（２）については、上述の第４実施形態における工程（１）及び（２）と同じであり、説明を省略する。
【０１３６】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、第４実施形態における工程（３）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する。そして、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜１５１を形成する（図２９（ａ）参照）。
【０１３７】
工程（４）
次に、第３実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＮ膜１５１上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図２９（ｂ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１３８】
工程（５）
次に、第４実施形態における工程（５）と同じく、孔１４１が貫通するように、ｎ型半導体基板１０５の他方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。また、ｎ型半導体基板１０５の一方の主面側からもエッチングや機械化学研磨して、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第４実施形態における工程（５）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図２９（ｃ）参照）。
【０１３９】
工程（６）
次に、第４実施形態における工程（６）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする。また、ｎ型半導体基板１０５の他方の主面側のＳｉＯ2熱酸化膜１０７も除去する（図２９（ｄ）参照）。
【０１４０】
工程（７）
次に、第４実施形態における工程（７）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。また、ｎ型半導体基板１０５の他方の主面側にｎ型高濃度不純物領域１７１を熱拡散により形成する。そして、第４実施形態における工程（７）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞すると共に、ｎ型半導体基板１０５の他方の主面側にＳｉＯ2熱酸化膜１０７を形成する（図３０（ａ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１１１，１２５，１７１とは、ＳｉＯ2熱酸化膜１１３及びＳｉＮ膜１５１で電気的に絶縁されることとなる。
【０１４１】
工程（８）
次に、第４実施形態における工程（８）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３０（ｂ）参照）。
【０１４２】
工程（９）
次に、第４実施形態における工程（９）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第４実施形態における工程（９）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３０（ｃ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１４３】
工程（１０）
次に、第４実施形態における工程（１０）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図３１（ａ）参照）。図３１（ａ）では、電極配線１１７のみを開示している。
【０１４４】
工程（１１）
次に、第４実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図３１（ｂ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１４５】
工程（１２）
次に、第４実施形態における工程（１２）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図３１（ｃ）参照）。
【０１４６】
これらの工程（１）〜（１２）により、図３１（ｃ）に示された構成のホトダイオードアレイ１９１が完成する。
【０１４７】
以上、説明したように、上述の製造方法においては、第２〜第４実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１４８】
また、上述の製造方法においては、第３実施形態の製造方法と同じく、ＳｉＯ2熱酸化膜１０７上にＳｉＮ膜１５１を形成する工程を更に備えている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性をより一層確実に保つことができる。
【０１４９】
（第６実施形態）
次に、図３２〜図３５に基づいて、本発明の第６実施形態に係るホトダイオードアレイの製造方法ついて説明する。図３２（ａ）〜（ｄ）、図３３（ａ）〜（ｄ）、図３４（ａ）〜（ｄ）及び図３５は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１５０】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。
【０１５１】
工程（１）
まず、厚さ３００μｍ〜１ｍｍ（好ましくは４００μｍ程度。例えば、ｎ型半導体基板１０５の厚さ３００μｍ、シリコン単結晶層２０３の厚さ１００μｍ）のＳＯＩ（Silicon On Insulator）ウェハ２０１を用意する（図３２（ａ）参照）。ＳＯＩウェハ２０１は、シリコン単結晶層２０３、埋込みＳｉＯ2膜層２０５、ｎ型半導体基板１０５の積層構造である。なお、ｎ型半導体基板１０５はＳＯＩウェハ２０１の一方の主面（表面）側に位置し、シリコン単結晶層２０３はＳＯＩウェハ２０１の他方の主面（裏面）側に位置する。そして、第２実施形態における工程（２）と同じく、ｎ型半導体基板１０５（ＳＯＩウェハ２０１）の一方の主面にＳｉＯ2熱酸化膜１４０を形成し、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１４０をパターニングする（図３２（ｂ）参照）。
【０１５２】
工程（２）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、ＩＣＰ-ＲＩＥ等の高密度プラズマエッチングにより、ｎ型半導体基板１０５を貫通する貫通孔１０５ｃ，１０５ｄを当該ｎ型半導体基板１０５の一方の主面側から形成する（図３２（ｃ）参照）。図３２（ｃ）では、貫通孔１０５ｃのみを開示している。なお、貫通孔のエッチングはシリコンとＳｉＯ2のエッチング選択比の違いから埋め込みＳｉＯ2膜層２０５で停止する。
【０１５３】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、第２実施形態における工程（４）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する（図３２（ｄ）参照）。なお、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜を形成してもよい。
【０１５４】
工程（４）
次に、第２実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図３３（ａ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。
【０１５５】
工程（５）
次に、ｎ型半導体基板１０５の一方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３等を除去する。また、ＳＯＩウェハ２０１の他方の主面側に堆積したポリシリコン１４３をエッチングにより除去する。このとき、シリコン単結晶層２０３も除去され、エッチングは埋込みＳｉＯ2膜層２０５で停止する。エッチングには、ＳＦ6ガスなどを用いたＲＩＥなどによるドライエッチングやアルカリエッチング溶液を用いることができる。なお、ポリシリコン１４３の充填をエピタキシャル成長で行った場合には他方の主面側にはポリシリコンが堆積されない。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図３３（ｂ）参照）。
【０１５６】
工程（６）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３３（ｃ）参照）。
【０１５７】
工程（７）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３３（ｄ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【０１５８】
工程（８）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３４（ａ）参照）。
【０１５９】
工程（９）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３４（ｂ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１６０】
工程（１０）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図３４（ｃ）参照）。図３４（ｃ）では、電極配線１１７のみを開示している。
【０１６１】
工程（１１）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図３４（ｄ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１６２】
工程（１２）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図３５参照）。
【０１６３】
これらの工程（１）〜（１３）により、図３５に示された構成のホトダイオードアレイ２１１が完成する。
【０１６４】
以上、説明したように、上述の製造方法においては、貫通孔１０５ｃを画成するｎ型半導体基板１０５の壁面上にＳｉＯ2熱酸化膜１１３を形成する工程及びＳｉＯ2熱酸化膜１１３よりも貫通孔１０５ｃの内側に貫通配線１１５を配置する工程を、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７を形成してｐ型不純物拡散領域１０９と貫通配線１１５とを電気的に接続する工程の前に行っている。このため、貫通孔１０５ｃを画成する壁面上に絶縁層を形成する工程において、低温プロセスを用いる必要はなく、絶縁層として良好なＳｉＯ2熱酸化膜１１３が形成されることとなる。このＳｉＯ2熱酸化膜１１３は、非常に均一な厚みで形成できる点、膜が緻密である点、及び、シリコン界面の状態を安定にする点において優れている。これにより、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１６５】
また、上述の製造方法において、ｎ型半導体基板１０５に、貫通孔１０５ｃを画成する壁面に沿ってｎ型高濃度不純物領域１１１を形成する工程を更に備えている。ところで、貫通孔１０５ｃを形成する際に、貫通孔１０５ｃを画成する壁面は機械的ダメージを受け易い。この機械的ダメージを受けた部分は、不要なキャリアの発生源になり易く、機械的ダメージは暗電流やノイズ等の発生原因となる。しかしながら、貫通孔１０５ｃを画成する壁面に沿って形成されたｎ型高濃度不純物領域１１１により、不必要に生じたキャリアがトラップされ、ホトダイオードに影響を及ぼすのを防ぐことができる。
【０１６６】
また、上述の製造方法において、貫通配線１１５を配置する工程において、ポリシリコン１４３を貫通孔１０５ｃ内に充填し、当該ポリシリコン１４３を貫通配線１１５としている。この場合、ポリシリコン１４３を貫通孔１０５ｃ内に充填する工程も、ｐ型不純物拡散領域１０９（ホトダイオード）を形成する工程及び電極配線１１７等を形成する工程の前に行われることとなる。ポリシリコン１４３は、ＬＰ−ＣＶＤやエピタキシャル成長などの高温プロセス（６００〜１２００℃程度）で形成することができる。このように高温で形成されたポリシリコン１４３は、後のホトダイオード形成工程の高温熱処理やポリシリコン１４３の露出面への熱酸化によるＳｉＯ2形成も可能となる。即ち、このようなポリシリコン１４３による貫通配線１１５は、断線が生じることなく高温にも耐えうる高い信頼性を持つ電極部材として優れている。また、不純物をドープしながら貫通孔１０５ｃ内にポリシリコン１４３を充填できるために、低抵抗な導電部材として機能するために高速な応答への対応も可能となる。
【０１６７】
（第７実施形態）
次に、図３６〜図３９に基づいて、本発明の第７実施形態に係るホトダイオードアレイの製造方法ついて説明する。図３６（ａ）〜（ｄ）、図３７（ａ）〜（ｃ）、図３８（ａ）〜（ｃ）及び図３９は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図であり、ホトダイオードアレイの縦断面構成を示している。
【０１６８】
本製造方法では、以下の工程（１）〜（１２）を順次実行する。但し、工程（１）及び（２）については、上述の第２実施形態における工程（１）及び（２）と同じであり、説明を省略する。
【０１６９】
工程（３）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１４０をマスクとして、ＩＣＰ-ＲＩＥにより、ｎ型半導体基板１０５を貫通する貫通孔１０５ｃ，１０５ｄを当該ｎ型半導体基板１０５の一方の主面側から形成する（図３６（ａ）参照）。図３６（ａ）では、貫通孔１０５ｃのみを開示している。
【０１７０】
工程（４）
次に、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、第２実施形態における工程（４）と同じく、ｎ型高濃度不純物領域１２５及びＳｉＯ2熱酸化膜１１３を形成する（図３６（ｂ）参照）。なお、ＳｉＯ2熱酸化膜１４０，１１３上に、６００〜８００℃でのＬＰ−ＣＶＤにより、シリコン窒化（ＳｉＮ）膜を形成してもよい。
【０１７１】
工程（５）
次に、第２実施形態における工程（５）と同じく、ｎ型半導体基板１０５（ＳｉＯ2熱酸化膜１４０，１１３上）に不純物（例えば、リン等）をドープしながらポリシリコン１４３を堆積させる（図３６（ｃ）参照）。これにより、孔１４１内に不純物がドープされた低抵抗ポリシリコン１４３が充填されることとなる。ポリシリコン１４３の堆積は、第２実施形態における工程（５）と同じく、エピタキシャル成長や、ＬＰ−ＣＶＤにより行うことができる。なお、図３６（ｃ）は、エピタキシャル成長によりポリシリコン１４３の堆積した例を示している。
【０１７２】
工程（６）
次に、ｎ型半導体基板１０５の一方の主面側からエッチングや機械化学研磨等により、堆積したポリシリコン１４３及びｎ型半導体基板１０５等を除去する。そして、第２実施形態における工程（６）と同じく、ｎ型半導体基板１０５に熱酸化を施し、ＳｉＯ2熱酸化膜１０７を形成する（図３６（ｄ）参照）。なお、ＬＰ−ＣＶＤによりポリシリコンを堆積した場合、ｎ型半導体基板１０５の他方の主面側に堆積したポリシリコンはエッチングにより除去する。このとき、エッチングはｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７で停止する。なお、エッチングには、ＳＦ6ガスなどを用いたＲＩＥなどによるドライエッチングやアルカリエッチング溶液を用いることができる。
【０１７３】
工程（７）
次に、第２実施形態における工程（７）と同じく、分離層を形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３７（ａ）参照）。
【０１７４】
工程（８）
次に、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５の一方の主面にパターン化されたＳｉＯ2熱酸化膜１０７をマスクとして、ｎ型高濃度不純物領域１１１を形成する。そして、第２実施形態における工程（８）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３７（ｂ）参照）。ポリシリコン１４３（貫通配線１１５）と、ｎ型高濃度不純物領域１０５ｂ，１１１，１２５とは、ＳｉＯ2熱酸化膜１１３で電気的に絶縁されることとなる。
【０１７５】
工程（９）
次に、第２実施形態における工程（９）と同じく、ホトダイオードを形成する予定位置に存在するＳｉＯ2熱酸化膜１０７をパターニングする（図３７（ｃ）参照）。
【０１７６】
工程（１０）
次に、第２実施形態における工程（１０）と同じく、ｐ型不純物拡散領域１０９を形成する。そして、第２実施形態における工程（１０）と同じく、ｎ型半導体基板１０５に熱酸化を施して、ＳｉＯ2熱酸化膜１０７の開口を閉塞する（図３８（ａ）参照）。また、このＳｉＯ2熱酸化膜１０７は、表面を保護すると共に入射光に対してＡＲコートとしても機能し所望の波長に対して高感度を実現する。
【０１７７】
工程（１１）
次に、第２実施形態における工程（１１）と同じく、ｎ型半導体基板１０５の一方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極配線１１７、基板電極配線１２７をそれぞれ形成する（図３８（ｂ）参照）。図３８（ｂ）では、電極配線１１７のみを開示している。
【０１７８】
工程（１２）
次に、第２実施形態における工程（１２）と同じく、ｎ型半導体基板１０５の他方の主面に形成されたＳｉＯ2熱酸化膜１０７にコンタクトホールを形成して、電極パッド１１９を形成する（図３８（ｃ）参照）。なお、必要に応じて前記プロセスの後に、主面全面にＳｉＮやＳｉＯ2、ポリイミドなどからなるパシベーションを施してもよい。これにより、次工程以降の主面保護を行うことが可能となる。
【０１７９】
工程（１３）
次に、第２実施形態における工程（１３）と同じく、電極パッド１１９にＵＢＭ１２１を形成し、そのＵＢＭ１２１に重ねてバンプ電極１２３を形成する（図３９参照）。
【０１８０】
これらの工程（１）〜（１３）により、図３９に示された構成のホトダイオードアレイ２２１が完成する。
【０１８１】
以上、説明したように、上述の製造方法においては、第６実施形態の製造方法と同じく、ｎ型半導体基板１０５と貫通配線１１５との間の電気絶縁性を確実に保つことができる。
【０１８２】
本発明は、前述した実施形態に限定されるものではない。例えば、本実施形態においては、本発明を複数のｐｎ接合が２次元的に縦横に規則正しく配列されたホトダイオードアレイに適用したが、これに限られることなく、ｐｎ接合が１次元的に配列されたホトダイオードアレイや、１つのｐｎ接合を有する素子にも本発明を適用することができる。
【０１８３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体基板と、ホトダイオードの出力を半導体基板の一方の主面側から他方の主面側に導く導電性部材との間の電気絶縁性を確保することが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係るホトダイオードアレイの平面図である。
【図２】第１実施形態に係るホトダイオードアレイの断面図である。
【図３】（ａ）は貫通孔の形状の平面図、（ｂ）はそのIII−III断面図、（ｃ）は斜視図である。
【図４】ホトダイオードアレイの断面図である。
【図５】ホトダイオードアレイの断面図である。
【図６】ホトダイオードアレイの断面図である。
【図７】ホトダイオードアレイの製造工程を説明する断面図である。
【図８】ホトダイオードアレイの製造工程を説明する断面図である。
【図９】ホトダイオードアレイの製造工程を説明する断面図である。
【図１０】ホトダイオードアレイの製造工程を説明する断面図である。
【図１１】ホトダイオードアレイの製造工程を説明する断面図である。
【図１２】ホトダイオードアレイの断面図である。
【図１３】ホトダイオードアレイの断面図である。
【図１４】ホトダイオードアレイの断面図である。
【図１５】第２実施形態に係るホトダイオードアレイの構成を示す模式図である。
【図１６】第２実施形態に係るホトダイオードアレイの平面図である。
【図１７】図１６におけるXVII−XVII線に沿った断面構成を説明するための図である。
【図１８】第２実施形態に係るホトダイオードアレイの変形例を示す平面図である。
【図１９】図１８におけるXIX−XIX線に沿った断面構成を説明するための図である。
【図２０】（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２１】（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２２】（ａ）〜（ｄ）は、第２実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２３】（ａ）〜（ｄ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２４】（ａ）〜（ｄ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２５】（ａ）及び（ｂ）は、第３実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２６】（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２７】（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２８】（ａ）〜（ｄ）は、第４実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図２９】（ａ）〜（ｄ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３０】（ａ）〜（ｃ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３１】（ａ）〜（ｃ）は、第５実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３２】（ａ）〜（ｄ）は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３３】（ａ）〜（ｄ）は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３４】（ａ）〜（ｄ）は、第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３５】第６実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３６】（ａ）〜（ｄ）は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３７】（ａ）〜（ｃ）は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３８】（ａ）〜（ｃ）は、第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【図３９】第７実施形態に係るホトダイオードアレイの製造方法を説明するための説明図である。
【符号の説明】
１…ホトダイオードアレイ、３…ｎ型シリコン基板、４…ｐｎ接合、５…ｐ型不純物拡散層、７…分離層、９…熱酸化膜、１２…貫通孔、１７…貫通電極、１９…ｎ+型不純物濃度層、２３…シリコン窒化膜、２５…ｎ+層、２７…ＳｉＯ2膜、１０１…ホトダイオードアレイ、１０３…ｐｎ接合、１０５…ｎ型半導体基板、１０５ａ…ｎ型半導体領域、１０５ｂ…ｎ型高濃度不純物領域、１０５ｃ…貫通孔、１０７…熱酸化膜（ＳｉＯ2熱酸化膜）、１０９…ｐ型不純物拡散領域、１１１…ｎ型高濃度不純物領域、１１３…熱酸化膜（ＳｉＯ2熱酸化膜）、１１５…貫通配線、１１７…電極配線、１２５…ｎ型高濃度不純物領域、１３１，１６１，１８１，１９１，２１２，２２１…ホトダイオードアレイ、１４０…ＳｉＯ2熱酸化膜、１４１…孔、１４３…ポリシリコン、１５１…シリコン窒化膜、１７１…ｎ型高濃度不純物領域、２０１…ＳＯＩウェハ、２０３…シリコン単結晶層、２０５…埋込みＳｉＯ2膜層。
Claims (21)
- 一方の主面側にホトダイオードが形成された半導体基板を備えた半導体装置であって、
前記半導体基板には、前記一方の主面側から他方の主面側に貫通する貫通孔が形成されており、
前記貫通孔に設けられ、前記ホトダイオードの出力を前記半導体基板の前記一方の主面側から前記他方の主面側に導く導電性部材と、
前記貫通孔を画成する前記半導体基板の壁面上に形成され、前記半導体基板と前記導電性部材との間に配置される熱酸化膜と、を有することを特徴とする半導体装置。 - 前記半導体基板には、当該半導体基板と同じ導電型の高濃度不純物領域が前記貫通孔を画成する前記壁面に沿って形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体基板の前記他方の主面側には、当該半導体基板と同じ導電型の高濃度不純物領域が前記壁面に沿って形成された前記高濃度不純物領域に連続して形成されていることを特徴とする請求項２に記載の半導体装置。
- 前記半導体基板の前記一方の主面側には、当該半導体基板と同じ導電型の高濃度不純物領域が前記壁面に沿って形成された前記高濃度不純物領域に連続し、且つ、前記ホトダイオードを取り囲むように形成されていることを特徴とする請求項２に記載の半導体装置。
- 前記熱酸化膜上に形成され、当該熱酸化膜と前記導電性部材との間に配置される窒化膜を更に有することを特徴とする請求項１に記載の半導体装置。
- 前記導電性部材の材料は、ポリシリコンであることを特徴とする請求項１に記載の半導体装置。
- 前記熱酸化膜の材料は、ＳｉＯ2であることを特徴とする請求項１に記載の半導体装置。
- 前記半導体基板の前記一方の主面上に形成される電気絶縁膜と、
前記電気絶縁膜上に形成され、前記ホトダイオードと前記導電性部材とを電気的に接続する電気配線と、を更に有することを特徴とする請求項１に記載の半導体装置。 - 前記ホトダイオードはアレイ状に複数配置されており、
前記貫通孔及び前記導電性部材は、隣接するホトダイオード間に配置されていることを特徴とする請求項１に記載の半導体装置。 - 半導体基板を用意し、
前記半導体基板に当該半導体基板の厚み未満の深さを有する孔を一方の主面側から形成する工程と、
前記孔を画成する前記半導体基板の壁面上に熱酸化膜を形成する工程と、
前記熱酸化膜よりも前記孔の内側に導電性部材を配置する工程と、
前記孔が貫通するように、前記半導体基板を他方の主面側から薄型化する工程と、
前記導電性部材が配置された前記半導体基板の前記一方面側にホトダイオードを形成する工程と、
前記導電性部材と前記ホトダイオードとを電気的に接続する工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記半導体基板に、前記孔を画成する前記壁面に沿って当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記半導体基板は、前記他方の主面側に当該半導体基板と同じ導電型の高濃度不純物領域を有しており、
前記孔を形成する工程において、前記孔を前記他方の主面側の前記高濃度不純物領域に達するように形成し、
前記高濃度不純物領域を形成する工程において、前記壁面に沿って形成する前記高濃度不純物領域を前記他方の主面側の前記高濃度不純物領域に連続して形成することを特徴とする請求項１１に記載の半導体装置の製造方法。 - 前記導電性部材を配置する工程において、前記導電性部材の材料がポリシリコンであり、当該ポリシリコンを前記孔内に充填することを特徴とする請求項１１に記載の半導体装置。
- 半導体基板を用意し、
前記半導体基板に貫通孔を形成する工程と、
前記貫通孔を画成する前記半導体基板の壁面上に熱酸化膜を形成する工程と、
前記熱酸化膜よりも前記貫通孔の内側に導電性部材を配置する工程と、
前記導電性部材が配置された半導体基板の前記一方面側にホトダイオードを形成する工程と、
前記導電性部材と前記ホトダイオードとを電気的に接続する工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記半導体基板に、前記貫通孔を画成する前記半導体基板の壁面に沿って当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることを特徴とする請求項１４に記載の半導体装置の製造方法。
- 前記半導体基板は、前記他方の主面側に当該半導体基板と同じ導電型の高濃度不純物領域を有しており、
前記高濃度不純物領域を形成する工程において、前記半導体基板の壁面に沿って形成する前記高濃度不純物領域を前記他方の主面側の前記高濃度不純物領域に連続して形成することを特徴とする請求項１５に記載の半導体装置の製造方法。 - 前記導電性部材を配置する工程において、前記導電性部材の材料がポリシリコンであり、当該ポリシリコンを前記貫通孔内に充填することを特徴とする請求項１４に記載の半導体装置の製造方法。
- 前記熱酸化膜上に窒化膜を形成する工程を更に備えることを特徴とする請求項１０又は請求項１４に記載の半導体装置の製造方法。
- 前記熱酸化膜の材料は、ＳｉＯ2であることを特徴とする請求項１０又は請求項１４に記載の半導体装置の製造方法。
- 前記半導体基板の前記一方の主面上に電気絶縁膜を形成する工程を更に備え、
前記導電性部材と前記ホトダイオードとを電気的に接続する工程において、前記電気絶縁膜に前記ホトダイオード及び前記導電性部材に対応してそれぞれ開口を形成し、当該開口を通して前記ホトダイオードと前記導電性部材とを電気的に接続する電気配線を前記電気絶縁膜上に形成することを特徴とする請求項１０又は請求項１４に記載の半導体装置の製造方法。 - 前記半導体基板の前記一方の主面側に、前記壁面に沿って形成された前記高濃度不純物領域に連続し、且つ、前記ホトダイオードが形成される領域を取り囲むように当該半導体基板と同じ導電型の高濃度不純物領域を形成する工程を更に備えることを特徴とする請求項１１又は請求項１６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098548A JP4440554B2 (ja) | 2002-09-24 | 2003-04-01 | 半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277948 | 2002-09-24 | ||
| JP2003098548A JP4440554B2 (ja) | 2002-09-24 | 2003-04-01 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009256141A Division JP5198411B2 (ja) | 2002-09-24 | 2009-11-09 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004165602A true JP2004165602A (ja) | 2004-06-10 |
| JP2004165602A5 JP2004165602A5 (ja) | 2006-02-02 |
| JP4440554B2 JP4440554B2 (ja) | 2010-03-24 |
Family
ID=32827734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003098548A Expired - Fee Related JP4440554B2 (ja) | 2002-09-24 | 2003-04-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4440554B2 (ja) |
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353997A (ja) * | 2004-06-14 | 2005-12-22 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2007134725A (ja) * | 2005-01-04 | 2007-05-31 | I Square Research Co Ltd | 固体撮像装置及びその製造方法 |
| JP2007311533A (ja) * | 2006-05-18 | 2007-11-29 | Tdk Corp | 光学半導体装置及びその製造方法 |
| JP2009188137A (ja) * | 2008-02-05 | 2009-08-20 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2009277895A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | シリコンインターポーザ及びその製造方法 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2010535427A (ja) * | 2007-07-31 | 2010-11-18 | テッセラ，インコーポレイテッド | 貫通シリコンビアを使用する半導体実装プロセス |
| JP2011086850A (ja) * | 2009-10-19 | 2011-04-28 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 |
| JP2011204979A (ja) * | 2010-03-26 | 2011-10-13 | Oki Electric Industry Co Ltd | 半導体チップ、半導体多層回路、及び、半導体チップの製造方法 |
| JP2012506144A (ja) * | 2008-10-15 | 2012-03-08 | オー・アー・セー・マイクロテック・アクチボラゲット | ビア配線を作るための方法 |
| WO2013058001A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| WO2013058002A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| WO2013058003A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2013140975A (ja) * | 2012-01-04 | 2013-07-18 | General Electric Co <Ge> | フォトダイオード・アレイ及び製造方法 |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US8679933B2 (en) | 2007-06-12 | 2014-03-25 | Micron Technology, Inc. | Semiconductor device fabrication methods |
| US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
| WO2014072203A1 (de) * | 2012-11-09 | 2014-05-15 | Siemens Aktiengesellschaft | Fotoempfänger mit einer vielzahl von fotozellen und durchkontaktierungen sowie verfahren zu dessen herstellung |
| US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| JP2014107446A (ja) * | 2012-11-28 | 2014-06-09 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| JP2014107445A (ja) * | 2012-11-28 | 2014-06-09 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| JP2016012727A (ja) * | 2015-08-04 | 2016-01-21 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2016021575A (ja) * | 2015-08-04 | 2016-02-04 | 浜松ホトニクス株式会社 | 光検出装置の接続構造 |
| JP2016029738A (ja) * | 2015-10-28 | 2016-03-03 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2016154260A (ja) * | 2016-04-25 | 2016-08-25 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2016154259A (ja) * | 2016-04-25 | 2016-08-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2016164992A (ja) * | 2016-03-29 | 2016-09-08 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2016174178A (ja) * | 2016-06-01 | 2016-09-29 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2016197730A (ja) * | 2016-06-17 | 2016-11-24 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| JP2017152726A (ja) * | 2017-04-25 | 2017-08-31 | 浜松ホトニクス株式会社 | 光検出装置 |
| CN110634792A (zh) * | 2019-09-26 | 2019-12-31 | 上海航天电子通讯设备研究所 | 一种电气互连基板制造方法 |
| US11094729B2 (en) | 2009-03-19 | 2021-08-17 | Sony Corporation | Semiconductor device and method of manufacturing the same, and electronic apparatus |
| JPWO2021182149A1 (ja) * | 2020-03-12 | 2021-09-16 | ||
| WO2023228704A1 (ja) * | 2022-05-27 | 2023-11-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイス、電子機器、および製造方法 |
-
2003
- 2003-04-01 JP JP2003098548A patent/JP4440554B2/ja not_active Expired - Fee Related
Cited By (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353997A (ja) * | 2004-06-14 | 2005-12-22 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2007134725A (ja) * | 2005-01-04 | 2007-05-31 | I Square Research Co Ltd | 固体撮像装置及びその製造方法 |
| JP2007311533A (ja) * | 2006-05-18 | 2007-11-29 | Tdk Corp | 光学半導体装置及びその製造方法 |
| US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
| US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
| US9070678B2 (en) | 2006-11-22 | 2015-06-30 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
| DE112008001588B4 (de) | 2007-06-12 | 2019-01-10 | Micron Technology, Inc. | Verfahren zum herstellen einer bildaufnahmevorrichtung |
| US9484378B2 (en) | 2007-06-12 | 2016-11-01 | Micron Technology, Inc. | Semiconductor devices including back-side integrated circuitry |
| US8679933B2 (en) | 2007-06-12 | 2014-03-25 | Micron Technology, Inc. | Semiconductor device fabrication methods |
| US9966406B2 (en) | 2007-06-12 | 2018-05-08 | Micron Technology, Inc. | Semiconductor devices including back-side integrated circuitry |
| US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
| JP2013175764A (ja) * | 2007-07-31 | 2013-09-05 | Invensys Corp | 貫通シリコンビアを使用する半導体実装プロセス |
| JP2010535427A (ja) * | 2007-07-31 | 2010-11-18 | テッセラ，インコーポレイテッド | 貫通シリコンビアを使用する半導体実装プロセス |
| JP2009188137A (ja) * | 2008-02-05 | 2009-08-20 | Spansion Llc | 半導体装置及びその製造方法 |
| US8026610B2 (en) | 2008-05-15 | 2011-09-27 | Shinko Electric Industries Co., Ltd. | Silicon interposer and method for manufacturing the same |
| JP2009277895A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | シリコンインターポーザ及びその製造方法 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012506144A (ja) * | 2008-10-15 | 2012-03-08 | オー・アー・セー・マイクロテック・アクチボラゲット | ビア配線を作るための方法 |
| US8742588B2 (en) | 2008-10-15 | 2014-06-03 | ÅAC Microtec AB | Method for making via interconnection |
| US11094729B2 (en) | 2009-03-19 | 2021-08-17 | Sony Corporation | Semiconductor device and method of manufacturing the same, and electronic apparatus |
| JP2011086850A (ja) * | 2009-10-19 | 2011-04-28 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 |
| JP2011204979A (ja) * | 2010-03-26 | 2011-10-13 | Oki Electric Industry Co Ltd | 半導体チップ、半導体多層回路、及び、半導体チップの製造方法 |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
| US9847277B2 (en) | 2010-09-17 | 2017-12-19 | Tessera, Inc. | Staged via formation from both sides of chip |
| US9362203B2 (en) | 2010-09-17 | 2016-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
| US9355948B2 (en) | 2010-09-17 | 2016-05-31 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
| US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| US9224649B2 (en) | 2010-12-08 | 2015-12-29 | Tessera, Inc. | Compliant interconnects in wafers |
| US9773935B2 (en) | 2011-10-21 | 2017-09-26 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element, and a semiconductor light detection element having a through-hole electrode connection |
| US9825071B2 (en) | 2011-10-21 | 2017-11-21 | Hamamatsu Photonics K.K. | Light detection device |
| WO2013058001A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| US9368528B2 (en) | 2011-10-21 | 2016-06-14 | Hamamatsu Photonics K.K. | Light detection device having a semiconductor light detection element and a mounting substrate with quenching circuits |
| WO2013058002A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| US9425224B2 (en) | 2011-10-21 | 2016-08-23 | Hamamatsu Photonics K.K. | Light detection device |
| WO2013058003A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| US8969990B2 (en) | 2011-10-21 | 2015-03-03 | Hamamatsu Photonics K.K. | Light detection device |
| US9435686B2 (en) | 2011-10-21 | 2016-09-06 | Hamamatsu Photonics K.K. | Light detection device having a semiconductor light detection element, a mounting substrate, a glass substrate and a plurality of through-hole electrodes electrically connected to quenching resistors |
| US9768222B2 (en) | 2011-10-21 | 2017-09-19 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element, a mounting substrate, and quenching circuits wherein the first electrodes of the light detection element corresponding to the second electrodes of the mounting substrate are electrically connected through bump electrodes |
| US9748428B2 (en) | 2011-10-21 | 2017-08-29 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate |
| TWI573255B (zh) * | 2011-10-21 | 2017-03-01 | Hamamatsu Photonics Kk | Light detection device |
| JP2013089918A (ja) * | 2011-10-21 | 2013-05-13 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2013089919A (ja) * | 2011-10-21 | 2013-05-13 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2013140975A (ja) * | 2012-01-04 | 2013-07-18 | General Electric Co <Ge> | フォトダイオード・アレイ及び製造方法 |
| WO2014072203A1 (de) * | 2012-11-09 | 2014-05-15 | Siemens Aktiengesellschaft | Fotoempfänger mit einer vielzahl von fotozellen und durchkontaktierungen sowie verfahren zu dessen herstellung |
| JP2014107445A (ja) * | 2012-11-28 | 2014-06-09 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| US10461115B2 (en) | 2012-11-28 | 2019-10-29 | Hamamatsu Photonics K.K. | Photodiode array |
| US10418496B2 (en) | 2012-11-28 | 2019-09-17 | Hamamatsu Photonics K.K. | Photodiode array |
| JP2014107446A (ja) * | 2012-11-28 | 2014-06-09 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| JP2016012727A (ja) * | 2015-08-04 | 2016-01-21 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2016021575A (ja) * | 2015-08-04 | 2016-02-04 | 浜松ホトニクス株式会社 | 光検出装置の接続構造 |
| JP2016029738A (ja) * | 2015-10-28 | 2016-03-03 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2016164992A (ja) * | 2016-03-29 | 2016-09-08 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2016154260A (ja) * | 2016-04-25 | 2016-08-25 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2016154259A (ja) * | 2016-04-25 | 2016-08-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP2016174178A (ja) * | 2016-06-01 | 2016-09-29 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2016197730A (ja) * | 2016-06-17 | 2016-11-24 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| JP2017152726A (ja) * | 2017-04-25 | 2017-08-31 | 浜松ホトニクス株式会社 | 光検出装置 |
| CN110634792A (zh) * | 2019-09-26 | 2019-12-31 | 上海航天电子通讯设备研究所 | 一种电气互连基板制造方法 |
| JPWO2021182149A1 (ja) * | 2020-03-12 | 2021-09-16 | ||
| WO2021182149A1 (ja) * | 2020-03-12 | 2021-09-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7162775B2 (ja) | 2020-03-12 | 2022-10-28 | 三菱電機株式会社 | 半導体装置 |
| WO2023228704A1 (ja) * | 2022-05-27 | 2023-11-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイス、電子機器、および製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4440554B2 (ja) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4440554B2 (ja) | 半導体装置 | |
| JP5198411B2 (ja) | 半導体装置及びその製造方法 | |
| US7420257B2 (en) | Backside-illuminated photodetector | |
| JP4455996B2 (ja) | フォトダイオードアレイ、その製造方法、及び放射線検出器 | |
| US6853046B2 (en) | Photodiode array and method of making the same | |
| JP2007067216A (ja) | 半導体装置およびその製造方法、回路基板およびその製造方法 | |
| US7810740B2 (en) | Back illuminated photodiode array, manufacturing method and semiconductor device thereof | |
| TWI595612B (zh) | 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法 | |
| JP4482455B2 (ja) | 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置 | |
| JP2018129412A (ja) | 半導体装置、および半導体装置の製造方法 | |
| US20170117318A1 (en) | Rear-face illuminated solid state image sensors | |
| JP4220808B2 (ja) | ホトダイオードアレイおよびその製造方法並びに放射線検出器 | |
| JP2011129663A (ja) | 半導体装置およびインターポーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4440554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |