JP2009277895A - シリコンインターポーザ及びその製造方法 - Google Patents

シリコンインターポーザ及びその製造方法

Info

Publication number
JP2009277895A
JP2009277895A JP2008127918A JP2008127918A JP2009277895A JP 2009277895 A JP2009277895 A JP 2009277895A JP 2008127918 A JP2008127918 A JP 2008127918A JP 2008127918 A JP2008127918 A JP 2008127918A JP 2009277895 A JP2009277895 A JP 2009277895A
Authority
JP
Japan
Prior art keywords
forming
silicon
wiring
protective film
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008127918A
Other languages
English (en)
Other versions
JP5343245B2 (ja
JP2009277895A5 (ja
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008127918A priority Critical patent/JP5343245B2/ja
Priority to US12/465,898 priority patent/US8026610B2/en
Publication of JP2009277895A publication Critical patent/JP2009277895A/ja
Publication of JP2009277895A5 publication Critical patent/JP2009277895A5/ja
Application granted granted Critical
Publication of JP5343245B2 publication Critical patent/JP5343245B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貫通電極をシリコン基板に対して確実に電気的に絶縁し、シリコン基板に形成した素子部と配線とを確実に電気的に接続することができるシリコンインターポーザを提供する。
【解決手段】シリコンウエハ１０の素子部１４が形成された表面に、貫通孔１０ａの平面配置に合わせて開口穴が形成された保護膜１６を形成する工程と、保護膜１６をマスクとして前記シリコンウエハ１０をエッチングして貫通孔１０ａを形成する工程と、熱酸化により前記貫通孔１０ａの内壁面に酸化膜１８を形成する工程と、前記保護膜１６に前記素子部１４に連通するコンタクトホール１６１を形成する工程と、前記シリコンウエハ１０の両面に配線を形成する工程とを備え、前記配線を形成する工程において、前記コンタクトホール１６１に形成されるコンタクト部を介して前記素子部と電気的に接続される配線を形成することを特徴とする。
【選択図】図２

Description

本発明はシリコンインターポーザおよびその製造方法に関し、より詳細には、シリコン基板の表面にダイオード等の素子部が形成されたシリコンインターポーザおよびその製造方法に関する。
シリコンインターポーザは、半導体素子と実装用基板との間に介在し、実装用基板と半導体素子とを電気的に接続することを目的として用いられる。半導体素子と樹脂基板からなる実装用基板とは熱膨張係数が大きく異なり、動作時に発熱するような半導体素子を実装する場合は、半導体素子と実装用基板との間で大きな熱応力が作用することから、シリコンインターポーザを介して半導体素子を実装する方法は有効である。
また、シリコンインターポーザは、シリコンを基材としているから、シリコンインターポーザ自体にダイオード等の素子部を形成することが可能である。したがって、シリコンインターポーザに素子部を作り込むことによって、ダイオード等の素子部を備えたシリコンインターポーザとして提供することが可能である。
特開２００４−１６５６０２号公報 特開２００７−３１１６４９号公報
シリコンインターポーザには、インターポーザの両面間で配線を電気的に接続する貫通電極が設けられる。この貫通電極は、シリコン基板に貫通孔を設け、貫通孔にめっき等により導体金属を充填して形成する。したがって、貫通電極とシリコン基板とを電気的に絶縁するために、貫通孔の内壁面を絶縁膜によって被覆する必要がある。貫通孔の内壁面を絶縁膜によって被覆する方法としては、低温CVD法を利用する方法、熱酸化によって酸化膜を形成する方法が考えられる。
低温CVD法によって保護膜を形成する方法は、シリコン基板に形成されている素子部が熱等によって損傷されないという利点はあるものの、酸化膜のような緻密な絶縁膜を形成することができず、アスペクト比の大きな貫通孔では均一に絶縁膜を形成することが困難であるという問題がある。一方、熱酸化を利用して酸化膜を形成する方法は、絶縁性の点では好適であるものの、熱酸化は800℃以上の高温で行う必要があるため、シリコン基板に不純物を拡散させて形成した素子部の特性に影響を及ぼすおそれがあるという問題がある。
本発明はこれらの課題を解決すべくなされたものであり、貫通電極とシリコン基板との電気的絶縁を確実にとることができ、また、シリコン基板に形成した素子部と配線とを確実に電気的に接続することができるシリコンインターポーザおよびこのシリコンインターポーザの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、シリコン基板の両面に配線が形成され、シリコン基板を厚さ方向に貫通して設けられた貫通電極を介して、シリコン基板の両面間において前記配線が電気的に接続されたシリコンインターポーザであって、前記シリコン基板の表面に不純物の拡散層からなる素子部が形成されるとともに、該素子部の表面が保護膜によって被覆され、前記素子部が形成された面に形成された配線と前記素子部とが、前記保護膜に設けられたコンタクト部を介して電気的に接続され、前記貫通電極は、前記シリコン基板に形成された貫通孔の内壁面を被覆する熱酸化膜によりシリコン基板と電気的に絶縁して設けられていることを特徴とする。
また、前記保護膜としてSiN膜を使用したシリコンインターポーザはとくに好適に用いられる。
本発明に係るシリコンインターポーザの製造方法は、シリコンウエハの、不純物の拡散層からなる素子部が形成された表面に、貫通孔の平面配置に合わせて開口穴が形成された保護膜を形成する工程と、前記保護膜をマスクとして前記シリコンウエハをエッチングし、シリコンウエハを厚さ方向に貫通する貫通孔を形成する工程と、熱酸化により前記貫通孔の内壁面に酸化膜を形成する工程と、前記保護膜に前記素子部に連通するコンタクトホールを形成する工程と、前記シリコンウエハの両面に配線を形成する工程とを備え、前記配線を形成する工程において、前記コンタクトホールに形成されるコンタクト部を介して前記素子部と電気的に接続される配線を形成することを特徴とする。
また、前記保護膜にコンタクトホールを形成する工程においては、前記素子部に連通するコンタクトホールと、前記シリコンウエハに連通するコンタクトホールとを形成し、前記配線を形成する工程においては、前記各々のコンタクトホールに形成されるコンタクト部を介して、前記素子部と電気的に接続される配線、および前記シリコンウエハと電気的に接続される配線を形成することを特徴とする。素子部とシリコンウエハとに電気的に接続する配線を形成することによって、素子部としてダイオードを作り込んだような場合に、素子部を容易に電気回路に組み込むことができる。
また、前記シリコンウエハの両面に配線を形成する工程においては、前記保護膜を形成した面に、めっきシード層を形成する工程と、前記配線の平面配置にしたがってレジストパターンを形成する工程と、前記めっきシード層をめっき給電層とする電解めっきにより前記配線となる導体部を形成する工程とを備え、前記めっきシード層を形成する工程においては、めっきシード層を前記素子部に接触するTiシード層と、該Tiシード層に積層されるCuシード層の２層に形成することを特徴とする。Tiシード層を設けることによって素子部と配線との密着性を向上させることができ、Cuシード層を設けることによって容易に配線を形成することができる。
また、前記めっきシード層としてTiシード層を形成した後、前記保護膜に形成したコンタクトホールの位置に合わせしてレーザ光を照射し、前記Tiシード層を局所的に加熱することによってTiと前記素子部とを合金化させることによって、Tiシード層と素子部とをオーミック接合とすることができ、素子部と配線とを確実に電気的に接続することができるとともに、シリコンウエハを局所的に加熱することによって、シリコンウエハに不要な熱応力を発生させずに配線を形成することが可能となる。
また、前記保護膜を形成する工程において、前記保護膜としてSiN膜を形成することにより、保護膜がマスクとして好適に用いられるとともに、素子部の保護として好適に用いられる。
本発明に係るシリコンインターポーザおよびその製造方法によれば、貫通孔の内壁面に酸化膜を設けることによって、シリコン基板と貫通電極との電気的絶縁を確保することができる。また、素子部を保護膜によって被覆したことによって、貫通孔の内壁面に酸化膜を形成する熱酸化工程において素子部が損傷することを防止し、確実にシリコンインターポーザを形成することが可能となる。
（シリコンインターポーザの製造方法）
図１は、シリコンインターポーザの基材となるシリコンウエハ１０の表面に、不純物の拡散層を形成して素子部を形成し、貫通電極を形成するための貫通孔をシリコンウエハ１０に形成するまでの工程を示す。
図１（ａ）は、シリコンウエハ１０を示し、図１（ｂ）は、シリコンウエハ１０の表面に、素子部を形成するためのレジストパターン１２を形成した状態を示す。シリコンインターポーザは１枚のシリコンウエハ１０から多数個形成する。レジストパターン１２は、シリコンウエハ１０に形成するシリコンインターポーザの単位領域ごとに、素子部の配置に合わせてパターニングする。なお、以下の図では、シリコンウエハ１０から形成する単位のシリコンインターポーザの構成部分を示す。
図１（ｃ）は、シリコンウエハ１０の一方の面に不純物をドープさせ不純物の拡散層からなる素子部１４を形成した状態を示す。この素子部１４は、レジストパターン１２に形成した開口穴１２ａから不純物をシリコンウエハ１０中に拡散させることによって形成する。例として、シリコンウエハ１０をｎ型半導体によって形成し、ｐ型となる不純物、たとえばホウ素（Ｂ）をシリコン基材中に拡散させることによってｐ型の拡散層が形成され、ｎ型領域とｐ型領域によってダイオードが形成される。
素子部１４を形成した後、シリコンウエハ１０の素子部１４を形成した面を、保護膜１６によって形成する。この保護膜１６は、貫通電極を形成する貫通孔の平面配置に合わせて形成するもので、貫通孔を形成する部位が開口穴１６ａとなるように形成する。保護膜１６は、シリコンウエハ１０に貫通孔を形成するマスクとしての機能と、素子部１４を保護する保護層としての機能を備える。これらの機能を備える保護膜１６としては、たとえばSiN層が好適に用いられる。
SiNによって保護膜１６を形成するには、レジストパターン１２を除去した後、シリコンウエハ１０の表面にCVDによってSiN層を形成し、次いで、SiN層の表面に貫通孔を形成する部位を露出させたレジストパターンを形成し、レジストパターンをマスクとしてSiN層の露出部分をドライエッチングによって除去する方法、あるいはレジストパターン１２を除去した後、シリコンウエハ１０の表面に貫通孔を形成する部位を被覆するようにレジストをパターン形成し、この状態でSiNをスパッタリングし、リフトオフによってレジストが付着した部位のSiN層をレジストとともに除去する方法によることができる。保護膜１６としてのSiN層としては、厚さ０．２μm程度に形成すればよい。
図１（ｅ）は、シリコンウエハ１０に貫通孔１０ａを形成する工程である。前工程で形成したSiN層等からなる保護膜１６をマスクとしてドライエッチングして貫通孔１０ａを形成する。貫通孔１０ａは、保護膜１６に形成された開口穴１６ａの位置に合わせて形成される。ドライエッチング法のかわりに、ウェットエッチング法によって貫通孔１０ａを形成することもできる。いずれの場合も、素子部１４は保護膜１６によって保護されて貫通孔１０ａが形成される。
図２は、シリコンウエハ１０に貫通電極を形成し、保護膜１６にコンタクトホールを形成するまでの工程を示す。
図２（ａ）は、貫通孔１０ａに電気的な絶縁膜として酸化膜１８を形成する工程である。本実施形態では、シリコンウエハ１０を大気中で1100℃、５時間加熱して酸化膜１８を形成した。酸化膜１８の膜厚は０．５μｍ程度である。
酸化膜１８はシリコンウエハ１０の外部に露出している面、具体的には、貫通孔１０ａの内壁面と、素子部１４が形成された面と反対面に形成される。酸化膜（SiO2膜）は緻密な絶縁膜として形成され、シリコンウエハ１０の露出面に均一な厚さに形成される。貫通孔１０ａが細径であったり、貫通孔１０ａのアスペクト比が大きい場合であっても、確実に酸化膜１８を形成することができるという利点がある。
なお、SiN膜によって保護膜１６を形成した場合は、熱酸化工程により、SiN膜の表面に薄いSiON層が形成される。このSiON膜は薄層として形成されるものであり、本製造工程において特別な作用をなすものではない。
本実施形態においては、シリコンウエハ１０の素子部１４が形成された面を保護膜１６によって被覆したことにより、酸化膜１８を形成する熱酸化工程において素子部１４を熱から保護することができるという利点がある。とくに、保護膜１６としてSiN層を使用した場合は、SiN層は耐熱性が高いことから、素子部１４を熱から保護する作用が効果的に作用するという利点がある。
図２（ｂ）は、貫通電極２０を形成する工程である。
貫通電極２０は、シリコンウエハ１０の素子部１４が形成された面と反対側の面（他方の面）に銅箔を張り、銅箔をめっき給電層とする電解銅めっきによって貫通孔１０ａに銅めっきを充填することによって形成することができる。別の方法としては、貫通孔１０ａの内壁面に無電解銅めっきによってめっきシード層を形成し、めっきシード層をめっき給電層とする電解銅めっきを施すことにより、貫通孔１０ａを銅めっきによって充填して形成することができる。
図２（ｃ）、（ｄ）は、保護膜１６にコンタクトホールを形成する工程である。
図２（ｃ）は、シリコンウエハ１０の保護膜１６によって被覆した面に、コンタクトホールを形成する部位が開口するレジストパターン２２を形成した状態を示す。レジストパターン２２には、素子部１４に接続する部位とシリコンの基材に接続する部位とに開口穴２２ａ、２２ｂを形成する。
図２（ｄ）は、ドライエッチングにより、レジストパターン２２をマスクとして保護膜１６をエッチングし、保護膜１６にコンタクトホール１６１、１６２を形成した状態を示す。コンタクトホール１６１は底面に素子部１４の表面が露出するように形成する。コンタクトホール１６２は、底面にシリコンウエハ１０の基材が露出するように形成する。
図３は、シリコンウエハ１０の両面に接続用の電極（配線）を形成し、電極に接続用のバンプを形成する工程を示す。
図３（ａ）は、シリコンウエハ１０の両面にめっきシード層２４を形成し、電極配置にしたがってレジストパターン２６、２７を形成し、めっきシード層２４をめっき給電層とする電解めっきにより電極２８ａ、２８ｂ、３０ａ、３０ｂを形成した状態を示す。レジストパターン２６、２７は、電極２８ａ、２８ｂ、３０ａ、３０ｂを形成する平面配置に合わせて、めっきシード層２４が底面に露出するパターンに形成する。
めっきシード層２４は、Tiシード層にCuシード層を積層して形成する。Tiシード層は、素子部１４と電極との密着性を向上させるために設ける。電極２８ａ、２８ｂ、３０ａ、３０ｂは、銅めっき、ニッケルめっき、金めっきをこの順に施して形成する。銅めっきによって形成される銅層は電極の主要部であり、ニッケルめっきは金めっきが銅層に拡散することを防止するバリア層とし設け、金めっきは、電極２８ａ、２８ｂ、３０ａ、３０ｂの保護めっきとして設ける。
図３（ｂ）は、レジストパターン２６、２７を除去した後、めっきシード層２４（Tiシード層、Cuシード層）の露出部分（不要部分）をエッチングして除去した状態を示す。
シリコンウエハ１０の素子部１４を形成した面（一方の面）には、素子部１４とコンタクト部２８１を介して電気的に接続された電極２８ａと、シリコンウエハ１０の基材とコンタクト部２８２を介して電気的に接続された電極２８ｂが形成され、他方の面には電極３０ａ、３０ｂが形成される。
シリコンウエハ１０の一方の面に形成された電極２８ａおよび電極２８ｂと、他方の面に形成された電極３０ａおよび電極３０ｂは、それぞれ貫通電極２０を介して電気的に接続される。
図３（ｃ）は、シリコンウエハ１０の一方の面に形成した電極２８ａ、２８ｂに接続用のバンプとして金バンプ３２ａ、３２ｂを形成した状態を示す。金バンプ３２ａ、３２ｂは金線を用いたボールボンディングによって形成することができる。接続用のバンプとしては、金バンプ以外に、はんだバンプ等を使用することもできる。
金バンプ３２ａ、３２ｂを形成した後、シリコンウエハ１０をシリコンインターポーザの単位領域ごとに切断し、個片のシリコンインターポーザ１００を得る。
本実施形態の製造方法によって得られるシリコンインターポーザ１００は、シリコン基板１０１の両面に電極（配線）２８ａ、２８ｂ、３０ａ、３０ｂが形成され、シリコン基材の一方の面に形成された電極２８ａ、２８ｂと他方の面に形成された電極３０ａ、３０ｂとがそれぞれ銅からなる貫通電極２０によって電気的に接続されている。
シリコン基板１０１の一方の面に形成された電極２８ａは、コンタクト部２８１を介して素子部１４に電気的に接続し、電極２８ｂは、コンタクト部２８２を介してシリコン基板１０１に電気的に接続する。電極２８ａ、２８ｂには、接続用のバンプとして金バンプ３２ａ、３２ｂが接合される。
なお、電極２８ａ、２８ｂに接続用のバンプを設けない状態でシリコンインターポーザとすることもできる。また、シリコン基板１０１の他方の面に設けた電極３０ａ、３０ｂに、あらかじめ接続用のバンプを設けてシリコンインターポーザとすることもできる。
図４（ａ）は、シリコンインターポーザ１００に半導体素子としてLED３４を搭載した状態を示す。LED３４の他方の面に形成された電極３６ａ、３６ｂとシリコンインターポーザ１００の一方の面に形成された電極２８ａ、２８ｂとが、金バンプ３２ａ、３２ｂを介して接続されている。電極３６ａ、３６ｂは金層によって形成され、LED３４をシリコンインターポーザ１００に超音波接合することにより、金バンプ３２ａ、３２ｂと金−金接合される。
図４（ｂ）は、実装基板４０に、LED３４を搭載したシリコンインターポーザ１００を実装した状態を示す。シリコンインターポーザ１００の他方の面に形成された電極３０ａ、３０ｂは、はんだ４４を介して実装基板４０に形成された配線４２ａ、４２ｂにそれぞれ接続される。
こうして、LED３４はシリコンインターポーザ１００を介して実装基板４０に電気的に接続された状態で実装される。電極２８ａには素子部１４が電気的に接続され、電気回路としては、LED３４の電極３６ａ、３６ｂと並列に素子部（ダイオード）１４が配置されたものとなる。
LED素子製品によっては静電気対策を施す必要があり、このようなLED素子を搭載する場合には、本実施形態のように、ダイオード（ツェナーダイオード）を形成したシリコンインターポーザ１００を用いることによって、別部品としてダイオードを搭載することなく、静電気対策されたシリコンインターポーザとして提供される。これによって、装置の組み立て工程を簡易とし、装置をコンパクトに形成することができる。
（他の製造工程例）
図５は、保護膜１６にコンタクトホール１６１、１６２を形成した後、シリコンウエハ１０の両面に電極２８ａ、２８ｂ、３０ａ、３０ｂを形成する工程における他の工程例を示す。
図５（ａ）は、シリコンウエハ１０の両面にめっきシード層の下層としてTiシード層２４ａを形成した状態を示す。前述したように、このTiシード層２４ａは、素子部１４と電極２８ａとの電気的接続を確実にするために設けられる。素子部１４と電極２８ａとはオーミック接合する必要があり、Tiシード層２４ａはTiと素子部１４とを合金化させてオーミック接合となるために設けている。Tiシード層と素子部（不純物拡散層）とを合金化させるには、５００℃程度に加熱してアニール処理する必要がある。
しかしながら、アニール処理のためにシリコンウエハ１０全体を５００℃程度に加熱すると、シリコンウエハ１０にはシリコンとは熱膨張係数がかなり異なる貫通電極（Cu）２０が形成されているため、貫通電極２０とシリコンウエハ１０との間で熱応力が生じ、シリコンウエハ１０の表面に形成するシード層や電極が剥離するといった問題が生じる可能性がある。
本実施形態は、このようにシリコンウエハ１０全体を加熱することを回避するため、図５（ｂ）に示すように、シリコンウエハ１０とTiシード層２４ａとが接触する部位、すなわち、コンタクトホール１６１、１６２を形成した部位のみを局所的にレーザ加熱してアニールする。
このようにコンタクトホール１６１、１６２を形成した部位のみを局所的に加熱してアニールする方法によれば、シリコンウエハ１０とTiシード層２４ａとを合金化させてオーミック接合することができ、貫通電極２０等が配置されている他の領域については加熱しないことによって、シリコンウエハ１０に生じる熱応力を回避することができる。コンタクトホール１６１、１６２にレーザ光を照射する方法によれば、局所的に５００℃程度に加熱することは容易であり、シリコンウエハ１０に形成したすべてのコンタクトホールに熱処理を施すことも容易である。
図５（ｃ）は、レーザ加熱処理を行った後、めっきシード層としてCuシード層を形成し電極形成用のレジストパターンを形成し、めっきシード層をめっき給電層とするめっきを施して電極２８ａ、２８ｂ、３０ａ、３０ｂを形成し、レジストパターンおよびめっきシード層の不要部分を除去した状態を示す。
電極２８ａ、２８ｂ、３０ａ、３０ｂを形成した後の工程は、前述した図３、４に示す工程と変わらない。
上記実施形態において説明したシリコンインターポーザはLEDを搭載する製品であるが、シリコンインターポーザはLEDに限らず一般的な半導体チップ、CSP(チップサイズパッケージ）等の半導体素子を搭載するものとして適用可能である。
また、シリコンインターポーザに形成する素子部も、上記例のようにpn構造からなるダイオードを形成する場合に限らず、不純物拡散層を適宜構成とすることによって受光素子などを形成することも可能であり、キャパシタ構造、抵抗体構造を作り込むことも可能である。
また、シリコンインターポーザの基材の表面に形成する電極（配線）についても、シリコンインターポーザに搭載する半導体素子製品に応じて、適宜設計することができる。
シリコンインターポーザは、シリコンウエハを基材としているから基材自体に受動素子や能動素子を作り込むことが可能であり、シリコンウエハの素材としての特徴を生かした製品として提供することができる。また、シリコンインターポーザ自体にダイオード等の回路部品の機能を付与したことにより、製品のアセンブリ工程を簡素化して、製造コストコストを低減させることが可能となる。また、効果的に製品の小型化を図ることが可能になるから、小型製品が求められる製品分野に好適に利用することが可能となる。
前述した発明の製造工程は、不純物がドープされたシリコンインターポーザに熱酸化膜を形成したい場合にとくに有効である。また、熱酸化膜は絶縁信頼性を向上させる上で有効であるという特徴がある。
シリコンインターポーザの製造工程を示す断面図である。 シリコンインターポーザの製造工程を示す断面図である。 シリコンインターポーザの製造工程を示す断面図である。 シリコンインターポーザを介してLEDを実装基板に実装する工程を示す断面図である。 シリコンインターポーザの他の製造工程を示す断面図である。
符号の説明
１０ シリコンウエハ
１０ａ 貫通孔
１２ レジストパターン
１２ａ 開口穴
１４ 素子部
１６ 保護膜
１６ａ 開口穴
１８ 酸化膜
２０ 貫通電極
２２ レジストパターン
２２ａ、２２ｂ 開口穴
２４ めっきシード層
２４ａ Tiシード層
２６、２７ レジストパターン
２８ａ、２８ｂ、３０ａ、３０ｂ 電極
３２ａ、３２ｂ 金バンプ
３６ａ、３６ｂ 電極
４０ 実装基板
４２ａ、４２ｂ 配線
１００ シリコンインターポーザ
１０１ シリコン基板
１６１、１６２ コンタクトホール
２８１、２８２ コンタクト部

Claims (7)

  1. シリコン基板の両面に配線が形成され、シリコン基板を厚さ方向に貫通して設けられた貫通電極を介して、シリコン基板の両面間において前記配線が電気的に接続されたシリコンインターポーザであって、
    前記シリコン基板の表面に不純物の拡散層からなる素子部が形成されるとともに、該素子部の表面が保護膜によって被覆され、
    前記素子部が形成された面に形成された配線と前記素子部とが、前記保護膜に設けられたコンタクト部を介して電気的に接続され、
    前記貫通電極は、前記シリコン基板に形成された貫通孔の内壁面を被覆する熱酸化膜によりシリコン基板と電気的に絶縁して設けられていることを特徴とするシリコンインターポーザ。
  2. 前記保護膜は、SiN膜であることを特徴とする請求項１記載のシリコンインターポーザ。
  3. シリコンウエハの、不純物の拡散層からなる素子部が形成された表面に、貫通孔の平面配置に合わせて開口穴が形成された保護膜を形成する工程と、
    前記保護膜をマスクとして前記シリコンウエハをエッチングし、シリコンウエハを厚さ方向に貫通する貫通孔を形成する工程と、
    熱酸化により前記貫通孔の内壁面に酸化膜を形成する工程と、
    前記保護膜に前記素子部に連通するコンタクトホールを形成する工程と、
    前記シリコンウエハの両面に配線を形成する工程とを備え、
    前記配線を形成する工程において、前記コンタクトホールに形成されるコンタクト部を介して前記素子部と電気的に接続される配線を形成することを特徴とするシリコンインターポーザの製造方法。
  4. 前記保護膜にコンタクトホールを形成する工程においては、前記素子部に連通するコンタクトホールと、前記シリコンウエハに連通するコンタクトホールとを形成し、
    前記配線を形成する工程においては、前記各々のコンタクトホールに形成されるコンタクト部を介して、前記素子部と電気的に接続される配線、および前記シリコンウエハと電気的に接続される配線を形成することを特徴とする請求項３記載のシリコンインターポーザの製造方法。
  5. 前記シリコンウエハの両面に配線を形成する工程においては、
    前記保護膜を形成した面に、めっきシード層を形成する工程と、
    前記配線の平面配置にしたがってレジストパターンを形成する工程と、
    前記めっきシード層をめっき給電層とする電解めっきにより前記配線となる導体部を形成する工程とを備え、
    前記めっきシード層を形成する工程においては、めっきシード層を前記素子部に接触するTiシード層と、該Tiシード層に積層されるCuシード層の２層に形成することを特徴とする請求項３または４記載のシリコンインターポーザの製造方法。
  6. 前記めっきシード層としてTiシード層を形成した後、
    前記保護膜に形成したコンタクトホールの位置に合わせしてレーザ光を照射し、前記Tiシード層を局所的に加熱することによってTiと前記素子部とを合金化させることを特徴とする請求項５記載のシリコンインターポーザの製造方法。
  7. 前記保護膜を形成する工程において、前記保護膜としてSiN膜を形成することを特徴とする請求項３〜６のいずれか一項記載のシリコンインターポーザの製造方法。
JP2008127918A 2008-05-15 2008-05-15 シリコンインターポーザの製造方法 Expired - Fee Related JP5343245B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008127918A JP5343245B2 (ja) 2008-05-15 2008-05-15 シリコンインターポーザの製造方法
US12/465,898 US8026610B2 (en) 2008-05-15 2009-05-14 Silicon interposer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008127918A JP5343245B2 (ja) 2008-05-15 2008-05-15 シリコンインターポーザの製造方法

Publications (3)

Publication Number Publication Date
JP2009277895A true JP2009277895A (ja) 2009-11-26
JP2009277895A5 JP2009277895A5 (ja) 2011-03-24
JP5343245B2 JP5343245B2 (ja) 2013-11-13

Family

ID=41315404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008127918A Expired - Fee Related JP5343245B2 (ja) 2008-05-15 2008-05-15 シリコンインターポーザの製造方法

Country Status (2)

Country Link
US (1) US8026610B2 (ja)
JP (1) JP5343245B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258664A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2012119601A (ja) * 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置
KR101439306B1 (ko) * 2013-02-13 2014-09-11 전자부품연구원 연성 실리콘 인터포저 및 이의 제작방법
US8895868B2 (en) 2010-06-07 2014-11-25 Shinko Electric Industries Co., Ltd. Wiring substrate
KR20160009692A (ko) * 2013-05-21 2016-01-26 자일링크스 인코포레이티드 적층 다이 조립체용 인터포저에서의 전하 손상 보호
US9925770B2 (en) 2016-02-02 2018-03-27 Seiko Epson Corporation Wiring substrate, MEMS device, liquid ejecting head, and liquid ejecting apparatus
WO2020139022A1 (ko) * 2018-12-27 2020-07-02 안상정 반도체 발광소자
KR20200080634A (ko) * 2018-12-27 2020-07-07 안상정 반도체 발광소자

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029339A (ja) * 2009-07-23 2011-02-10 Sony Corp 半導体素子およびその製造方法
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
KR101692434B1 (ko) 2010-06-28 2017-01-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20120261805A1 (en) * 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
CN102811564B (zh) * 2011-05-31 2015-06-17 精材科技股份有限公司 转接板及其制作方法
EP2602818A1 (en) * 2011-12-09 2013-06-12 Ipdia An interposer device
JP5684157B2 (ja) * 2012-01-04 2015-03-11 株式会社東芝 半導体装置
US8698308B2 (en) * 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
EP2817809A1 (de) 2012-02-22 2014-12-31 Phoenix Contact GmbH & Co. KG Planarer übertrager mit schichtaufbau
US9129943B1 (en) * 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
TWI484191B (zh) * 2012-09-28 2015-05-11 Hermes Epitek Corp 電路測試探針卡
TWI503934B (zh) * 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
TWM496091U (zh) * 2014-03-26 2015-02-21 Leadray Energy Co Ltd 具矽基座的發光二極體及發光二極體燈具
EP3035385A1 (en) * 2014-12-16 2016-06-22 IMEC vzw Semiconductor interposer comprising a schottky diode and a method for fabricating the interposer
US10026721B2 (en) * 2015-06-30 2018-07-17 Apple Inc. Electronic devices with soft input-output components
US9841548B2 (en) * 2015-06-30 2017-12-12 Apple Inc. Electronic devices with soft input-output components
CN108109989A (zh) * 2017-12-15 2018-06-01 西安科锐盛创新科技有限公司 集成电路转接板
TWI793597B (zh) * 2020-05-27 2023-02-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2004165602A (ja) * 2002-09-24 2004-06-10 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2007067215A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2007123681A (ja) * 2005-10-31 2007-05-17 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法および実装基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291858B1 (en) * 2000-01-03 2001-09-18 International Business Machines Corporation Multistack 3-dimensional high density semiconductor device and method for fabrication
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
JP2007311649A (ja) 2006-05-19 2007-11-29 Fuji Electric Systems Co Ltd シリコンインターポーザ基板を用いた高周波回路モジュール装置
JP4961617B2 (ja) * 2007-10-01 2012-06-27 新光電気工業株式会社 配線基板とその製造方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2004165602A (ja) * 2002-09-24 2004-06-10 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2007067215A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2007123681A (ja) * 2005-10-31 2007-05-17 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法および実装基板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258664A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US8664536B2 (en) 2010-06-07 2014-03-04 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
US8895868B2 (en) 2010-06-07 2014-11-25 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2012119601A (ja) * 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置
US9136210B2 (en) 2010-12-03 2015-09-15 Nec Corporation Interposer and semiconductor device
KR101439306B1 (ko) * 2013-02-13 2014-09-11 전자부품연구원 연성 실리콘 인터포저 및 이의 제작방법
KR20160009692A (ko) * 2013-05-21 2016-01-26 자일링크스 인코포레이티드 적층 다이 조립체용 인터포저에서의 전하 손상 보호
JP2016522575A (ja) * 2013-05-21 2016-07-28 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ スタックドダイアセンブリのためのインターポーザ上の電荷損傷保護
KR102256881B1 (ko) 2013-05-21 2021-05-28 자일링크스 인코포레이티드 적층 다이 조립체용 인터포저에서의 전하 손상 보호
US9925770B2 (en) 2016-02-02 2018-03-27 Seiko Epson Corporation Wiring substrate, MEMS device, liquid ejecting head, and liquid ejecting apparatus
WO2020139022A1 (ko) * 2018-12-27 2020-07-02 안상정 반도체 발광소자
KR20200080634A (ko) * 2018-12-27 2020-07-07 안상정 반도체 발광소자
KR102227215B1 (ko) * 2018-12-27 2021-03-12 안상정 반도체 발광소자
CN113228312A (zh) * 2018-12-27 2021-08-06 安相贞 半导体发光器件

Also Published As

Publication number Publication date
US20090283914A1 (en) 2009-11-19
US8026610B2 (en) 2011-09-27
JP5343245B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
JP5343245B2 (ja) シリコンインターポーザの製造方法
US8441121B2 (en) Package carrier and manufacturing method thereof
TWI435393B (zh) 封裝載板及其製作方法
JP2016213465A (ja) 積層電子デバイスとその製造方法
JP2013004881A (ja) インターポーザ及びその製造方法と半導体装置
JP2011086767A (ja) 半導体装置及び半導体装置の製造方法
JP2006210777A (ja) 半導体装置
TW201128721A (en) Manufacturing method of semiconductor device
JP2009004544A (ja) 電子装置の製造方法及び電子装置
TW201004504A (en) Manufacturing method of printed circuit board having electro component
JP2016152260A (ja) 電子装置
KR20040097899A (ko) 반도체 장치의 제조 방법
TW201232736A (en) Chip package and method for forming the same
JP2008053430A (ja) 半導体装置およびその製造方法
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP6737009B2 (ja) 半導体装置およびその製造方法
TW201907532A (zh) 半導體封裝結構及其製作方法
JP2008140894A (ja) 半導体装置とその製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
TW201731037A (zh) 半導體封裝件及其製造方法
KR20010075933A (ko) 반도체 패키지 및 그 제조방법
JP2016157901A (ja) 電子装置
JP2011146513A (ja) 半導体装置
JP2009152408A (ja) 半導体装置およびその製造方法
JP2014165483A (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Ref document number: 5343245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees