JP2009277895A5 - - Google Patents

Claims (7)

1. 第１面およびその反対側の第２面を有するシリコン基板と、
   前記シリコン基板の第１面に形成された拡散層からなる素子部と、
   前記シリコン基板の第１面に前記素子部を被覆して形成された窒化膜と、
   前記窒化膜および前記シリコン基板を厚さ方向に貫通する貫通孔と、
   前記シリコン基板の前記貫通孔の内壁面および前記シリコン基板の第２面に形成された酸化膜と、
   前記酸化膜が形成された貫通孔に形成された第１貫通電極と、
   前記窒化膜に形成され、前記素子部と電気的に接続された第１コンタクト部と、
   前記シリコン基板の第１面の前記窒化膜上に形成され、前記第１貫通電極と前記第１コンタクト部とを電気的に接続する第１配線と、
   を備えていることを特徴とするシリコンインターポーザ。
2. 前記シリコン基板の第２面の前記酸化膜上に形成され、前記第１貫通電極と電気的に接続された第２配線と、
   前記窒化膜に形成され、前記シリコン基板と電気的に接続された第２コンタクト部と、
   前記シリコン基板の第１面の前記窒化膜上に形成され、前記第２コンタクト部と電気的に接続された第３配線と、
   前記窒化膜および前記シリコン基板を厚さ方向に貫通し、前記酸化膜が形成された貫通孔に形成され、前記第３配線と電気的に接続された第２貫通電極と、
   前記シリコン基板の第２面の前記酸化膜上に形成され、前記第２貫通電極と電気的に接続された第４配線と、
   を備えていることを特徴とする請求項１記載のシリコンインターポーザ。
3. 前記シリコン基板の第１面に搭載される半導体素子と前記素子部が並列に配置されるように、前記シリコン基板の第１面に前記第１および第３配線が形成されていることを特徴とする請求項２記載のシリコンインターポーザ。
4. （ａ）シリコン基板の第１面に、不純物をドープして拡散層からなる素子部を形成する工程と、
   （ｂ）前記シリコン基板の第１面に、前記素子部を被覆してパターニングされた窒化膜を形成する工程と、
   （ｃ）前記窒化膜をマスクとして用い、前記素子部を保護しつつ、パターニングで形成された開口穴の位置に前記シリコン基板を厚さ方向に貫通する貫通孔を形成する工程と、
   （ｄ）前記シリコン基板の熱酸化により、前記貫通孔の内壁面および前記シリコン基板の前記第１面とは反対側の第２面に酸化膜を形成する工程と、
   （ｅ）前記（ｄ）工程後に、前記貫通孔に貫通電極を形成する工程と、
   （ｆ）前記シリコン基板の第１および第２面に、前記貫通電極と電気的に接続された配線を形成する工程と、
   を含むことを特徴とするシリコンインターポーザの製造方法。
5. （ｇ）前記（ｅ）工程と前記（ｆ）工程の間に、前記素子部の一部および前記シリコン基板の一部のそれぞれを、前記窒化膜から露出する第１および第２コンタクトホールを形成する工程を含み、
   前記（ｃ）工程では、前記貫通孔として、第１および第２貫通孔を形成し、
   前記（ｅ）工程では、前記貫通電極として、前記第１および第２貫通孔のそれぞれに第１および第２貫通電極を形成し、
   前記（ｆ）工程では、前記配線として、
   前記シリコン基板の第１面に、前記第１貫通電極と、前記第１コンタクトホールに形成された第１コンタクト部を介して前記素子部とに電気的に接続された第１配線を形成し、
   前記シリコン基板の第２面に、前記第１コンタクト部、前記第１配線および前記第１貫通電極を介して、前記素子部と電気的に接続された第２配線を形成し、
   前記シリコン基板の第１面に、前記第２貫通電極と、前記第２コンタクトホールに形成された第２コンタクト部を介して前記シリコン基板とに電気的に接続された第３配線を形成し、
   前記シリコン基板の第２面に、前記第２コンタクト部、前記第３配線および前記第２貫通電極を介して、前記シリコン基板と電気的に接続された第４配線を形成することを特徴とする請求項４記載のシリコンインターポーザの製造方法。
6. 前記（ｆ）工程では、前記シリコン基板の第１および第２面に、めっきシード層を形成し、前記めっきシード層をめっき給電層とする電解めっきにより、前記配線を形成することを特徴とする請求項５記載のシリコンインターポーザの製造方法。
7. 前記（ｆ）工程では、Ｔｉシード層と、前記Ｔｉシード層に積層されたＣｕシード層で前記めっきシード層を形成し、
   前記Ｔｉシード層を形成する工程では、前記第１および第２コンタクトホールのそれぞれで露出する前記素子部および前記シリコン基板に接触する前記Ｔｉシード層にレーザ加熱することを特徴とする請求項６記載のシリコンインターポーザの製造方法。