JP2010219513A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010219513A5 JP2010219513A5 JP2010032040A JP2010032040A JP2010219513A5 JP 2010219513 A5 JP2010219513 A5 JP 2010219513A5 JP 2010032040 A JP2010032040 A JP 2010032040A JP 2010032040 A JP2010032040 A JP 2010032040A JP 2010219513 A5 JP2010219513 A5 JP 2010219513A5
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor portion
- silicon wafer
- forming
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
上記課題を解決するため、本発明は配線基板に係り、第１スルーホールと前記第１スルーホール内に形成された第１貫通導体部とを備え、ウェハから形成された第１シリコン基板と、前記第１シリコン基板の上に接着樹脂層を介して積層され、第２スルーホールと、前記第２スルーホール内に前記第１貫通導体部と位置合わせされて形成された第２貫通導体部とを備え、ウェハから形成された第２シリコン基板と、前記第１シリコン基板の両面と、前記第１スルーホールの内面とに形成された第１絶縁層と、前記第２シリコン基板の両面と、前記第２スルーホールの内面とに形成された第２絶縁層とを有し、前記接着樹脂層は、第１シリコン基板上の前記第１貫通導体部を除く領域から前記第２スルーホールの内面と前記第２貫通導体部との間に形成されており、前記第１貫通導体部と前記第２貫通導体部とにより貫通電極が一体的に形成されていることを特徴とする。
Claims (7)
- 第１スルーホールと前記第１スルーホール内に形成された第１貫通導体部とを備え、ウェハから形成された第１シリコン基板と、
前記第１シリコン基板の上に接着樹脂層を介して積層され、第２スルーホールと、前記第２スルーホール内に前記第１貫通導体部と位置合わせされて形成された第２貫通導体部とを備え、ウェハから形成された第２シリコン基板と、
前記第１シリコン基板の両面と、前記第１スルーホールの内面とに形成された第１絶縁層と、
前記第２シリコン基板の両面と、前記第２スルーホールの内面とに形成された第２絶縁層とを有し、
前記接着樹脂層は、第１シリコン基板上の前記第１貫通導体部を除く領域から前記第２スルーホールの内面と前記第２貫通導体部との間に形成されており、
前記第１貫通導体部と前記第２貫通導体部とにより貫通電極が一体的に形成されていることを特徴とする配線基板。 - 第１スルーホールと前記第１スルーホール内に形成された第１貫通導体部とを備え、ウェハから形成された第１シリコン基板と、
前記第１シリコン基板の上に接着樹脂層を介して積層され、第２スルーホールと、前記第２スルーホール内に前記第１貫通導体部と位置合わせされて形成された第２貫通導体部とを備え、ウェハから形成された第２シリコン基板と、
前記第１シリコン基板の両面と、前記第１スルーホールの内面とに形成された第１絶縁層と、
前記第２シリコン基板の両面と、前記第２スルーホールの内面とに形成された第２絶縁層とを有し、
前記接着樹脂層は、前記第１シリコン基板上の前記第１貫通導体部を除く領域に形成されており、
前記第２貫通導体部は、前記第２スルーホール内で前記第２絶縁層と接触し、かつ前記第２スルーホールの下端部で前記接着樹脂層に接触しており、
前記第１貫通導体部と前記第２貫通導体部とにより貫通電極が一体的に形成されていることを特徴とする配線基板。 - 前記第２シリコンウェハの上面に、前記第２貫通導体部の上に配線層を介してバンプ電極が形成されており、
前記第１シリコンウェハの下面に、前記第１貫通導体部の上に配線層を介して外部接続端子が形成されていることを特徴とする請求項１又は２に記載の配線基板。 - 第１シリコンウェハに、厚み方向に貫通する第１スルーホールを形成する工程と、
前記第１シリコンウェハの両面と、前記第１スルーホールの内面とに第１絶縁層を形成する工程と、
電解めっきにより前記第１スルーホールに第１貫通導体部を形成する工程と、
電解めっきにより前記第１貫通導体部の上に金属ポストを形成する工程と、
前記第１シリコンウェハ上の前記第１貫通導体部を除く領域に接着樹脂層を形成する工程と、
前記金属ポストに対応する第２スルーホールと、両面及び前記第２スルーホールの内面に形成された第２絶縁層とを備えた第２シリコンウェハを用意し、前記第２スルーホール内に前記金属ポストを挿入した状態で、前記第２シリコンウェハを前記第１シリコンウェハの上に前記接着樹脂層によって接着する工程とを有し、
前記第２スルーホールの内面と前記金属ポストとの隙間に前記接着樹脂層が流動して充填されることを特徴とする配線基板の製造方法。 - 第１シリコンウェハに、厚み方向に貫通する第１スルーホールを形成する工程と、
電解めっきにより前記第１スルーホールに第１貫通導体部を形成する工程と、
前記第１シリコンウェハ上の前記第１貫通導体部を除く領域に接着樹脂層を形成する工程と、
第２スルーホールと、両面及び前記第２スルーホールの内面に形成された第２絶縁層とを備えた第２シリコンウェハを用意し、前記第２スルーホールを前記第１貫通導体部の上に配置した状態で前記第２シリコンウェハを前記第１シリコンウェハの上に前記接着樹脂層によって接着する工程と、
前記第２シリコンウェハの第２スルーホール内に、電解めっきにより前記第１貫通導体部に接続される第２貫通導体部を形成して、貫通電極を得る工程とを有することを特徴とする配線基板の製造方法。 - 前記第２シリコンウェハを前記第１シリコンウェハの上に前記接着樹脂層によって接着する工程の後に、
前記第２シリコンウェハの上面に、前記第２貫通導体部の上に配線層を介してバンプ電極を形成する工程と、
前記第２シリコンウェハの下面に、前記第１貫通導体部の上に配線層を介して外部接続端子を形成する工程とを有することを特徴とする請求項４に記載の配線基板の製造方法。 - 前記貫通電極を得る工程の後に、
前記第２シリコンウェハの上面に、前記第２貫通導体部の上に配線層を介してバンプ電極を形成する工程と、
前記第２シリコンウェハの下面に、前記第１貫通導体部の上に配線層を介して外部接続端子を形成する工程とを有することを特徴とする請求項５に記載の配線基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010032040A JP5367616B2 (ja) | 2009-02-23 | 2010-02-17 | 配線基板及びその製造方法 |
| US12/709,838 US8299370B2 (en) | 2009-02-23 | 2010-02-22 | Wiring board and method of manufacturing the same |
| US13/606,747 US8777638B2 (en) | 2009-02-23 | 2012-09-07 | Wiring board and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009038932 | 2009-02-23 | ||
| JP2009038932 | 2009-02-23 | ||
| JP2010032040A JP5367616B2 (ja) | 2009-02-23 | 2010-02-17 | 配線基板及びその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013164899A Division JP5568169B2 (ja) | 2009-02-23 | 2013-08-08 | 配線基板及びその製造方法 |
| JP2013164900A Division JP5568170B2 (ja) | 2009-02-23 | 2013-08-08 | 配線基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010219513A JP2010219513A (ja) | 2010-09-30 |
| JP2010219513A5 true JP2010219513A5 (ja) | 2013-01-24 |
| JP5367616B2 JP5367616B2 (ja) | 2013-12-11 |
Family
ID=42629961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010032040A Active JP5367616B2 (ja) | 2009-02-23 | 2010-02-17 | 配線基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8299370B2 (ja) |
| JP (1) | JP5367616B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5636265B2 (ja) * | 2010-11-15 | 2014-12-03 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| KR101806806B1 (ko) * | 2011-12-20 | 2017-12-11 | 삼성전자주식회사 | 전자 소자 탑재용 기판의 제조방법 |
| JP2013168400A (ja) * | 2012-02-14 | 2013-08-29 | Tokyo Electron Ltd | 半導体デバイス検査装置用配線基板及びその製造方法 |
| JP6033130B2 (ja) * | 2013-03-13 | 2016-11-30 | 新光電気工業株式会社 | プローブガイド板及びその製造方法 |
| JP6256741B2 (ja) * | 2013-09-18 | 2018-01-10 | 日立化成株式会社 | 半導体素子搭載用パッケージ基板 |
| EP3203509B1 (en) * | 2016-02-04 | 2021-01-20 | Services Pétroliers Schlumberger | Double-sided hermetic multichip module |
| CN106057699B (zh) * | 2016-07-20 | 2019-01-11 | 武汉华星光电技术有限公司 | 光阻层上过孔的测量方法 |
| TW202142517A (zh) * | 2020-05-12 | 2021-11-16 | 台灣愛司帝科技股份有限公司 | 基板拼接結構、基板拼接系統以及基板拼接方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
| JP3796099B2 (ja) * | 2000-05-12 | 2006-07-12 | 新光電気工業株式会社 | 半導体装置用インターポーザー、その製造方法および半導体装置 |
| JP2002031650A (ja) | 2000-07-18 | 2002-01-31 | Ibiden Co Ltd | プローブカード |
| JP3904484B2 (ja) * | 2002-06-19 | 2007-04-11 | 新光電気工業株式会社 | シリコン基板のスルーホールプラギング方法 |
| FI119583B (fi) * | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| JP3800335B2 (ja) * | 2003-04-16 | 2006-07-26 | セイコーエプソン株式会社 | 光デバイス、光モジュール、半導体装置及び電子機器 |
| JP2006165175A (ja) * | 2004-12-06 | 2006-06-22 | Alps Electric Co Ltd | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 |
| JP4509869B2 (ja) * | 2005-06-08 | 2010-07-21 | 新光電気工業株式会社 | 回路基板の製造方法 |
| JP4698296B2 (ja) * | 2005-06-17 | 2011-06-08 | 新光電気工業株式会社 | 貫通電極を有する半導体装置の製造方法 |
| JP5064768B2 (ja) * | 2006-11-22 | 2012-10-31 | 新光電気工業株式会社 | 電子部品および電子部品の製造方法 |
| US8039305B2 (en) * | 2007-04-27 | 2011-10-18 | Sumitomo Bakelite Company, Ltd. | Method for bonding semiconductor wafers and method for manufacturing semiconductor device |
| US8194411B2 (en) * | 2009-03-31 | 2012-06-05 | Hong Kong Applied Science and Technology Research Institute Co. Ltd | Electronic package with stacked modules with channels passing through metal layers of the modules |
-
2010
- 2010-02-17 JP JP2010032040A patent/JP5367616B2/ja active Active
- 2010-02-22 US US12/709,838 patent/US8299370B2/en active Active
-
2012
- 2012-09-07 US US13/606,747 patent/US8777638B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010219513A5 (ja) | ||
| JP2009194322A5 (ja) | ||
| US20150318240A1 (en) | Aluminum clad copper structure of an electronic component package | |
| JP2013254830A5 (ja) | ||
| TWI666737B (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
| JP2009200389A5 (ja) | ||
| JP2010087221A5 (ja) | ||
| JP2012019080A (ja) | 配線基板の製造方法及び配線基板 | |
| JP2013004881A5 (ja) | ||
| JP2007013092A5 (ja) | ||
| WO2010035499A1 (ja) | リードフレーム基板とその製造方法ならびに半導体装置 | |
| JP2006253289A5 (ja) | ||
| JP2008277742A5 (ja) | ||
| JP2011527830A5 (ja) | ||
| JP2010192696A5 (ja) | ||
| JP2013033894A5 (ja) | ||
| JP2011249718A5 (ja) | ||
| JP2012004505A5 (ja) | ||
| JP2015185773A5 (ja) | ||
| JP2009182272A5 (ja) | ||
| JP2010278425A5 (ja) | ||
| JP2015204263A5 (ja) | ||
| JP2011119481A5 (ja) | ||
| TW201533873A (zh) | 覆晶式封裝基板、覆晶式封裝件及其製法 | |
| JP2011029370A5 (ja) |