JP2011249718A5 - - Google Patents

Description

上記目的を達成するために、本発明は以下のように構成する。
本発明の半導体装置は、半導体基板の表面に形成された電子デバイスと、前記電子デバイスと導通されたパッド電極と、前記半導体基板を厚さ方向に貫通する貫通電極と、前記半導体基板の裏面に形成されて前記貫通電極同士を接続する配線層と、前記配線層又は前記貫通電極に接続される導電端子とを備える半導体装置であって、前記半導体基板の裏面において、前記貫通電極及び前記配線層を囲むように形成された絶縁部形成用溝部を備え、前記絶縁部形成用溝部の底部が、前記半導体基板の表面から裏面にかけての厚さ方向の中間部に位置している、ことを特徴とする。
また、本発明の半導体装置の製造方法は、電子デバイスとパッド電極とが表面側に配置された半導体基板の裏面側から前記半導体基板を厚さ方向に貫通して前記半導体基板の表面の前記パッド電極に導通する貫通電極を形成し、前記貫通電極と導通しかつ前記半導体基板の裏面に配置される配線層を形成する半導体装置の製造方法において、前記半導体基板の裏面側から前記半導体基板の前記厚さ方向に延びる貫通電極用のビアホールを形成するビアホール形成工程と、前記ビアホールにおける絶縁部の形成前に、前記貫通電極及び前記配線層を囲むように絶縁部形成用溝部を形成する溝部形成工程を有し、前記溝部形成工程の後に、前記絶縁部形成用溝部内に導電性層を形成する工程と、前記絶縁部形成用溝部の底部の前記導電性層を除去すると共に絶縁材料を挿入して絶縁部を形成する工程と、を備える、ことを特徴とする。

Claims (6)

1. 半導体基板の表面に形成された電子デバイスと、前記電子デバイスと導通されたパッド電極と、前記半導体基板を厚さ方向に貫通する貫通電極と、前記半導体基板の裏面に形成されて前記貫通電極同士を接続する配線層と、前記配線層又は前記貫通電極に接続される導電端子とを備える半導体装置であって、
   前記半導体基板の裏面において、前記貫通電極及び前記配線層を囲むように形成された絶縁部形成用溝部を備え、
   前記絶縁部形成用溝部の底部が、前記半導体基板の表面から裏面にかけての厚さ方向の中間部に位置している、半導体装置。
2. 前記絶縁部形成用溝部は、前記貫通電極を形成するビアホールの前記半導体基板の裏面での開口の貫通穴径φ _１ と、前記絶縁部形成用溝部の前記半導体基板の裏面での開口の幅Ｌ _２ との間に
   ０＜Ｌ _２ ＜φ _１ ／２
   の関係式を満足する、
   請求項１に記載の半導体装置。
3. 半導体基板の表面に形成された電子デバイスと、前記電子デバイスと導通されたパッド電極と、前記半導体基板を厚さ方向に貫通する貫通電極と、前記半導体基板の裏面に形成されて前記貫通電極同士を接続する配線層と、前記配線層又は前記貫通電極に接続される導電端子とを備える半導体装置であって、
   前記半導体基板の裏面において、前記貫通電極及び前記配線層を囲むように形成された絶縁部形成用溝部を備え、
   前記絶縁部形成用溝部の底部では、前記絶縁部形成用溝部内に配置される絶縁層の絶縁材料と前記半導体基板の構成材料とが直接接触している、
   半導体装置。
4. 電子デバイスとパッド電極とが表面側に配置された半導体基板の裏面側から前記半導体基板を厚さ方向に貫通して前記半導体基板の表面の前記パッド電極に導通する貫通電極を形成し、前記貫通電極と導通しかつ前記半導体基板の裏面に配置される配線層を形成する半導体装置の製造方法において、
   前記半導体基板の裏面側から前記半導体基板の前記厚さ方向に延びる貫通電極用のビアホールを形成するビアホール形成工程と、
   前記ビアホールにおける絶縁部の形成前に、前記貫通電極及び前記配線層を囲むように絶縁部形成用溝部を形成する溝部形成工程を有し、
   前記溝部形成工程の後に、前記絶縁部形成用溝部内に導電性層を形成する工程と、前記絶縁部形成用溝部の底部の前記導電性層を除去すると共に絶縁材料を挿入して絶縁部を形成する工程と、を備える、
   半導体装置の製造方法。
5. 前記ビアホール形成工程と前記溝部形成工程とを同時に行う、
   請求項４に記載の半導体装置の製造方法。
6. 前記溝部形成工程において、前記絶縁部形成用溝部は、前記貫通電極用のビアホールの前記半導体基板の裏面での開口の貫通穴径φ _１ と、前記絶縁部形成用溝部の開口の幅Ｌ _２ との間に
   ０＜Ｌ _２ ＜φ _１ ／２
   の関係式を満足するように、前記絶縁部形成用溝部が形成されている、
   請求項４又は５に記載の半導体装置の製造方法。