JP2014013810A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014013810A5 JP2014013810A5 JP2012150345A JP2012150345A JP2014013810A5 JP 2014013810 A5 JP2014013810 A5 JP 2014013810A5 JP 2012150345 A JP2012150345 A JP 2012150345A JP 2012150345 A JP2012150345 A JP 2012150345A JP 2014013810 A5 JP2014013810 A5 JP 2014013810A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- forming
- substrate
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims 23
- 239000000463 material Substances 0.000 claims 6
- 238000004519 manufacturing process Methods 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 4
- 238000001312 dry etching Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 230000007423 decrease Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
Claims (12)
- ベース基板と、前記ベース基板の第1面に設けられた第1絶縁層と、前記第1絶縁層上に設けられた第2絶縁層と、前記第2絶縁層上に設けられた第3絶縁層と、前記第3絶縁層上に設けられたパッド電極と、を有する基板であって、
前記ベース基板の前記第1面の反対側の第2面から前記ベース基板、前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層を貫通して前記パッド電極に達する孔が形成されており、
前記パッド電極に接続されており、前記孔に設けられた導電体を有し、
前記第1絶縁層における前記孔の径は、前記第2絶縁層における前記孔の径よりも大きく、
前記第1絶縁層と前記第2絶縁層とが互いに異なる材料で形成され、且つ、前記第2絶縁層と前記第3絶縁層とが互いに異なる材料で形成されていることを特徴とする基板。 - 前記第2絶縁層における前記孔の径は、前記第3絶縁層における前記孔の径よりも大きいことを特徴とする請求項1に記載の基板。
- 前記孔において、前記導電体と前記ベース基板との間に設けられた第4絶縁層を有し、
前記第2絶縁層のうち前記第4絶縁層に接触する部分は、前記孔の中心に向かうにつれて厚みが薄くなることを特徴とする請求項1又は2に記載の基板。 - 前記第3絶縁層のうち前記第4絶縁層に接触する部分は、前記孔の中心に向かうにつれて厚みが薄くなることを特徴とする請求項3に記載の基板。
- 前記第2絶縁層は、金属酸化物で形成され、
前記第1絶縁層は、半導体酸化物または半導体窒化物で形成されている
ことを特徴とする請求項1乃至4のいずれか一項に記載の基板。 - 請求項1乃至5のいずれか一項に記載の基板と、
前記ベース基板の前記第1面側に形成された素子回路と、
前記導電体に接続されており、前記ベース基板の前記第2面側に形成された再配線層と、を有することを特徴とする半導体装置。 - 請求項6に記載の半導体装置を有することを特徴とする電子機器。
- ベース基板の第1面に第1絶縁層を形成する工程と、
前記第1絶縁層上に、前記第1絶縁層と異なる材料で第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記第2絶縁層と異なる材料で第3絶縁層を形成する工程と、
前記第3絶縁層上にパッド電極を形成する工程と、
前記ベース基板の前記第1面の反対側の第2面から前記ベース基板、前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層を貫通して前記パッド電極に達する孔を形成する工程と、
前記孔において、前記ベース基板、前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層を覆う第4絶縁層を形成する工程と、
前記孔の前記第4絶縁層に覆われた領域に、前記パッド電極に接続する導電体を形成する工程と、を有し、
前記孔を形成する工程において、前記第1絶縁層における前記孔の径を、前記第2絶縁層における前記孔の径よりも大きく形成することを特徴とする基板の製造方法。 - 前記孔を形成する工程において、前記第2絶縁層における前記孔の径を、前記第3絶縁層における前記孔の径よりも大きく形成することを特徴とする請求項8に記載の基板の製造方法。
- 前記孔を形成する工程において、ドライエッチングによって前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層を除去することを特徴とする請求項8又は9に記載の基板の製造方法。
- 前記第2絶縁層を形成する工程において、前記第1絶縁層とドライエッチングレートが異なる材料で前記第2絶縁層を形成することを特徴とする請求項10に記載の基板の製造方法。
- 前記第3絶縁層を形成する工程において、前記第2絶縁層とドライエッチングレートが異なる材料で前記第3絶縁層を形成することを特徴とする請求項10又は11に記載の基板の製造方法
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012150345A JP2014013810A (ja) | 2012-07-04 | 2012-07-04 | 基板、基板の製造方法、半導体装置、及び電子機器 |
US13/929,218 US9349673B2 (en) | 2012-07-04 | 2013-06-27 | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus |
TW102123491A TWI587470B (zh) | 2012-07-04 | 2013-07-01 | 基板、基板之製造方法、半導體裝置及電子機器 |
KR1020130077650A KR20140005107A (ko) | 2012-07-04 | 2013-07-03 | 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기 |
CN201310277118.4A CN103531553B (zh) | 2012-07-04 | 2013-07-03 | 基板、基板的制造方法、半导体装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012150345A JP2014013810A (ja) | 2012-07-04 | 2012-07-04 | 基板、基板の製造方法、半導体装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014013810A JP2014013810A (ja) | 2014-01-23 |
JP2014013810A5 true JP2014013810A5 (ja) | 2015-08-13 |
Family
ID=49877913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012150345A Withdrawn JP2014013810A (ja) | 2012-07-04 | 2012-07-04 | 基板、基板の製造方法、半導体装置、及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9349673B2 (ja) |
JP (1) | JP2014013810A (ja) |
KR (1) | KR20140005107A (ja) |
CN (1) | CN103531553B (ja) |
TW (1) | TWI587470B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501410A (ja) * | 2007-10-10 | 2011-01-06 | テッセラ,インコーポレイテッド | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ |
SE538062C2 (sv) * | 2012-09-27 | 2016-02-23 | Silex Microsystems Ab | Kemiskt pläterad metallvia genom kisel |
KR102411064B1 (ko) * | 2015-03-10 | 2022-06-21 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그의 제조방법 |
JP2016225471A (ja) | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US10049981B2 (en) * | 2016-09-08 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Through via structure, semiconductor device and manufacturing method thereof |
JP2018157110A (ja) * | 2017-03-17 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
JP6226113B1 (ja) * | 2017-04-25 | 2017-11-08 | 三菱電機株式会社 | 半導体装置 |
US20190013302A1 (en) * | 2017-07-07 | 2019-01-10 | China Wafer Level Csp Co., Ltd. | Packaging method and package structure for fingerprint recognition chip and drive chip |
US10957712B2 (en) | 2017-08-02 | 2021-03-23 | Sharp Kabushiki Kaisha | Substrate and method for producing substrate |
EP3460835B1 (en) * | 2017-09-20 | 2020-04-01 | ams AG | Method for manufacturing a semiconductor device and semiconductor device |
US10679924B2 (en) | 2018-03-05 | 2020-06-09 | Win Semiconductors Corp. | Semiconductor device with antenna integrated |
CN109585462A (zh) * | 2019-01-23 | 2019-04-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、柔性显示面板、拼接屏 |
KR20220028310A (ko) * | 2020-08-28 | 2022-03-08 | 삼성전자주식회사 | 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지 |
EP4425535A1 (en) * | 2021-10-26 | 2024-09-04 | Sony Semiconductor Solutions Corporation | Semiconductor device, method for producing same, and electronic device |
TWI841118B (zh) * | 2022-12-14 | 2024-05-01 | 南亞科技股份有限公司 | 半導體結構及其製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0263220B1 (en) * | 1986-10-08 | 1992-09-09 | International Business Machines Corporation | Method of forming a via-having a desired slope in a photoresist masked composite insulating layer |
US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
JP4127095B2 (ja) | 2003-03-27 | 2008-07-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4289146B2 (ja) | 2003-03-27 | 2009-07-01 | セイコーエプソン株式会社 | 三次元実装型半導体装置の製造方法 |
JP2005011920A (ja) * | 2003-06-18 | 2005-01-13 | Hitachi Displays Ltd | 表示装置とその製造方法 |
JP4155154B2 (ja) | 2003-10-15 | 2008-09-24 | セイコーエプソン株式会社 | 半導体装置、回路基板、及び電子機器 |
JP2005235860A (ja) | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
TWI303864B (en) | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
JP4845368B2 (ja) | 2004-10-28 | 2011-12-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4501632B2 (ja) | 2004-10-27 | 2010-07-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4388454B2 (ja) | 2004-10-27 | 2009-12-24 | 信越半導体株式会社 | ワーク保持板並びに半導体ウエーハの製造方法及び研磨方法 |
JP4873517B2 (ja) | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4694305B2 (ja) | 2005-08-16 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体ウエハの製造方法 |
JP5326361B2 (ja) * | 2008-05-28 | 2013-10-30 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2009295676A (ja) | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
JP5268618B2 (ja) * | 2008-12-18 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
JP2010205921A (ja) * | 2009-03-03 | 2010-09-16 | Olympus Corp | 半導体装置および半導体装置の製造方法 |
JP2010263130A (ja) * | 2009-05-08 | 2010-11-18 | Olympus Corp | 半導体装置および半導体装置の製造方法 |
JP5568357B2 (ja) * | 2010-04-05 | 2014-08-06 | 株式会社フジクラ | 半導体装置及びその製造方法 |
JP5423572B2 (ja) | 2010-05-07 | 2014-02-19 | セイコーエプソン株式会社 | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 |
KR20110133251A (ko) | 2010-06-04 | 2011-12-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2012
- 2012-07-04 JP JP2012150345A patent/JP2014013810A/ja not_active Withdrawn
-
2013
- 2013-06-27 US US13/929,218 patent/US9349673B2/en active Active
- 2013-07-01 TW TW102123491A patent/TWI587470B/zh active
- 2013-07-03 CN CN201310277118.4A patent/CN103531553B/zh active Active
- 2013-07-03 KR KR1020130077650A patent/KR20140005107A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014013810A5 (ja) | ||
JP2016149546A5 (ja) | ||
JP2012134500A5 (ja) | ||
JP2012084865A5 (ja) | 半導体装置の作製方法 | |
JP2015195360A5 (ja) | ||
JP2016006871A5 (ja) | ||
JP2009164481A5 (ja) | ||
JP2012114148A5 (ja) | ||
JP2016213468A5 (ja) | ||
JP2013004881A5 (ja) | ||
JP2010519739A5 (ja) | ||
JP2013520844A5 (ja) | ||
WO2012074783A3 (en) | Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same | |
JP2016066792A5 (ja) | ||
JP2016039328A5 (ja) | ||
JP2012118545A5 (ja) | ||
JP2013115289A5 (ja) | ||
JP2013168419A5 (ja) | ||
WO2011097089A3 (en) | Recessed semiconductor substrates | |
JP2009111375A5 (ja) | ||
EP2988325A3 (en) | Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof | |
WO2016123609A3 (en) | Localized sealing of interconnect structures in small gaps | |
JP2013254946A5 (ja) | 配線の形成方法および半導体装置の作製方法 | |
JP2011192973A5 (ja) | トランジスタの作製方法 | |
SG169948A1 (en) | Reliable interconnect for semiconductor device |