JP7067448B2 - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP7067448B2
JP7067448B2 JP2018230608A JP2018230608A JP7067448B2 JP 7067448 B2 JP7067448 B2 JP 7067448B2 JP 2018230608 A JP2018230608 A JP 2018230608A JP 2018230608 A JP2018230608 A JP 2018230608A JP 7067448 B2 JP7067448 B2 JP 7067448B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor device
slope
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018230608A
Other languages
English (en)
Other versions
JP2020095999A (ja
JP2020095999A5 (ja
Inventor
靖雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018230608A priority Critical patent/JP7067448B2/ja
Priority to US16/594,314 priority patent/US11148937B2/en
Priority to DE102019218444.8A priority patent/DE102019218444B4/de
Priority to CN201911235337.XA priority patent/CN111289771A/zh
Publication of JP2020095999A publication Critical patent/JP2020095999A/ja
Publication of JP2020095999A5 publication Critical patent/JP2020095999A5/ja
Application granted granted Critical
Publication of JP7067448B2 publication Critical patent/JP7067448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0235Accelerometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0242Gyroscopes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0136Comb structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/095Feed-through, via through the lid
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/096Feed-through, via through the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/0146Processes for removing material not provided for in B81C2201/0129 - B81C2201/0145

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は半導体装置の製造方法と半導体装置に関する。
特許文献1には、半導体基板、第1及び第2のガラス板を用意する工程と、第1ガラス板の第1面に凹部を形成する工程と、半導体基板に機能部を形成する工程と、半導体基板の第1面と第1ガラス板の第2面とを接合する工程と、第1ガラス板の第1面の凹部をエッチして第2面まで貫き、底部に半導体基板の機能部を露出させた接続孔を形成する工程と、半導体基板の第2面と第2ガラス板の第1面とを互いに接合する工程と、接続孔の内壁に沿って導電膜を成膜して、底部に露出する機能部と接続された電極を形成する工程とを含む電子デバイスの製造方法が開示されている。
特開2003-322662号公報
センサを有する半導体基板に、シリコン又はガラスなどの複数の基板を貼り合わせて構成される半導体装置がある。このような半導体装置では、半導体基板の上の基板に貫通孔を設け、当該貫通孔に露出した基板に金属配線を形成する。例えばサンドブラスト法によってこの貫通孔を加工し得る。基板の上に設けた電極パッドとこの金属配線を接続し、金属配線にワイヤボンディングを施すことで、半導体基板からの電気信号の取り出しが可能となる。
サンドブラスト法でガラスなどの基板に貫通孔を形成すると、その貫通孔は加工表面より加工底面が小面積なテーパ形状になり得る。このテーパ形状の貫通孔は、急勾配な側壁を与える場合がある。そのような急勾配な側壁に配線を形成することは、断線のリスクを高める。
本発明は、上述のような課題を解決するためになされたもので、断線を抑制した半導体装置の製造方法と半導体装置を提供することを目的とする。
第1の開示に係る半導体装置の製造方法は、加速度センサが形成されたセンサ基板の上面に上部基板を貼り付けることと、該上部基板の上面に、第1開口と、該第1開口につながり該第1開口から離れるほど幅が小さくなる第2開口とを提供するマスクを形成することと、該第1開口と該第2開口から露出した該上部基板にサンドブラスト処理を施して、該第1開口の直下では該センサ基板を露出させ、該第2開口の直下では該上部基板に該第1開口から離れるほど高さが高くなる斜面を形成することと、露出した該センサ基板に接する第1配線と、該斜面に接し該第1配線につながる第2配線とを形成することと、を備えたことを特徴とする。
第2の開示に係る半導体装置の製造方法は、センサ基板の上面に上部基板を貼り付けることと、サンド噴射ノズルを該上部基板の上面に対して傾けた状態で、該サンド噴射ノズルからサンドを噴射して該上部基板を斜めに貫く貫通孔を形成することと、該貫通孔に露出した該センサ基板に接する第1配線と、該貫通孔の中で該センサ基板と反対方向に対向した斜面に接し該第1配線に接する第2配線と、を形成することと、を備えたことを特徴とする。
第3の開示に係る半導体装置は、センサ基板と、該センサ基板の上面に設けられ、斜面と側壁によって貫通孔が提供された上部基板と、該上部基板の上面に設けられた電極パッドと、該貫通孔から露出した該センサ基板に接する第1配線と、該斜面に接し、該第1配線と該電極パッドをつなげる第2配線と、該センサ基板の下面に設けられた下部基板と、を備え、該斜面の傾斜は、該側壁の傾斜より緩やかであり、平面視で、該電極パッドに近づくほど該斜面の幅が小さくなることを特徴とする。
第4の開示に係る半導体装置は、センサ基板と、該センサ基板の上面に設けられた上部基板と、該上部基板を斜めに貫く貫通孔から露出した該センサ基板に接する第1配線と、該上部基板の上面に設けられた電極パッドと、該貫通孔の中で該センサ基板と反対方向に対向した斜面に接し、該第1配線と該電極パッドをつなげる第2配線と、該センサ基板の下面に設けられた下部基板と、を備え、平面視で、該電極パッドに近づくほど該斜面の幅が小さくなることを特徴とする。
本発明のその他の特徴は以下に明らかにする。
本発明によれば、緩やかな斜面に配線を形成することで断線を抑制した半導体装置の製造方法と半導体装置を提供できる。
実施の形態1に係る製造途中の半導体装置の斜視図である。 マスクの構成例を示す平面図である。 サンドブラスト処理後の半導体装置の構成例を示す断面図である。 マスクの開口幅と孔の深さの関係を示す図である。 サンドブラスト処理後の半導体装置の平面図である。 配線形成後の半導体装置の断面図である。 実施の形態2に係る製造途中の半導体装置の断面図である。 配線を形成した半導体装置の例を示す断面図である。 変形例を示す図である。 実施の形態3に係る半導体装置の構成例を示す平面図である。 図10のA-B線における断面図である。 センサ基板の構成例を示す断面図である。 センサ基板の構成例を示す平面図である。
本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。本発明の範囲は以下に述べる具体例に限られるものではない。
実施の形態1.
図1は、実施の形態1に係る製造途中の半導体装置の斜視図である。この半導体装置は加速度センサが形成されたセンサ基板10を備えている。センサ基板10の上面に上部基板12が設けられている。センサ基板10の下面に下部基板13が設けられている。上部基板12と下部基板13によってセンサ基板10を保護している。上部基板12と下部基板13の材料はガラスを含む材料とすることができる。例えば上部基板12と下部基板13の材料はガラスとすることができる。他方、センサ基板10の材料は例えばシリコンである。センサ基板10の上面に上部基板12を貼り付け、センサ基板10の下面に下部基板13を貼り付けることで、3層の基板を有する半導体装置が提供されている。
上部基板12には貫通孔12aが設けられている。図1の例では、x方向に長く伸びた4つの貫通孔12aが上部基板12に形成されている。上部基板12の上面には電極パッドを形成するパッド部分16´が確保されている。
上述のとおり基板を貼り合わせた後に、上部基板12の上面にマスクを形成する。図2はマスク20の構成例を示す平面図である。マスク20は、第1開口20Aと第2開口20Bを有することで上部基板12の一部を露出させる。第1開口20Aの幅y1は、第2開口20Bの幅y2よりも大きい。一例によれば、第1開口20Aは円形であり、第2開口20Bは先細の形状である。一例によれば、第2開口20Bは、第1開口20Aにつながり、第1開口20Aから離れるほど幅y2が小さくなる。電極パッドを形成するためのパッド部分16´はマスク20で覆うことができる。パッド部分16´には任意の工程で電極パッドを形成する。マスク20は例えば図1の上部基板12の全面に形成し得る。
次いで、第1開口20Aと第2開口20Bから露出した上部基板12にサンドブラスト処理を施す。図3は、サンドブラスト処理後の半導体装置の構成例を示す断面図である。図3は、図2におけるIII-III´線に対応する断面図である。第1開口20Aの直下ではセンサ基板10が露出する。第1開口20Aにおいては側壁12Bが形成される。第2開口20Bの直下では、上部基板12に第1開口20Aから離れるほど高さが高くなる斜面12Aが形成される。上部基板12をガラスを含む材料とすることで、上部基板12をサンドブラストで容易に加工できる。斜面12Aの傾斜は、側壁12Bの傾斜より緩やかである。
図4は、マスクの開口幅と、サンドブラストによる孔の深さの関係を示す図である。サンドブラストによって形成された孔又はくぼみは、下面側上面側より幅が小さくなる。いいかえればテーパ形状の孔又はくぼみが形成される。例えば、孔又はくぼみの最大幅はマスクの開口幅と概ね等しく、孔又はくぼみの下部では当該幅より小さい幅となる。
マスク20の開口幅が小さいほど上部基板12に形成される孔又はくぼみが浅くなる。したがって、図2に示すとおり第2開口20Bの幅を第1開口20Aから離れるほど小さくしてサンドブラスト処理を施すことは、図3に示す斜面12Aを与える。図2のx方向に沿った第2開口20Bの幅の変化率を小さくすることは、緩やかな傾斜の斜面12Aを与える。いいかえれば、第1開口20Aからパッド部分16´に至るまで第2開口20Bの幅を徐々に細くすることで、テーパ形状の斜面12Aを形成できる。こうして、第1開口20Aとパッド部分16´の間に、低勾配なテーパ形状の斜面12Aが形成される。サンドブラスト処理を終えた後にマスク20を除去する。
図5は、サンドブラスト処理後の半導体装置の平面図である。例えば、側壁12Bは平面視でC字型に設けられる。この側壁12Bに斜面12Aがつながる。側壁12Bと斜面12Aによって上部基板12に貫通孔12aが提供される。
次いで、配線を形成する。図6は、配線形成後の半導体装置の断面図である。一例によれば、上部基板12の貫通孔12aによって露出したセンサ基板10に接する第1配線16Aと、斜面12Aに接し第1配線16Aにつながる第2配線16Bとを形成し得る。例えば第1配線16Aと第2配線16Bの形成と同時に、上部基板12の上面12bに電極パッド16Cを形成することができる。図6の例では、第2配線16Bは、斜面12Aに接し、第1配線16Aと電極パッド16Cをつなげる。第1配線16A、第2配線16B及び電極パッド16Cは、例えばマスクパターンを形成した後に金属成膜することで形成し得る。
第1配線16Aは、例えばセンサ基板10の電極につながる。第1配線16Aが第2配線16Bによって電極パッド16Cに接続されることで、電極パッド16Cからセンサの電気信号を取り出すことができる。例えば電極パッド16Cにワイヤをボンディングし、そのワイヤで電気信号を取り出す。このような半導体装置は、複数のウエハを貼り合わせた加速度又は角速度などの物理量を検出するMEMS(Micro Electro Mechanical System)デバイスとして提供し得る。
前述のとおり、斜面12Aの傾斜は、サンドブラスト処理で第1開口20Aの直下に形成された上部基板12の側壁12Bの傾斜より緩やかである。この斜面12Aに第2配線16Bを提供することで、配線の断線が抑制される。また、上述した半導体装置の製造方法は、単に円形の開口を有するマスクを使ってサンドブラストを行うプロセスと比べて、工程の増加も加工コストの増加もない。例えば側壁12Bと斜面12Aを同時に形成することは工程短縮に貢献する。また第1配線16Aと第2配線16Bを同時に形成することも工程短縮に貢献し得る。
実施の形態1で説明した変形例は、以下の実施の形態に係る半導体装置の製造方法と半導体装置においても採用し得る。なお、以下の実施の形態にかかる半導体装置の製造方法と半導体装置は実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。
実施の形態2.
図7は、製造途中の半導体装置の断面図である。加速度センサが形成されたセンサ基板10と、上部基板12と、下部基板13とが貼り合わされている。最初の工程ではこのように基板を貼り合わせる。
次いで、サンド噴射ノズル30からサンド32を噴射して上部基板12を斜めに貫く貫通孔12aを形成する。このサンドブラスト処理は、サンド噴射ノズル30を上部基板12の上面に対して傾けた状態で行い得る。このサンドブラスト処理で上部基板12に斜面12Aと側壁12Bが形成され得る。斜面12Aは貫通孔12aの中でセンサ基板10と反対方向に対向した面である。言いかえれば、斜面12Aは平面視できる面である。側壁12Bは貫通孔12aの中でセンサ基板10に対向した面である。言いかえれば、側壁12Bは、上部基板12に形成された庇12Cの下面として提供される。したがって、側壁12Bは平面視できない。このように、上部基板12を斜めに貫く貫通孔12aは、斜面12A、庇12C、および庇12Cの下面である側壁12Bを提供する。
次いで、配線を形成する。図8は、配線を形成した半導体装置の例を示す断面図である。配線は第1配線16Aと第2配線16Bを含み得る。第1配線16Aは貫通孔12aによって露出したセンサ基板10に接する。第2配線16Bは、斜面12Aに接し、第1配線16Aと電極パッド16Cをつなげる。電極パッド16Cは、任意のタイミングで上部基板12の上面12bに設けられた金属である。一例によれば、第2配線16Bは斜面12Aと上面12bにあることで、第1配線16Aと電極パッド16Cを接続する。第2配線16Bが上面12bの上に及ぶか否かは、斜面12Aのx方向長さに依存する。
サンドブラスト処理で上部基板12に形成された貫通孔12aは、電極パッド16C側に低勾配で傾斜しているテーパ形状の斜面12Aと、非電極パッド側に逆テーパ形状に形成された側壁12Bとによって提供されるということができる。
上述のとおり、図8に例示した第2配線16Bは、斜面12Aと、上部基板12の上面12bに接することで第1配線16Aと電極パッド16Cを接続する。図8の斜面12Aよりも緩やかな傾斜の斜面を提供し得る。図9には、サンド噴射ノズル30を前述の図7の例よりもさらに傾けた例が示されている。図9には、サンドブラスト処理によって形成された緩やかな斜面12Aに形成された第2配線16Bが図示されている。この第2配線16Bは斜面12Aだけに形成されることで、第1配線16Aと電極パッド16Cをつなぎ得る。このようにサンド噴射ノズル30を大きく傾けてサンド32を上部基板12に噴射することで、低勾配の斜面12Aを形成できる。
上部基板12を斜めに貫く貫通孔12aは、上部基板12に庇12Cを提供する。庇12Cは、上部基板12のうち、電極パッド16Cが形成されない部分の面積を増加させる。例えば、図6と図7を比べると、図7の半導体装置の方が庇12Cがある分だけ、半導体装置の端部における上部基板12の面積が大きくなっている。具体的には、図7の距離X1が大きくなる。通常、半導体チップのチップ端から一定距離以内はパターン配置が禁止されている。逆テーパ形状の側壁12Bを提供することで、貫通孔12aをチップ端側に配置できるので、チップ面積を小さくし得る。また、上部基板12には貫通孔のパターンを形成するのみで、配線部分のパターンは設ける必要がなく設計もしやすい。図8の貫通孔12aの上端における面積は、図6の貫通孔12aの上端における面積より小さい。
実施の形態3.
図10は、実施の形態3に係る半導体装置の構成例を示す平面図である。上部基板には線状溝50が形成されている。x方向に伸びる2本の溝を、y方向に伸びる溝で接続して1つの線状溝50が提供される。前述のとおり、上部基板の貫通孔から露出したセンサ基板に第1配線16Aが接するので、第1配線16Aの直上には、上部基板の貫通孔がある。線状溝50の第1端50Aはその貫通孔につながり、線状溝50の第2端50Bもその貫通孔につながる。電極パッド16Cは、上部基板12の上面のうち線状溝50で囲まれた部分に設けられている。
第2配線16Bは、線状溝50で囲まれた部分に設けられ、第1配線16Aと電極パッド16Cをつなげる。第2配線16Bの下の斜面は、ここまでで説明した斜面の中の任意の1つの斜面とすることができる。
線状溝50には、溝内配線40a、40b、40cが設けられている。さらに、上部基板の上面に金属層52が形成されている。図11は図10におけるA-B線における断面図である。線状溝50は、比較的急勾配の斜面によって提供されている。そのため、線状溝50の中に形成された溝内配線40b、40cは、線状溝50の側面で切れ目を有する。この切れ目によって、平面視における線状溝50で囲まれた部分は、線状溝50の外側の部分と電気的に絶縁される。
第1配線16A、第2配線16B、電極パッド16C、溝内配線40a、40b、40c及び金属層52は、例えばウエハ全面に金属膜を形成することで提供され得る。そのような金属膜の形成は、比較的急勾配である側壁12Bと線状溝50内には連続的に形成されず、これらの部分で断線を生じる。したがって、線状溝50の内側の金属膜が1本の配線として機能し得る。
図12は、センサ基板10の構成例を示す断面図である。センサ基板10は、例えば電極10Aと、可動部10Bと、可動部10Bに対向する対向部10Cとを備える。図13は、センサ基板10の構成例を示す平面図である。センサ基板10は可動部10Bと非可動部である対向部10Cを備える。可動部10Bは櫛歯形状に形成された可動櫛歯部分10bを備え、対向部10Cは櫛歯形状に形成された非可動櫛歯部分10cを備える。可動櫛歯部分10bと非可動櫛歯部分10cが近接して配置されコンデンサーを形成する。可動部10Bは梁37を介してアンカー35に接続される。梁37で支持された可動部10Bは加速度に応じて変位し前述のコンデンサーに静電容量の変化を与える。可動部10Bに囲まれ、かつ可動部10Bに接触しないように支柱34が配置される。支柱34は上部基板12と下部基板13に接し、半導体装置の強度向上に貢献している。支柱34は、導電体であるつなぎ部分36を介してアンカー35と接続される。センサ基板10は、接合枠39を有し、又は接合枠39に囲まれている。この接合枠39に、上部基板12と下部基板13を陽極接合法で接合し得る。接合枠39の材料は例えばシリコンであり、上部基板12と下部基板13の材料は例えばガラスである。
さらに、図13には4つの電極10A、10D、10E、10Fが図示されている。電極10Aは接合枠39に接する接地用電極とし得る。電極10D、10E、10Fは、可動部10B又は対向部10Cと電気的に接続し得る。これらの4つの電極10A、10D、10E、10Fは、例えば図1の4つの貫通孔12aから露出し得る。そして、4つの電極10A、10D、10E、10Fに対して、上述した方法で配線を形成し得る。このように、センサ基板10と、上部基板12と、下部基板13とで静電容量型加速度センサを構成し得る。センサ基板10として、任意の構造を有する加速度センサを提供することができる。ここまでのすべての実施形態におけるセンサ基板10として図12又は図13のセンサ基板を提供することができる。
10 センサ基板、 12 上部基板、 12a 貫通孔、 12A 斜面、 12B 側壁、 13 下部基板、 20 マスク

Claims (12)

  1. センサ基板の上面に上部基板を貼り付けることと、
    前記上部基板の上面に、第1開口と、前記第1開口につながり前記第1開口から離れるほど幅が小さくなる第2開口とを提供するマスクを形成することと、
    前記第1開口と前記第2開口から露出した前記上部基板にサンドブラスト処理を施して、前記第1開口の直下では前記センサ基板を露出させ、前記第2開口の直下では前記上部基板に前記第1開口から離れるほど高さが高くなる斜面を形成することと、
    露出した前記センサ基板に接する第1配線と、前記斜面に接し前記第1配線につながる第2配線とを形成することと、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第2配線は、前記上部基板の上面に設けられた電極パッドとつながることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記斜面の傾斜は、前記サンドブラスト処理で前記第1開口の直下に形成された前記上部基板の側壁の傾斜より緩やかであることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. センサ基板の上面に上部基板を貼り付けることと、
    サンド噴射ノズルを前記上部基板の上面に対して傾けた状態で、前記サンド噴射ノズルからサンドを噴射して前記上部基板を斜めに貫く貫通孔を形成することと、
    前記貫通孔に露出した前記センサ基板に接する第1配線と、前記貫通孔の中で前記センサ基板と反対方向に対向した斜面に接し前記第1配線に接する第2配線と、を形成することと、を備えたことを特徴とする半導体装置の製造方法。
  5. 前記貫通孔が形成されたことで前記上部基板に庇が提供されたことを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記第2配線は、前記上部基板の上面に設けられた電極パッドとつながることを特徴とする請求項4又は5に記載の半導体装置の製造方法。
  7. 前記上部基板はガラスを含むことを特徴とする請求項1から6のいずれか1項に記載の半導体装置の製造方法。
  8. センサ基板と、
    前記センサ基板の上面に設けられ、斜面と側壁によって貫通孔が提供された上部基板と、
    前記上部基板の上面に設けられた電極パッドと、
    前記貫通孔から露出した前記センサ基板に接する第1配線と、
    前記斜面に接し、前記第1配線と前記電極パッドをつなげる第2配線と、
    前記センサ基板の下面に設けられた下部基板と、を備え、
    前記斜面の傾斜は、前記側壁の傾斜より緩やかであり、
    平面視で、前記電極パッドに近づくほど前記斜面の幅が小さくなることを特徴とする半導体装置。
  9. 前記側壁は平面視でC字型に設けられたことを特徴とする請求項8に記載の半導体装置。
  10. センサ基板と、
    前記センサ基板の上面に設けられた上部基板と、
    前記上部基板を斜めに貫く貫通孔から露出した前記センサ基板に接する第1配線と、
    前記上部基板の上面に設けられた電極パッドと、
    前記貫通孔の中で前記センサ基板と反対方向に対向した斜面に接し、前記第1配線と前記電極パッドをつなげる第2配線と、
    前記センサ基板の下面に設けられた下部基板と、を備え
    平面視で、前記電極パッドに近づくほど前記斜面の幅が小さくなることを特徴とする半導体装置。
  11. 前記貫通孔が形成されたことで前記上部基板に庇が提供されたことを特徴とする請求項10に記載の半導体装置
  12. 前記上部基板は、ガラスを含むことを特徴とする請求項8から1のいずれか1項に記載の半導体装置。
JP2018230608A 2018-12-10 2018-12-10 半導体装置の製造方法、半導体装置 Active JP7067448B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018230608A JP7067448B2 (ja) 2018-12-10 2018-12-10 半導体装置の製造方法、半導体装置
US16/594,314 US11148937B2 (en) 2018-12-10 2019-10-07 Method of manufacturing semiconductor device and semiconductor device
DE102019218444.8A DE102019218444B4 (de) 2018-12-10 2019-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
CN201911235337.XA CN111289771A (zh) 2018-12-10 2019-12-05 半导体装置的制造方法、半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230608A JP7067448B2 (ja) 2018-12-10 2018-12-10 半導体装置の製造方法、半導体装置

Publications (3)

Publication Number Publication Date
JP2020095999A JP2020095999A (ja) 2020-06-18
JP2020095999A5 JP2020095999A5 (ja) 2021-03-04
JP7067448B2 true JP7067448B2 (ja) 2022-05-16

Family

ID=70776538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230608A Active JP7067448B2 (ja) 2018-12-10 2018-12-10 半導体装置の製造方法、半導体装置

Country Status (4)

Country Link
US (1) US11148937B2 (ja)
JP (1) JP7067448B2 (ja)
CN (1) CN111289771A (ja)
DE (1) DE102019218444B4 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322662A (ja) 2002-04-30 2003-11-14 Mitsubishi Electric Corp 電子デバイス及びその製造方法
US20060189124A1 (en) 2005-02-10 2006-08-24 Gottfried Beer Semiconductor device having a through contact through a housing composition and method for producing the same
JP2008124150A (ja) 2006-11-09 2008-05-29 Seiko Epson Corp コンタクトホールの形成方法、これを用いた回路基板及び半導体装置の製造方法
JP2011222796A (ja) 2010-04-12 2011-11-04 Seiko Epson Corp 基板の製造方法、半導体装置の製造方法、電気光学装置
JP2011249718A (ja) 2010-05-31 2011-12-08 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993476B2 (ja) * 1997-09-18 1999-12-20 日本電気株式会社 有機el素子およびその製造方法
KR100276429B1 (ko) * 1998-09-07 2000-12-15 정선종 미소 진공 구조체의 제작방법
JP2001274458A (ja) 2000-03-27 2001-10-05 Toshiba Electronic Engineering Corp 半導体発光装置及びその製造方法
JP2006226743A (ja) * 2005-02-16 2006-08-31 Mitsubishi Electric Corp 加速度センサ
US7589018B2 (en) * 2006-11-09 2009-09-15 Seiko Epson Corporation Method of forming contact hole, method of manufacturing wiring board, method of manufacturing semiconductor device, and method of manufacturing electro-optical device
US20120097239A1 (en) * 2009-07-14 2012-04-26 Mitsubishi Electric Corporation Method for roughening substrate surface, method for manufacturing photovoltaic device, and photovoltaic device
CN102759636B (zh) * 2012-05-31 2014-04-09 北京时代民芯科技有限公司 一种电容式mems加速度计及制造方法
JP2013250133A (ja) * 2012-05-31 2013-12-12 Seiko Epson Corp 電子デバイス及びその製造方法、並びに電子機器
JP2016048176A (ja) * 2014-08-27 2016-04-07 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
KR20230169471A (ko) 2015-03-31 2023-12-15 하마마츠 포토닉스 가부시키가이샤 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322662A (ja) 2002-04-30 2003-11-14 Mitsubishi Electric Corp 電子デバイス及びその製造方法
US20060189124A1 (en) 2005-02-10 2006-08-24 Gottfried Beer Semiconductor device having a through contact through a housing composition and method for producing the same
JP2008124150A (ja) 2006-11-09 2008-05-29 Seiko Epson Corp コンタクトホールの形成方法、これを用いた回路基板及び半導体装置の製造方法
JP2011222796A (ja) 2010-04-12 2011-11-04 Seiko Epson Corp 基板の製造方法、半導体装置の製造方法、電気光学装置
JP2011249718A (ja) 2010-05-31 2011-12-08 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11148937B2 (en) 2021-10-19
DE102019218444A1 (de) 2020-06-10
CN111289771A (zh) 2020-06-16
JP2020095999A (ja) 2020-06-18
US20200180948A1 (en) 2020-06-11
DE102019218444B4 (de) 2023-12-21

Similar Documents

Publication Publication Date Title
EP2183770B1 (en) Method of forming through-substrate vias and corresponding decvice
US6020217A (en) Semiconductor devices with CSP packages and method for making them
US9476949B2 (en) Semiconductor device provided with direction sensor elements
JP7408764B2 (ja) Mems素子およびmemsモジュール
US6127274A (en) Process for producing electronic devices
US8024973B2 (en) Semiconductor acceleration sensor
KR200489765Y1 (ko) 센서 모듈
JP7067448B2 (ja) 半導体装置の製造方法、半導体装置
WO2016021397A1 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP5212297B2 (ja) 半導体装置
CN112864105B (zh) 感测装置的封装结构的制造方法
CN211320101U (zh) 半导体结构
US6300231B1 (en) Method for creating a die shrink insensitive semiconductor package and component therefor
JP2018205304A (ja) Mems素子の製造方法、mems素子およびmemsモジュール
JP2012209440A (ja) 半導体装置、回路基板および電子機器
CN109642840B (zh) 压力传感器模块
JP6380486B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
KR100321162B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
CN111029355A (zh) 半导体结构及其形成方法
JP2008155326A (ja) 半導体装置及びその製造方法
JPH03134570A (ja) 半導体素子の製造方法
US20030030066A1 (en) Optical device
JPH10116857A (ja) 回路基板
JPH01111356A (ja) バンプ電極
JPH0298152A (ja) フィルムキャリア方式用半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7067448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150