KR100321162B1 - 웨이퍼 레벨 패키지 및 그의 제조 방법 - Google Patents

웨이퍼 레벨 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100321162B1
KR100321162B1 KR1019990064342A KR19990064342A KR100321162B1 KR 100321162 B1 KR100321162 B1 KR 100321162B1 KR 1019990064342 A KR1019990064342 A KR 1019990064342A KR 19990064342 A KR19990064342 A KR 19990064342A KR 100321162 B1 KR100321162 B1 KR 100321162B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
metal pattern
wafer
insulating layer
depression
Prior art date
Application number
KR1019990064342A
Other languages
English (en)
Other versions
KR20010061800A (ko
Inventor
백형길
이남수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064342A priority Critical patent/KR100321162B1/ko
Publication of KR20010061800A publication Critical patent/KR20010061800A/ko
Application granted granted Critical
Publication of KR100321162B1 publication Critical patent/KR100321162B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

본 발명은 웨이퍼 레벨 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 반도체 칩의 표면 중앙에 함몰부가 형성된다. 함몰부 저면에 본드 패드가 형성된다. 함몰부의 측벽과 반도체 칩의 가장자리 표면을 따라 절연층이 형성되고, 절연층상에 금속 패턴이 증착된다. 반도체 칩의 가장자리 표면에 위치한 금속 패턴 부분인 볼 랜드에는 접합 보조층이 증착된다. 본드 패드와 금속 패턴이 금속 와이어에 의해 전기적으로 연결된다. 함몰부 내부가 봉지제로 매립되어, 봉지제와 반도체 칩의 가장자리 표면이 동일 평면을 이룬다. 볼 랜드에 솔더 볼이 마운트된다.

Description

웨이퍼 레벨 패키지 및 그의 제조 방법{WAFER LEVEL PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 웨이퍼 레벨 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 패키징 공정이 이루어지는 패키지 및 이를 제조하는 방법에 관한 것이다.
기존의 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 실시하는 것에 의해 제조되었다.
그러나, 상기된 기존의 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려하게 되면, 공정수가 너무 많다는 문제점을 안고 있다.
그래서, 최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 상기된 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었다. 이러한 방법으로 제조된 패키지를 웨이퍼 레벨 패키지라 하는데, 이러한 종래의 패키지 3가지 유형을 도 1 내지 도 3을 참고로 하여 개략적으로 설명하면 다음과 같다.
먼저, 도 1을 참조로, 웨이퍼(1a)에 구성된 반도체 칩의 본드 패드(2a)가 웨이퍼(1a) 표면에 형성되어 있다. 본드 패드(2a)가 노출되도록, 폴리이미드와 같은하부 절연층(3a)이 웨이퍼(1a) 표면에 형성되어 있다. 하부 절연층(3a) 표면에 하부 금속 패턴(4a)이 증착되어서 그의 일단이 본드 패드(2a)에 연결되어 있다. 하부 금속 패턴(4a)의 타단이 노출되도록, 폴리이미드와 같은 상부 절연층(5a)이 하부 절연층(3a) 표면에 형성되어 있다. 상부 절연층(5a)으로부터 노출된 하부 금속 패턴(4a)에 상부 금속 패턴(7a)이 증착되어 있다. 상부 금속 패턴(7a)에 솔더 볼(6a)이 마운트되어 있다.
도 2에 도시된 패키지에서는 도전성 범프(3b)가 이용된다. 즉, 웨이퍼(1b) 표면에는 금속 패턴(4b)이 증착되어 그의 일단이 본드 패드(2b)에 전기적으로 연결되어 있다. 금속 패턴(4b)의 타단을 노출시키는 비아홀을 갖는 레진과 같은 절연층(5b)이 웨이퍼(1b) 표면에 형성되어 있다. 절연층(5b)에 형성된 비아홀에 도전성 범프(3b)가 형성되고, 금속막(7b)이 도전성 범프(3b) 표면에 도금된다. 솔더 볼(6b)이 금속막(7b)상에 마운트된다.
한편, 도 3에 도시된 패키지는 도 1 및 도 2에 도시된 패키지 구조와 유사하고, 다만 절연층으로 BCB라는 레진이 이용된다. 즉, 웨이퍼(1c) 표면에 본드 패드(1c)가 노출되도록, 하부 절연층(3c)이 형성되어 있다. 금속 패턴(4c)이 하부 절연층(3c) 표면에 증착되어 그의 일단이 본드 패드(2c)에 연결되어 있다. 금속 패턴(4c)의 타단이 노출되도록, 상부 절연층(5c)이 하부 절연층(3c) 표면에 형성되어 있다. 노출된 금속 패턴(4c)의 타단에 접합 보조층(7c)이 형성되고, 솔더 볼(6c)이 접합 보조층(7c)상에 마운트되어 있다.
상기된 3가지 유형의 종래 웨이퍼 레벨 패키지에서는 본드 패드와 솔더 볼간의 접속 매개체로서, 모두 동일하게 금속 패턴이 적용된다. 금속 패턴을 형성하는 위해서, 금속막을 절연층에 증착한 후 재배열하는 공정이 요구되는데, 이러한 재배열 공정은 매우 복잡하고 비용도 많이 소요된다는 문제점을 안고 있다.
또한, 종래의 웨이퍼 레벨 패키지는 반도체 칩상에 여러 개의 층들이 구성되는 관계로, 패키지의 두께가 두꺼워진다는 단점을 피할 수가 없었다.
따라서, 본 발명은 종래의 웨이퍼 레벨 패키지가 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 복잡한 공정을 통해 얻어지는 금속 패턴 대신에 간단한 공정으로 형성할 수 있는 다른 접속 매개체를 사용하여, 패키지 제조 공정을 단순화시키면서 비용도 절감할 수 있는 웨이퍼 레벨 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
또한, 본 발명의 다른 목적은 반도체 칩의 두께가 솔더 볼을 제외한 패키지의 두께가 되도록 하므로써, 패키지의 두께를 획기적으로 줄일 수 있게 하는데 있다.
도 1 내지 도 3은 종래의 웨이퍼 레벨 패키지의 3가지 유형을 나타낸 단면도.
도 4 내지 도 12는 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 도면.
도 13은 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 나타낸 단면도.
도 14는 본 발명의 실시예 3에 따른 웨이퍼 레벨 패키지를 나타낸 단면도.
도 15는 본 발명의 실시예 4에 따른 웨이퍼 레벨 패키지가 보드에 실장되는 상태를 나타낸 단면도.
도 16은 본 발명의 실시예 5에 따라 스택형으로 구성된 웨이퍼 레벨 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 함몰부
12 ; 본드 패드 20 ; 절연층
30 ; 금속 패턴 40 ; 접합 보조층
50 ; 금속 와이어 60 ; 봉지제
70 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩의 표면 중앙에 함몰부가 형성된다. 함몰부 저면에 본드 패드가 형성된다. 함몰부의 측벽과 반도체 칩의 가장자리 표면을 따라 절연층이 형성되고, 절연층상에 금속 패턴이 증착된다. 반도체 칩의 가장자리 표면에 위치한 금속 패턴부분인 볼 랜드에는 접합 보조층이 증착된다. 본드 패드와 금속 패턴이 금속 와이어에 의해 전기적으로 연결된다. 함몰부 내부가 봉지제로 매립되어, 봉지제와 반도체 칩의 가장자리 표면이 동일 평면을 이룬다. 볼 랜드에 솔더 볼이 마운트된다.
상기와 같은 구성으로 이루어진 웨이퍼 레벨 패키지를 제조하는 방법은 다음과 같다.
반도체 칩이 구성되지 않은 초기 웨이퍼 표면 중앙에 복수개의 함몰부를 종횡 일정 간격으로 형성한다. 각 함몰부 저면 내부에 반도체 칩을 구성하고, 각 반도체 칩의 본드 패드를 함몰부 저면에 형성한다. 함몰부 측벽과 각 반도체 칩의 가장자리 표면을 따라 절연층을 형성하고, 절연층상에 금속 패턴을 형성한다. 반도체 칩의 가장자리 표면에 위치한 금속 패턴 부분에 접합 보조층을 증착한다. 본드 패드와 금속 패턴을 금속 와이어로 전기적으로 연결한다. 금속 와이어가 노출되지 않도록 하면서 반도체 칩의 가장자리 표면과 동일 평면을 이루도록, 봉지제로 각 함몰부를 매립한다. 접합 보조층상에 솔더 볼을 마운트한 후, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다.
상기된 본 발명의 구성에 의하면, 금속 패턴 대신에 금속 와이어가 사용되므로써, 복잡하고 비용이 많이 드는 금속 재배열 공정의 배제가 가능하게 된다. 특히, 와이어 본딩 영역이 반도체 칩에 형성된 함몰부 내부에 위치하게 되므로써, 솔더 볼을 제외한 패키지 두께가 바로 반도체 칩의 두께로 구현된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 4 내지 도 12는 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 도면이다.
도 4에 도시된 바와 같이, 웨이퍼(10)에 반도체 칩을 구성하기 전에, 미리 각 반도체 칩이 형성되는 위치마다 함몰부(11)를 종횡 일정 간격으로 형성한다. 도 5는 도 4의 Ⅴ 부위를 확대해서 나타낸 상세도로서, 함몰부(11)를 상세하게 도시하고 있다. 한편, 도 6은 도 5에 대한 단면도로서, 웨이퍼(10)에 함몰부(11)가 형성된 상태를 자세하게 도시하고 있다. 특히, 함몰부(11)의 측벽은 수직 구조가 아니라 위로 갈수록 횡단면적이 점차 넓어지는 경사진 구조이다.
이러한 웨이퍼(10)의 함몰부(11) 저면에 도 7에 도시된 바와 같이, 일반적인 공정을 통해서 반도체 칩을 구성하고, 반도체 칩의 본드 패드(12)를 함몰부(11) 저면에 형성한다. 이어서, 절연층(20)을 함몰부(11)의 측벽과 저면 외곽부 및 반도체 칩의 가장자리 표면, 즉 웨이퍼(10)의 스크라이브 라인이 형성된 위치에 형성하고, 금속 패턴(30)을 절연층(20) 표면에 증착한다. 도 8은 도 7의 Ⅷ 부위를 확대해서 나타낸 상세도로서, 도시된 바와 같이 절연층(20) 표면을 따라 금속 패턴(30)이 배열되어 있다.
그런 다음, 도 9 및 도 10에 도시된 바와 같이, 반도체 칩의 가장자리 표면에 위치한 금속 패턴(30) 부분, 즉 후술되는 솔더 볼이 마운트되는 볼 랜드상에 공지된 기술인 접합 보조층(40)을 증착한다. 여기서, 도 10은 도 9의 Ⅹ 부위를 확대해서 나타낸 상세도이다.
이어서, 도 11과 같이, 함몰부(11)의 측벽에 인접하는 저면 외곽에 증착된금속 패턴(30)과 본드 패드(12)를 금속 와이어(50)로 전기적으로 연결한다. 이때, 금속 와이어(50)가 반도체 칩의 가장자리 표면보다 높게 위치하지 않도록 한다.
계속해서, 봉지제(60)로 함몰부(11) 내부를 매립하여, 봉지제(60) 표면과 반도체 칩의 가장자리 표면이 동일 평면이 되도록 한다. 그런 다음, 접합 보조층(40)상에 솔더 볼(70)을 마운트한 후, 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩으로 분리한다.
[실시예 2]
도 13은 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다. 도 13에 도시된 패키지 구조는 실시예 1에 따른 패키지 구조와 거의 동일하고, 다만 솔더 볼(70)의 마운트 위치가 약간 상이할 뿐이다. 즉, 실시예 1에서는 솔더 볼(70)이 접합 보조층(40)상에 마운트되었으나, 본 실시예 2에서는 함몰부(11)의 측벽 위치에도 솔더 볼(70)이 마운트된다. 이를 위해서, 솔더 볼(70) 마운트전에, 함몰부(11)의 측벽에 위치한 봉지제(60) 부분을 미리 식각하여 제거하여 해당 위치에 있는 금속 패턴(30)을 노출시킨다. 그런 다음, 솔더 볼(70)을 접합 보조층(40)과 함몰부(11)의 측벽에 증착된 금속 패턴(30) 부분에 걸쳐지도록 마운트한다.
이와 같이 하면, 우선 솔더 볼(70)이 반도체 칩으로부터 돌출되는 정도를 낮출 수가 있으므로, 패키지 두께가 그만큼 줄어드는 효과가 있다. 또한, 솔더 볼(70)이 접합 보조층(40)과 금속 패턴(30)에 걸쳐서 접촉되므로, 솔더 볼(70)의 접촉 면적이 증대되어 접합 강도를 더욱 강화시킬 수가 있는 효과도 있다.
[실시예 3]
도 14는 본 발명의 실시예 3에 따른 웨이퍼 레벨 패키지를 나타낸 단면도이다. 도 14에 도시된 바와 같이, 본 실시예 3에서는 실시예 2와 거의 동일하고, 다만 금속 와이어(50)의 연결 위치가 상이할 뿐이다. 즉, 실시예 2에서는 금속 와이어(50)가 함몰부(11)의 저면에 증착된 금속 패턴(30) 부분에 연결되었으나, 본 실시예 3에서는 함몰부(11)의 측벽에 증착된 금속 패턴(30) 부분에 연결된다. 따라서, 실시예 2에서 전술된 바와 같이, 솔더 볼(70)은 함몰부(11)의 측벽 위치에도 마운트되므로, 금속 와이어(50)이 솔더 볼(70)에 내장된다. 그러므로, 금속 와이어(50)의 본딩 강도를 강화시킬 수 있는 효과가 있다.
[실시예 4]
도 15는 본 발명의 실시예 4에 따른 웨이퍼 레벨 패키지가 보드에 실장되는 상태를 나타낸 단면도이다. 도 15에 도시된 바와 같이, 실시예 1 내지 3에서는 외부 접속 단자로서 솔더 볼(70)이 사용되었으나, 본 실시예 4에서는 솔더 볼(70)을 사용하지 않고 접합 보조층(40)이 직접 보드(80)에 실장된다. 그러므로, 실시예 4에 따른 패키지는 솔더 볼(70)의 두께가 제거되므로써, 반도체 칩의 두께가 바로 패키지 두께가 되는 잇점이 있다.
[실시예 5]
도 16은 본 발명에 따른 웨이퍼 레벨 패키지가 스택 형태로 구현된 것을 나타낸 단면도이다. 도 16에 도시된 바와 같이, 다른 공정을 통해 완성된 반도체 칩(13)이 접착제(14)를 매개로 웨이퍼(10)에 구성된 반도체 칩의 표면, 즉 함몰부(11)의 저면에 접착된다. 그리고, 각 반도체 칩 사이 공간이 봉지제(60)로봉지된다. 이때, 다른 반도체 칩(13)은 웨이퍼(10) 표면과 동일 평면, 또는 웨이퍼(10) 표면으로부터 노출되지 않아야 한다는 조건이 요구된다. 한편, 다른 반도체 칩(13)의 본드 패드는 그의 밑면 가장자리에 배치되어, 솔더 볼(70)에 직접 연결된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 금속 패턴 대신에 금속 와이어가 사용되므로써, 복잡하고 비용이 많이 드는 금속 재배열 공정을 배제할 수가 있게 되어, 패키지 공정이 간단해지면서 비용을 절감할 수가 있게 된다.
특히, 와이어 본딩 영역이 반도체 칩에 형성된 함몰부 내부가 되므로써, 솔더 볼을 제외한 반도체 칩의 두께가 바로 패키지 두께로 구현되어, 웨이퍼 레벨 패키지의 두께가 획기적으로 줄어들게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 표면 중앙에 함몰부가 형성되고, 상기 함몰부 저면에 본드 패드가 배치된 반도체 칩;
    상기 함몰부의 저면 가장자리로부터 함몰부 측벽을 지나 반도체 칩의 가장자리 표면까지 형성된 절연층;
    상기 절연층상에 증착된 금속 패턴;
    상기 반도체 칩의 가장자리 표면에 위치한 금속 패턴 부분에 증착된 접합 보조층;
    상기 금속 패턴과 본드 패드를 전기적으로 연결하고, 상기 반도체 칩의 가장자리 표면으로부터 돌출되지 않는 금속 와이어; 및
    상기 함몰부 내부에 매립되어, 상기 반도체 칩의 가장자리 표면과 동일 평면을 이루는 봉지제를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  2. 제 1 항에 있어서, 상기 접합 보조층에 솔더 볼이 마운트된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  3. 제 1 항에 있어서, 상기 접합 보조층과 함몰부 측벽에 위치한 금속 패턴 부분에 솔더 볼이 걸쳐져서 마운트된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  4. 제 3 항에 있어서, 상기 금속 패턴이 함몰부 측벽에 증착된 금속 패턴 부분에 연결되어, 상기 솔더 볼에 내장된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  5. 제 1 항에 있어서, 상기 함몰부 저면에 반도체 칩 표면으로부터 노출되지 않는 다른 반도체 칩이 접착되고, 상기 다른 반도체 칩의 본드 패드가 솔더 볼에 직접 연결된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  6. 웨이퍼 표면에 복수개의 함몰부를 종횡 일정 간격으로 형성하는 단계;
    상기 각 함몰부 저면에 반도체 칩을 구성하고, 상기 각 반도체 칩의 본드 패드를 함몰부 저면에 배치하는 단계;
    상기 각 함몰부 저면과 웨이퍼 표면에 절연층을 형성하는 단계;
    상기 절연층상에 금속 패턴을 증착하는 단계;
    상기 웨이퍼 표면에 위치한 금속 패턴 부분에 접합 보조층을 증착하는 단계;
    상기 금속 패턴과 본드 패드를 금속 와이어로 전기적으로 연결하는 단계;
    상기 함몰부 내부를 봉지제로 매립하여, 상기 봉지제 표면과 웨이퍼 표면이 동일 평면을 이루도록 하는 단계;
    상기 접합 보조층상에 솔더 볼을 마운트하는 단계; 및
    스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법.
KR1019990064342A 1999-12-29 1999-12-29 웨이퍼 레벨 패키지 및 그의 제조 방법 KR100321162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064342A KR100321162B1 (ko) 1999-12-29 1999-12-29 웨이퍼 레벨 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064342A KR100321162B1 (ko) 1999-12-29 1999-12-29 웨이퍼 레벨 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010061800A KR20010061800A (ko) 2001-07-07
KR100321162B1 true KR100321162B1 (ko) 2002-03-18

Family

ID=19631641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064342A KR100321162B1 (ko) 1999-12-29 1999-12-29 웨이퍼 레벨 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100321162B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800496B1 (ko) * 2007-02-14 2008-02-04 삼성전자주식회사 웨이퍼 레벨 패키지의 패드 재배치 패턴 형성방법

Also Published As

Publication number Publication date
KR20010061800A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
US7115483B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
KR100780692B1 (ko) 칩 스택 패키지
US20050146005A1 (en) Semiconductor device and manufacturing method thereof
KR20010061849A (ko) 웨이퍼 레벨 패키지
KR20040030303A (ko) 반도체패키지 및 그 제조방법
US6380629B1 (en) Wafer level stack package and method of fabricating the same
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
KR100321162B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100314277B1 (ko) 웨이퍼 레벨 패키지
KR100336580B1 (ko) 웨이퍼 레벨 패키지
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR100336576B1 (ko) 웨이퍼 레벨 패키지
KR100253325B1 (ko) 랜드그리드어레이패키지및그제조방법
KR20010061792A (ko) 웨이퍼 레벨 패키지
KR100321160B1 (ko) 웨이퍼 레벨 패키지
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100331386B1 (ko) 웨이퍼 레벨 패키지
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100587031B1 (ko) 웨이퍼 레벨 패키지
KR20010004547A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조방법
KR100753403B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR20010003456A (ko) 웨이퍼 레벨 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee