KR20040030303A - 반도체패키지 및 그 제조방법 - Google Patents

반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20040030303A
KR20040030303A KR1020030064954A KR20030064954A KR20040030303A KR 20040030303 A KR20040030303 A KR 20040030303A KR 1020030064954 A KR1020030064954 A KR 1020030064954A KR 20030064954 A KR20030064954 A KR 20030064954A KR 20040030303 A KR20040030303 A KR 20040030303A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
connection
substrate
semiconductor
external electrode
Prior art date
Application number
KR1020030064954A
Other languages
English (en)
Other versions
KR100576775B1 (ko
Inventor
죠벳토히로야스
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20040030303A publication Critical patent/KR20040030303A/ko
Application granted granted Critical
Publication of KR100576775B1 publication Critical patent/KR100576775B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 CCD 등의 광전변환디바이스영역을 구비한 반도체패키지를 박형화하고, 또한 그 제조공정을 간략화하는 것으로서,
복수의 반도체패키지에 대응하는 사이즈의 유리기판(9)상의 투명접착층(8)상에는 하면에 광전변환디바이스영역(2)을 갖는 실리콘기판(1)이 상호 이간하여 접착되어 있고, 이 경우 실리콘기판(1)의 하면주변부 및 그 주위에는 접속용 배선(7)이 실리콘(1)의 접속패드(3)에 접속되어 설치되어 있으며, 그리고 절연막(6), 재배선(11), 기둥상 전극(12), 밀봉막(13) 및 땜납볼(14)을 형성한 후에 실리콘기판(1)간에 있어서 절단하고 광전변환디바이스영역(2)을 구비한 반도체패키지를 복수개 얻는 것을 특징으로 한다.

Description

반도체패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체디바이스패키지 및 그 제조방법에 관한 것이다.
종래의 반도체패키지, 특히 주면측에 CCD(전하결합소자) 또는 트랜지스터 등의 광감응성소자가 형성된 반도체기판에 관한 것으로서는 세라믹기판상에 저융점유리를 통하여 리드프레임 및 윈드프레임이 고착되고, 세라믹기판상에 CCD칩이 고정된 후에 CCD칩상의 전극과 내부리드, 오목부부착의 내부리드선단부를 금속세선에 의해 전기적으로 접속하며, 열경화형 수지를 통하여 캡을 고정하고 있다(예를 들면 일본국 특허공개 1992-246852호 공보).
또 EPROM, CCD 및 다른 광IC디바이스용의 집적회로다이이고, 금속화된 바이어가 관통하는 기판을 가지며, 이 집적회로다이는 이 기판의 제 1 표면에 붙고, 금속화된 바이어와 전기적으로 접속하며, 접착성 비드를 이 다이의 주변의 기판에 바르고, 이 비드가 다이의 측면, 다이의 상측의 제 1 표면의 주변부 및 본딩와이어를 덮으며, 투명한 봉입재료의 층을, 비드로 형성된 캐비티내의 다이에 퇴적시키고, 이 봉입재료를 경화하여 패키지의 외측표면을 형성하고 있는 것도 있다(예를 들면 USP 5, 962, 810).
그런데 상기 일본국 특허공개 1992-246852호 공보에 기재된 반도체패키지에서는 외부리드를 구비하고 있기 때문에 후형화(厚型化)하여 버린다는 문제가 있었다. 한편 상기 USP 5, 962, 810에 기재된 반도체패키지에서는 금속화된 바이어가 관통하는 기판을 갖고 있기 때문에, 즉 광IC디바이스를 지지하는 튼튼하고 두꺼운, 예를 들면 유리와 같은 기판에 바이어홀을 열고 그 내면에 도통부 형성하는 공정이, 시간을 요하고, 또한 신뢰성을 확보하는 것이 곤란하다는 문제가 있었다. 또 기판상에 다이를 1개씩 탑재하는 방법이기 때문에 생산성이 낮은 것이었다.
그래서 본 발명은 바이어홀도통부를 갖지 않고 박형화할 수 있는 반도체패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.
또 본 발명은 복수의 반도체패키지를 일괄하여 제조할 수 있는 반도체패키지의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 하나의 면에 디바이스영역을 갖는 동시에 해당 디바이스영역의 주위에 접속패드를 갖는 반도체기판과, 해당 반도체기판의 하나의 면측에 설치된 외장기판과, 상기 반도체기판의 다른 면측에 설치된 재배선과, 일부가 상기 반도체기판의 주위에 설치되고, 상기 접속패드와 상기 재배선을 전기적으로 접속하는 접속수단을 구비하는 반도체장치가 제공된다.
또 본 발명에 따르면, 하나의 면에 복수의 디바이스영역을 갖는 동시에 해당 각 디바이스영역의 주위에 각각 접속패드를 갖는 웨이퍼상태의 반도체기판의 하나의 면상에 복수의 접속용 배선을 그 각 일단부를 대응하는 상기 접속패드에 접속시키고, 또한 그 각 타단부가 대응하는 상기 접속패드의 외측에 연장돌출되도록 형성하는 공정과, 상기 복수의 접속용 배선을 포함하는 상기 반도체기판의 하나의 면에외장기판을 배치하는 공정과, 상기 디바이스영역간에 있어서 적어도 상기 복수의 접속용 배선의 각 타단부에 대응하는 부분에 있어서의 상기 반도체기판을 제거하여 상기 복수의 접속용 배선의 각 타단부를 노출시키는 공정과, 상기 반도체기판의 다른 면측에 복수의 재배선을 대응하는 상기 복수의 접속용 배선의 각 타단부에 접속시켜서 형성하는 공정과, 상기 디바이스영역간에 있어서의 상기 외장기판을 절단하여 상기 재배선을 구비한 상기 반도체기판을 갖는 반도체패키지를 복수개 얻는 공정을 갖는 반도체장치의 제조방법이 제공된다.
도 1은 본 발명의 제 1 실시형태로서의 반도체패키지의 단면도.
도 2는 도 1에 나타내는 반도체패키지의 제조방법의 한 예에 있어서, 당초 준비한 것의 단면도.
도 3은 도 2에 계속되는 제조공정의 단면도.
도 4는 도 3에 계속되는 제조공정의 단면도.
도 5는 도 4에 계속되는 제조공정의 단면도.
도 6은 도 5에 계속되는 제조공정의 단면도.
도 7은 도 6에 계속되는 제조공정의 단면도.
도 8은 도 7에 계속되는 제조공정의 단면도.
도 9는 도 8에 계속되는 제조공정의 단면도.
도 10은 도 9에 계속되는 제조공정의 단면도.
도 11은 도 10에 계속되는 제조공정의 단면도.
도 12는 도 11에 계속되는 제조공정의 단면도.
도 13은 도 12에 계속되는 제조공정의 단면도.
도 14는 도 13에 계속되는 제조공정의 단면도.
도 15는 도 14에 계속되는 제조공정의 단면도.
도 16은 본 발명의 제 2 실시형태로서의 반도체패키지의 단면도.
도 17은 도 16에 나타내는 반도체패키지의 제조방법의 한 예에 있어서, 당초의 제조공정의 단면도.
도 18은 도 17에 계속되는 제조공정의 단면도.
도 19는 도 18에 계속되는 제조공정의 단면도.
도 20은 도 19에 계속되는 제조공정의 단면도.
도 21은 도 20에 계속되는 제조공정의 단면도.
도 22는 도 21에 계속되는 제조공정의 단면도.
도 23은 도 22에 계속되는 제조공정의 단면도.
도 24는 본 발명의 다른 실시형태로서의 반도체패키지의 단면도이다.
※도면의 주요부분에 대한 부호의 설명
1: 실리콘기판(반도체기판)
2: 광전변환디바이스영역(디바이스영역)
3: 접속패드4: 절연막
6: 절연막7: 접속용 배선
8: 투명접착층9: 유리기판
11: 재배선12: 기둥상 전극
13: 밀봉막14: 땜납볼
31: 범프전극32: 밀봉막
33: 기둥상 전극34: 밀봉막
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태로서의 반도체패키지의 단면도를 나타낸 것이다. 이 반도체패키지는 실리콘기판(반도체기판)(1)을 구비하고 있다. 실리콘기판(1)의 하면중앙부에는 CCD나 포토다이오드, 포토트랜지스터 등의 소자를 포함하는 광전변환디바이스영역(2)이 설치되어 있다.
실리콘기판(1)의 하면주변부에는 알루미늄계 금속 등으로 이루어지는 복수의 접속패드(3)가 광전변환디바이스영역(2)에 접속되어 설치되어 있다. 접속패드(3)의 중앙부를 제외하는 실리콘기판(1)의 하면에는 산화실리콘 등으로 이루어지는 절연막(4)이 설치되어 있다. 접속패드(3)의 중앙부는 절연막(4)에 형성된 개구부(5)를 통하여 노출되어 있다.
실리콘기판(1)의 상면 및 그 주위에는 폴리이미드 등으로 이루어지는 절연막(6)이 설치되어 있다. 이 경우 실리콘기판(1)의 주위에 설치된 절연막(6)의하면은 실리콘기판(1)의 하면에 설치된 절연막(4)의 하면과 대략 면일치로 되어 있다.
절연막(4)의 개구부(5)를 통하여 노출된 접속패드(3)의 하면으로부터 그 주위에 있어서의 절연막(6)의 하면의 소정의 장소에 걸쳐서 바탕재금속층(7a) 및 해당 바탕재금속층(7a)하에 설치된 상층금속층(7b)으로 이루어지는 접속용 배선(7)이 설치되어 있다. 즉 접속용 배선(7)의 일단부는 실리콘기판(1)의 접속패드(3)에 접속되고, 타단부는 실리콘기판(1)의 주위에 연장돌출되어 있다.
접속용 배선(7)을 포함하는 실리콘기판(1) 및 절연막(6)의 하면에는 투명한 에폭시계 수지로 이루어지는 투명접착층(8)을 통하여 지지기판으로서의 유리기판(9)이 설치되어 있다. 따라서 유리기판(9)의 사이즈는 실리콘기판(1)의 사이즈보다도 약간 크게 되어 있다.
절연막(6)의 접속용 배선(7)의 타단부에 대응하는 부분에는 개구부(10)가 설치되어 있다. 개구부(10)를 통하여 노출된 접속용 배선(7)의 타단부상면으로부터 절연막(6)의 상면의 소정의 장소에 걸쳐서 바탕재금속층(11a) 및 해당 바탕재금속층(11a)상에 설치된 상층금속층(11b)으로 이루어지는 재배선(11)이 설치되어 있다.
재배선(11)의 접속패드부상면에는 기둥상 전극(외부전극)(12)이 설치되어 있다. 재배선(11)을 포함하는 절연막(6)의 상면에는 에폭시계 수지 등으로 이루어지는 밀봉막(절연막)(13)이 그 상면이 기둥상 전극(12)의 상면과 대략 면일치로 되도록 설치되어 있다. 기둥상 전극(12)의 상면에는 땜납볼(14)이 설치되어 있다.
다음으로 이 반도체패키지의 제조방법의 한 예에 대하여 설명한다. 우선 도2에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(반도체기판)(1)상에 광전변환디바이스영역(2), 알루미늄으로 이루어지는 접속패드(3) 및 산화실리콘으로 이루어지는 절연막(4)이 설치되고, 접속패드(3)의 중앙부가 절연막(4)에 형성된 개구부(5)를 통하여 노출된 것을 준비한다. 이 상태에 있어서의 실리콘기판(1)의 두께는 도 1에 나타내는 경우보다도 어느 정도 두껍고, 예를 들면 0. 5∼1. 0㎜이다.
다음으로 도 3에 나타내는 바와 같이 개구부(5)를 통하여 노출된 접속패드(3)의 상면을 포함하는 절연막(4)의 상면전체에 바탕재금속층(7a)을 형성한다. 이 경우 바탕재금속층(7a)은 무전해도금에 의해 형성된 동층만으로 이루어져 있는데, 스퍼터에 의해 형성된 동층만이어도 좋고, 또 스퍼터에 의해 형성된 티탄 등의 박막층상에 스퍼터에 의해 동층을 형성한 것이어도 좋다. 이것은 후술하는 바탕재금속층(11a)의 경우도 똑같다.
다음으로 바탕재금속층(7a)의 상면에 도금레지스트막(21)을 패턴형성한다. 이 경우 접속용 배선(7)형성영역에 대응하는 부분에 있어서의 도금레지스트막(21)에는 개구부(22)가 형성되어 있다. 다음으로 바탕재금속층(7a)을 도금전류로로서 동의 전해도금을 실시함으로써, 도금레지스트막(21)의 개구부(22)내의 바탕재금속층(7a)의 상면에 상층금속층(7b)을 형성한다.
다음으로 도금레지스트막(21)을 박리하고, 이어서 상층금속층(7b)을 마스크로서 바탕재금속층(7a)의 불필요한 부분을 에칭하여 제거하면, 도 4에 나타내는 바와 같이 상층금속층(7b)하에만 바탕재금속층(7a)이 잔존되고, 이 잔존된 바탕재금속층(7a) 및 그 상면전체에 형성된 상층금속층(7b)에 의해 접속용 배선(7)이 형성된다.
다음으로 도 5에 나타내는 바와 같이 접속용 배선(7)을 포함하는 절연막(4)의 상면전체에 투명한 에폭시계 수지 등으로 이루어지는 투명접착층(8)을 통하여 유리기판(9)을 부착한다. 다음으로 도 5에 나타내는 것의 상하를 역전하고, 이어서 도 6에 나타내는 바와 같이 실리콘기판(1)의 광전변환디바이스영역(2)형성면과는 반대측의 상면을 적당히 연마하여 실리콘기판(1)을 박형화한다. 예를 들면 실리콘기판(1)의 두께가 50㎛∼400㎛로 되도록 한다.
다음으로 웨이퍼사이즈의 실리콘기판(1) 및 그 하면의 절연막(4)을, 광전변환디바이스영역(2)이 개개로 분리하도록, 도 7에 나타내는 바와 같이 접속용 배선(7)간에서 다이싱이나 에칭 등에 의해 제거한다. 실리콘기판(1) 및 그 하면의 절연막(4)의 제거는 실리콘기판(1)의 주위에 배치된 투명접착층(8) 뿐만이 아니라 접속용 배선(7)의 일부가 노출되도록 실시한다. 이렇게 하여 투명접착층(8) 및 접속용 배선(7)의 바탕재금속층(7a)의 노출면이 절연막(4)의 하면과 대략 면일치로 된다.
다음으로 도 8에 나타내는 바와 같이 실리콘기판(1)의 주위에 배치된 접속용 배선(7) 및 투명접착층(8)을 포함하는 실리콘기판(1)의 상면전체에 감광성폴리이미드 등으로 이루어지는 절연막(6)을 패턴형성한다. 이 경우 절연막(6)의 접속용 배선(7)의 타단부에 대응하는 부분에는 개구부(10)가 형성되어 있다.
다음으로 도 9에 나타내는 바와 같이 개구부(10)를 통하여 노출된 접속용 배선(7)의 타단부를 포함하는 절연막(6)의 상면전체에 바탕재금속층(11a)을 무전해도금에 의해 형성한다. 다음으로 바탕재금속층(11a)의 상면에 도금레지스트막(23)을 패턴형성한다. 이 경우 재배선(11)형성영역에 대응하는 부분에 있어서의 도금레지스트막(23)에는 개구부(24)가 형성되어 있다. 다음으로 바탕재금속층(11a)을 도금전류로로서 동의 전해도금을 실시함으로써, 도금레지스트막(23)의 개구부(24)내의 바탕재금속층(11a)의 상면에 상층금속층(11b)을 형성한다. 즉 도금레지스트막(23)을 박리한다.
다음으로 도 10에 나타내는 바와 같이 상층금속층(11b) 및 바탕재금속층(11a)의 상면에 도금레지스트막(25)을 패턴형성한다. 이 경우 기둥상 전극(12)형성영역에 대응하는 부분에 있어서의 도금레지스트막(25)에는 개구부(26)가 형성되어 있다. 다음으로 바탕재금속층(11a)을 도금전류로로서 동의 전해도금을 실시함으로써, 도금레지스트막(25)의 개구부(26)내의 상층금속층(11b)의 접속패드부상면에 기둥상 전극(12)을, 예를 들면 높이 100㎛∼200㎛로 형성한다.
다음으로 도금레지스트막(25)을 박리하고, 이어서 기둥상 전극(12) 및 상층금속층(11b)을 마스크로서 바탕재금속층(11a)의 불필요한 부분을 에칭하여 제거하면, 도 11에 나타내는 바와 같이 상층금속층(11b)하에만 바탕재금속층(11a)이 잔존되고, 이 잔존된 바탕재금속층(11a) 및 그 상면전체에 형성된 상층금속층(11b)에 의해 재배선(11)이 형성된다.
다음으로 도 12에 나타내는 바와 같이 기둥상 전극(12) 및 재배선(11)을 포함하는 절연막(6)의 상면전체에 에폭시계 수지로 이루어지는 밀봉막(13)을 그 두께가 기둥상 전극(12)의 높이보다도 두꺼워지도록 형성한다. 따라서 이 상태에서는기둥상 전극(12)의 상면은 밀봉막(13)에 의하여 덮여져 있다. 다음으로 밀봉막(13) 및 기둥상 전극(12)의 상면측을 적당히 연마하고, 도 13에 나타내는 바와 같이 기둥상 전극(12)의 상면을 노출시키며, 또한 이 노출된 기둥상 전극(12)의 상면을 포함하는 밀봉막(13)의 상면을 평탄화한다.
다음으로 도 14에 나타내는 바와 같이 기둥상 전극(12)의 상면에 땜납볼(14)을 형성한다. 이 경우 기둥상 전극(12)과 땜납볼(14)의 접합강도를 확보하기 위해, 땜납볼(14)을 형성하기 전에, 기둥상 전극(12)의 표면에 생긴 바리를 에칭에 의해 제거하거나, 산화방지를 위한 도금처리, 혹은 플럭스도포 등의 전처리를 실시해도 좋다. 이 전처리에 의해 기둥상 전극(12)의 상면과 밀봉막(13)의 상면은 다소 요철을 생기게 했다고 해도 대략 동일면을 유지할 수 있다.
다음으로 도 15에 나타내는 바와 같이 서로 인접하는 실리콘기판(1)간에 있어서, 밀봉막(13), 절연막(6), 투명접착층(8) 및 유리기판(9)을 절단하면 도 1에 나타내는 반도체패키지가 복수개 얻어진다.
이와 같이 하여 얻어진 반도체패키지에서는 실리콘기판(1)의 광전변환디바이스(2)형성면에 투명접착층(8)을 통하여 외장기판으로서의 유리기판(9)을 설치하고, 실리콘기판(1)의 광전변환디바이스(2)형성면과는 반대측의 면에 절연막(6), 재배선(11), 기둥상 전극(12), 밀봉막(13) 및 땜납볼(14)을 설치하고 있으므로, 외부리드를 갖는 경우와 비교하여 박형화할 수 있다.
또 실리콘기판(1)의 접속패드(3)와 재배선(11)을 전기적으로 접속하는 접속용 배선(7)의 타단부를 실리콘기판(1)의 주위에 설치하고 있으므로, 스루홀도통부를 갖지 않는 구조로 할 수 있다.
또 기둥상 전극(12)을 갖고 있으므로, 이 반도체패키지를 땜납볼(14)을 통하여 회로기판(도시하지 않음)상에 탑재한 후에 있어서, 실리콘기판(1)과 회로기판의 열팽창계수차에 기인하는 응력을 기둥상 전극(12)에서 어느 정도 완화할 수 있다.
또한 상기 제조방법에서는 웨이퍼상태의 실리콘기판(1)에 대하여, 접속용 배선(7)의 형성, 투명접착층(8)을 통한 유리기판(9)의 부착, 절연막(6), 재배선(11), 기둥상 전극(12), 밀봉막(13) 및 땜납볼(14)의 형성을 일괄하여 실시하고, 그 후에 분단하여 복수개의 반도체패키지를 얻고 있으므로 생산성을 향상할 수 있다.
또한 상기한 제 1 실시형태에서는 광전변환디바이스영역(2)을 갖는 실리콘기판(1)에 설치된 복수의 접속패드(3)에 접속되는 접속용 배선(7)을 실리콘기판(1)을 베이스부재로서 형성하는 것이었는데, 미리 유리기판(9)에 접속용 배선(7)을 형성해두고, 해당 접속용 배선(7)에 광전변환디바이스영역(2)을 갖는 실리콘기판(1)에 설치된 복수의 접속패드(3)를 접속할 수도 있다. 이하 이와 같은 방법의 한 실시형태를 나타낸다.
(제 2 실시형태)
도 16은 본 발명의 제 2 실시형태로서의 반도체패키지의 단면도를 나타낸 것이다. 이 반도체패키지의 주된 특징은 실리콘기판(1)의 접속패드(3)상에 설치된 바탕재금속층(30)상에 설치된 범프전극(접속전극)(31)을 유리기판(9)상에 설치된 바탕재금속층(7a) 및 상층금속층(7b)으로 이루어지는 접속용 배선(7)의 일단부상에 접속하고, 실리콘기판(1)과 유리기판(9)의 사이에 퉁명한 에폭시계 수지 등으로 이루어지는 투명밀봉막(32)을 설치하며, 접속용 배선(7)의 타단부상에 설치된 기둥상 전극(33)상에 바탕재금속층(11a) 및 상층금속층(11b)으로 이루어지는 재배선(11)을 접속하고, 실리콘기판(1)의 주위에 있어서의 접속용 배선(7) 및 기둥상 전극(33)을 에폭시계 수지 등으로 이루어지는 밀봉막(절연막)(34)으로 덮은 것이다.
다음으로 이 반도체패키지의 제조방법의 한 예에 대하여 설명한다. 우선 도 17에 나타내는 바와 같이 복수의 반도체패키지에 대응하는 사이즈, 적합한 한 실시예를 들면, 제 1 실시형태와 똑같이 웨이퍼의 크기에 대응하는 사이즈의 유리기판(9)의 상면에, 각각 바탕재금속층(7a) 및 상층금속층(7b)으로 이루어지는 접속용 배선(7)을, 상기 웨이퍼에 설치된 광전변환디바이스영역(2)에 접속된 각 접속패드(3)에 대응하는 위치로부터 그 둘레틀부에 연장돌출되도록 형성하고, 계속해서 각 접속용 배선(7)의 둘레틀부측의 일단상에 기둥상 전극(33)을 형성한다.
접속용 배선(7) 및 기둥상 전극(33)의 형성방법은 도 11에 관하여 설명한 방법을 적용할 수 있다. 도 17에 있어서, 기둥상 전극(33)이 형성된 접속용 전극(7)의 각 1세트의 사이에는 광전변환디바이스영역(2)에 접속된 각 접속패드(3)가 형성된 실리콘기판이 탑재되는 실리콘기판탑재영역이 설치된다.
다음으로 도 18에 나타내는 바와 같이 유리기판(9)의 복수의 반도체기판탑재영역상에 각각 실리콘기판(1)을 탑재하여 각 접속용 배선(7)에 접속한다. 다만 이 경우 실리콘기판(1)상에는 광전변환디바이스영역(2), 각 접속패드(3), 절연막(4)의 외에 각 접속패드(4)상에 바탕재금속층(30) 및 범프전극(31)이 형성되어 있다. 바탕재금속층(31a) 및 범프전극(31)은 이미 알려진 방법으로 형성하면 된다.
그리고 실리콘기판(1)의 하면주변부에 설치된 상층금속층(31b)을 실리콘기판탑재영역내의 주변부에 형성된 접속용 배선(7)상에 본딩하여 접속한다. 이 경우도 실리콘기판(1)의 두께는 도 16에 나타내는 경우보다도 어느 정도 두꺼워져 있다. 또 이 경우에는 광전변환디바이스영역(2) 등을 구비한 실리콘기판(1)으로서 양품만을 이용한다. 다음으로 실리콘기판(1)과 유리기판(9)의 사이에 투명한 에폭시계 수지로 이루어지는 밀봉막(32)을 충전하여 형성한다.
다음으로 도 19에 나타내는 바와 같이 실리콘기판(1), 접속용 배선(7) 및 기둥상 전극(33)을 포함하는 유리기판(9)의 상면전체를 에폭시계 수지로 이루어지는 밀봉막(34)으로 덮는다. 다음으로 밀봉막(34), 실리콘기판(1) 및 기둥상 전극(33)의 상면측을 적당히 연마하고, 도 20에 나타내는 바와 같이 실리콘기판(1) 및 기둥상 전극(33)의 상면을 노출시키는 동시에 실리콘기판(1)을 박형화하고, 또한 노출된 실리콘기판(1) 및 기둥상 전극(33)의 상면을 포함하는 밀봉막(34)의 상면을 평탄화한다.
다음으로 도 21에 나타내는 바와 같이 실리콘기판(1), 기둥상 전극(33) 및 밀봉막(34)의 상면전체에 감광성 폴리이미드 등으로 이루어지는 절연막(6)을 패턴형성한다. 이 경우 절연막(6)의 기둥상 전극(33)의 상면중앙부에 대응하는 부분에는 개구부(10)가 형성되어 있다.
다음으로 도 9∼도 14에 각각 나타내는 제조공정을 거침으로써, 도 22에 나타내는 바와 같이 바탕재금속층(11a) 및 상층금속층(11b)으로 이루어지는 재배선(11), 기둥상 전극(12), 밀봉막(13) 및 땜납볼(14)을 형성한다. 이 경우 재배선(11)은 개구부(10)를 통하여 기둥상 전극(33)의 상면에 접속된다. 다음으로 도 23에 나타내는 바와 같이 서로 인접하는 실리콘기판(1)간에 있어서, 밀봉막(13), 절연막(6), 밀봉막(34) 및 유리기판(9)을 절단하면 도 16에 나타내는 반도체패키지가 복수개 얻어진다.
이와 같이 하여 얻어진 반도체패키지에서는 실리콘기판(1)의 광전변환디바이스(2)형성면에 투명밀봉막(32)을 통하여 외장기판으로서의 유리기판(9)을 설치하고, 실리콘기판(1)의 광전변환디바이스(2)형성면과는 반대측의 면에 절연막(6), 재배선(11), 기둥상 전극(12), 밀봉막(13) 및 땝납볼(14)을 설치하고 있으므로, 외부리드를 갖는 경우와 비교하여 박형화할 수 있다.
또 실리콘기판(1)의 접속패드(3)와 재배선(11)을 전기적으로 접속하는 접속용 배선(7)의 일부 및 기둥상 전극(33)을 실리콘기판(1)의 주위에 설치하고 있으므로, 지지부재에 스루홀도통부를 갖지 않는 구조로 할 수 있다.
또 기둥상 전극(12)을 갖고 있으므로, 이 반도체패키지를 땜납볼(14)을 통하여 회로기판(도시하지 않음)상에 탑재한 후에 있어서, 실리콘기판(1)과 회로기판의 열팽창계수차에 기인하는 응력을 기둥상 전극(12)에서 어느 정도 완화할 수 있다.
또한 상기 제조방법에서는 복수의 반도체패키지에 대응하는 사이즈의 유리기판(9)에 대하여, 접속용 배선(7)및 기둥상 전극(33)의 형성, 실리콘기판(1)의 탑재, 투명밀봉막(32), 밀봉막(34), 절연만(6), 재배선(11), 기둥상 전극(12), 밀봉막(13) 및 땜납볼(14)의 형성을 일괄하여 실시하고, 그 후에 분단하여 복수개의 반도체패키지를 얻고 있으므로 제조공정을 간략화할 수 있었다.
(그 외 실시형태)
상기 각 실시형태에서는 재배선(11)의 접속패드부상에 설치된 기둥상 전극(12)상에 땜납볼(14)을 설치하고 있는데, 이것에 한정되는 것은 아니다. 예를 들면 도 24에 나타내는 본 발명의 다른 실시형태와 같이 재배선(11)을 포함하는 절연막(6)의 상면전체에, 재배선(11)의 접속패드부에 대응하는 부분에 개구부(41)를 갖는 절연막(42)을 패턴형성하고, 개구부(42)내 및 그 위에 땜납볼(14)을 재배선(11)의 접속패드부에 접속시켜서 형성하도록 해도 좋다.
또 상기 각 실시형태에서는 반도체기판에 광전변환디바이스가 형성되어 있는 것으로 했는데, 광전변환디바이스에 한정하지 않고 메모리용이나 제어용의 집적회로, 혹은 센서소자 등이 형성되어 있는 디바이스에도 적용 가능하다.
이상 설명한 바와 같이 본 발명에 따르면, 하나의 면에 디바이스영역을 갖는 동시에 해당 디바이스영역의 주위에 접속패드를 갖는 반도체기판의 하나의 면측에 외장기판을 설치하고, 다른 면측에 재배선을 설치하고 있으므로 박형화할 수 있고, 또 접속패드와 재배선을 전기적으로 접속하는 접속수단의 일부를 반도체기판의 주위에 설치하고 있으므로 스루홀도통부를 갖지 않는 구조로 할 수 있다. 또 복수의 반도체기판에 대하여 접속수단 및 재배선의 형성을 일괄하여 실시할 수 있으므로 생산성을 향상할 수 있다.

Claims (28)

  1. 하나의 면에 디바이스영역을 갖는 동시에 해당 디바이스영역에 접속되는 접속패드를 갖는 반도체기판과, 해당 반도체기판의 하나의 면측에 설치된 지지기판과, 상기 반도체기판의 다른 면측에 설치된 외부전극과, 일부가 상기 반도체기판의 주위에 연장돌출되고, 상기 접속패드와 상기 외부전극을 전기적으로 접속하는 접속수단을 구비하는 것을 특징으로 하는 반도체패키지.
  2. 제 1 항에 있어서,
    상기 접속패드와 상기 외부전극을 전기적으로 접속하는 접속수단은 상기 반도체기판의 다른 면측에 연장돌출된 재배선을 포함하는 것을 특징으로 하는 반도체패키지.
  3. 제 1 항에 있어서,
    상기 접속수단은 일단부가 상기 접속패드에 접속되고, 타단부가 상기 반도체기판의 주위에 연장돌출된 접속용 배선을 갖는 것을 특징으로 하는 반도체패키지.
  4. 제 3 항에 있어서,
    상기 접속용 배선은 도금에 의해 형성된 금속층을 포함하는 것을 특징으로 하는 반도체패키지.
  5. 제 3 항에 있어서,
    상기 접속용 배선은 상기 반도체기판의 하나의 면에 밀착하는 부분을 갖는 것을 특징으로 하는 반도체패키지.
  6. 제 3 항에 있어서,
    상기 접속용 배선은 상기 지지기판에 밀착하여 형성되어 있는 것을 특징으로 하는 반도체패키지.
  7. 제 3 항에 있어서,
    상기 접속패드와 상기 접속용 배선의 사이에 돌기상의 접속전극을 갖는 것을 특징으로 하는 반도체패키지.
  8. 제 3 항에 있어서,
    상기 반도체기판의 주위에 연장돌출된 상기 접속용 배선을 포함하는 상기 반도체기판의 다른 면과 상기 재배선의 사이에 절연막이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  9. 제 2 항에 있어서,
    상기 접속수단은 상기 지지기판의 상기 반도체기판과의 대향면에 설치되고,일단부가 상기 접속패드에 접속되며, 타단부가 상기 반도체기판의 주위에 연장돌출된 접속용 배선과, 해당 접속용 배선의 타단부상에 설치된 기둥상 전극을 갖고, 상기 기둥상 전극에 상기 재배선이 접속되어 있는 것을 특징으로 하는 반도체패키지.
  10. 제 9 항에 있어서,
    상기 반도체기판의 주위에 연장돌출된 상기 접속용 배선 및 상기 기둥상 전극을 포함하는 상기 반도체기판의 다른 면과 상기 재배선의 사이에 절연막이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  11. 제 2 항에 있어서,
    상기 재배선의 접속패드부상에 상기 외부전극이 설치되고, 해당 외부전극을 제외하고 상기 재배선을 포함하는 상기 반도체기판의 다른 면측을 덮도록 절연막이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  12. 제 11 항에 있어서,
    상기 외부전극은 기둥상이고, 해당 기둥상의 외부전극상에 땜납볼이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  13. 제 1 항에 있어서,
    상기 디바이스영역은 광전변환디바이스영역인 것을 특징으로 하는 반도체패키지.
  14. 제 1 항에 있어서,
    상기 지지기판은 유리기판인 것을 특징으로 하는 반도체패키지.
  15. 제 14 항에 있어서,
    상기 반도체기판과 상기 유리기판의 사이에 투명접착층 또는 투명밀봉막이 설치되어 있는 것을 특징으로 하는 반도체패키지.
  16. 하나의 면에 복수의 디바이스영역을 갖는 동시에 해당 각 디바이스영역에 접속되는 각각 복수의 접속패드를 갖는 웨이퍼상태의 반도체기판의 하나의 면상에 복수의 접속용 배선을 그 각 일단부를 대응하는 상기 접속패드에 접속시키고, 또한 그 각 타단부가 대응하는 상기 접속패드의 외측에 연장돌출되도록 형성하는 공정과,
    상기 복수의 접속용 배선을 포함하는 상기 반도체기판의 하나의 면에 지지기판을 배치하는 공정과,
    상기 디바이스영역간에 있어서 적어도 상기 복수의 접속용 배선의 각 타단부에 대응하는 부분에 있어서의 상기 반도체기판을 제거하여 상기 복수의 접속용 배선의 각 타단부를 노출시키는 공정과,
    상기 각 접속용 배선의 타단부에 전기적으로 접속되는 외부전극을 형성하는공정과,
    상기 디바이스영역간에 있어서의 상기 지지기판을 절단하여 상기 외부전극을 구비한 상기 반도체기판을 갖는 반도체패키지를 복수개 얻는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  17. 제 16 항에 있어서,
    상기 디바이스영역간에 있어서 적어도 상기 복수의 접속용 배선의 각 타단부에 대응하는 부분에 있어서의 상기 반도체기판을 제거하기 전에, 상기 반도체기판의 다른 면측을 연마하여 상기 반도체기판을 박형화하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  18. 지지기판의 하나의 면에 접속용 배선 및 해당 접속용 배선상에 설치된 기둥상 전극을 형성하는 공정과,
    상기 지지기판과의 대향면에 디바이스영역을 갖는 동시에 해당 디바이스영역의 주위에 접속전극을 갖는 반도체기판을 상기 지지기판상에 배치하는 동시에 상기 각 반도체기판의 접속전극을 대응하는 상기 지지기판에 형성된 상기 각 접속용 배선에 접속하는 공정과,
    상기 각 기둥상 전극에 전기적으로 접속되는 외부전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  19. 제 18 항에 있어서,
    상기 반도체기판을 상기 지지기판에 배치한 후에 상기 기둥상 전극을 포함하는 상기 반도체기판의 다른 면을 덮도록 절연막을 형성하고, 해당 절연막의 표면측 및 상기 반도체기판의 다른 면측을 연마하여 상기 반도체기판을 박형화하는 동시에 상기 기둥상 전극의 상면을 노출시키는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  20. 제 16 항에 있어서,
    상기 외부전극은 상기 반도체기판의 다른 면측에 연장돌출되는 재배선을 형성하고, 해당 재배선상에 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  21. 제 20 항에 있어서,
    상기 재배선의 접속패드부상에 상기 외부전극을 형성하는 공정과, 해당 외부전극을 제외하고 상기 재배선을 포함하는 상기 반도체기판의 다른 면측을 덮도록 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  22. 제 21 항에 있어서,
    상기 외부전극상에 땜납볼을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  23. 제 16 항에 있어서,
    상기 디바이스영역은 광전변환디바이스영역인 것을 특징으로 하는 반도체패키지의 제조방법.
  24. 제 16 항에 있어서,
    상기 지지기판은 유리기판인 것을 특징으로 하는 반도체패키지의 제조방법.
  25. 제 24 항에 있어서,
    상기 반도체기판과 상기 유리기판의 사이에 투명접착층 또는 투명밀봉막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  26. 하나의 면에 디바이스영역 및 복수의 접속패드를 갖는 반도체기판의 하나의 면상에 복수의 접속용 배선을, 그 각 일단부를 대응하는 상기 접속패드에 접속시키고, 또한 그 각 타단부가 대응하는 상기 접속패드의 외측에 연장돌출되도록 형성하는 공정과,
    상기 복수의 접속용 배선을 포함하는 상기 반도체기판의 하나의 면에 지지기판을 배치하는 공정과,
    상기 디바이스영역간에 있어서 적어도 상기 복수의 접속용 배선의 각 타단부에 대응하는 부분에 있어서의 상기 반도체기판을 제거하여 상기 복수의 접속용 배선의 각 타단부를 노출시키는 공정과,
    상기 각 접속용 배선의 타단부에 전기적으로 접속되는 외부전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체패키지의 제조방법.
  27. 제 26 항에 있어서,
    지지기판은 투명부재인 것을 특징으로 하는 반도체패키지의 제조방법.
  28. 제 26 항에 있어서,
    상기 디바이스영역은 광전변환디바이스영역인 것을 특징으로 하는 반도체패키지의 제조방법.
KR1020030064954A 2002-09-20 2003-09-19 반도체패키지 및 그 제조방법 KR100576775B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002274807A JP4126389B2 (ja) 2002-09-20 2002-09-20 半導体パッケージの製造方法
JPJP-P-2002-00274807 2002-09-20

Publications (2)

Publication Number Publication Date
KR20040030303A true KR20040030303A (ko) 2004-04-09
KR100576775B1 KR100576775B1 (ko) 2006-05-08

Family

ID=31986967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064954A KR100576775B1 (ko) 2002-09-20 2003-09-19 반도체패키지 및 그 제조방법

Country Status (6)

Country Link
US (1) US6888209B2 (ko)
JP (1) JP4126389B2 (ko)
KR (1) KR100576775B1 (ko)
CN (1) CN100383964C (ko)
HK (1) HK1063881A1 (ko)
TW (1) TWI248143B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4537793B2 (ja) * 2004-07-30 2010-09-08 大日本印刷株式会社 センサーユニットおよびその製造方法
JP2006128625A (ja) 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4537828B2 (ja) * 2004-10-29 2010-09-08 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP4990492B2 (ja) * 2004-11-19 2012-08-01 株式会社テラミクロス 半導体装置
KR20060087273A (ko) 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
KR100616670B1 (ko) * 2005-02-01 2006-08-28 삼성전기주식회사 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
JP4752280B2 (ja) * 2005-02-08 2011-08-17 カシオ計算機株式会社 チップ型電子部品およびその製造方法
CN101218539B (zh) * 2005-07-05 2011-07-13 日立化成工业株式会社 感光性粘接剂组合物、以及使用其所得粘接薄膜、粘接薄片、贴有粘接剂层的半导体晶圆、半导体装置及电子零件
JP4486005B2 (ja) 2005-08-03 2010-06-23 パナソニック株式会社 半導体撮像装置およびその製造方法
JP4289335B2 (ja) * 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
JP2007142058A (ja) 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
US7615474B2 (en) * 2006-11-22 2009-11-10 Seiko Epson Corporation Method for manufacturing semiconductor device with reduced damage to metal wiring layer
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
JP4921286B2 (ja) * 2007-08-24 2012-04-25 キヤノン株式会社 撮像装置および光電変換素子パッケージ保持ユニット
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板
JP5690466B2 (ja) * 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
KR100990945B1 (ko) 2008-11-10 2010-11-01 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
CN101877332B (zh) * 2010-06-13 2012-03-28 江阴市赛英电子有限公司 新型平板压接式多芯片封装陶瓷外壳
US8552517B1 (en) * 2010-09-14 2013-10-08 Amkor Technology, Inc. Conductive paste and mold for electrical connection of photovoltaic die to substrate
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
WO2014083750A1 (ja) 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
JP7150632B2 (ja) * 2019-02-13 2022-10-11 キオクシア株式会社 半導体装置の製造方法
CN110473792B (zh) * 2019-09-02 2021-04-02 电子科技大学 一种用于集成电路晶圆级封装的重构方法
JP2023147595A (ja) * 2022-03-30 2023-10-13 浜松ホトニクス株式会社 光半導体パッケージの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220477A (ja) * 1988-02-29 1989-09-04 Kyocera Corp 光電変換装置
JPH04246852A (ja) 1991-02-01 1992-09-02 Nec Corp 半導体装置用パッケージ
JP3317740B2 (ja) * 1993-05-07 2002-08-26 浜松ホトニクス株式会社 半導体エネルギー線検出器及びその製造方法
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6740950B2 (en) * 2001-01-15 2004-05-25 Amkor Technology, Inc. Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JP4126389B2 (ja) 2008-07-30
KR100576775B1 (ko) 2006-05-08
CN1492503A (zh) 2004-04-28
US20040056340A1 (en) 2004-03-25
TW200414380A (en) 2004-08-01
TWI248143B (en) 2006-01-21
CN100383964C (zh) 2008-04-23
US6888209B2 (en) 2005-05-03
JP2004111792A (ja) 2004-04-08
HK1063881A1 (en) 2005-01-14

Similar Documents

Publication Publication Date Title
KR100576775B1 (ko) 반도체패키지 및 그 제조방법
US7271466B2 (en) Semiconductor device with sidewall wiring
JP6749990B2 (ja) パッケージ構造体及びパッケージ構造体の製造方法
KR100540243B1 (ko) 반도체장치 및 그 제조방법
US8766408B2 (en) Semiconductor device and manufacturing method thereof
EP1482552B1 (en) Semiconductor device
KR20080074773A (ko) 다이 수용 개구를 가진 이미지 센서 패키지 및 그 제조방법
WO1998052225A1 (en) An electronic component package with posts on the active surface
JP2012099648A (ja) 半導体装置とその製造方法
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
KR100203934B1 (ko) 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
JP3651346B2 (ja) 半導体装置およびその製造方法
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
US20090206466A1 (en) Semiconductor device
KR20160090972A (ko) 이미지 센서 패키지 및 제조 방법
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
CN112259525A (zh) 半导体装置和制造半导体装置的方法
US20110204487A1 (en) Semiconductor device and electronic apparatus
CN211929479U (zh) 半导体器件
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
JP4840385B2 (ja) 半導体パッケージ
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
JP4168494B2 (ja) 半導体装置の製造方法
US20240030174A1 (en) Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee