CN1492503A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN1492503A
CN1492503A CNA031586538A CN03158653A CN1492503A CN 1492503 A CN1492503 A CN 1492503A CN A031586538 A CNA031586538 A CN A031586538A CN 03158653 A CN03158653 A CN 03158653A CN 1492503 A CN1492503 A CN 1492503A
Authority
CN
China
Prior art keywords
semiconductor substrate
wiring
semiconductor packages
connection
packages according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031586538A
Other languages
English (en)
Other versions
CN100383964C (zh
Inventor
裕康 定别当
定别当
裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1492503A publication Critical patent/CN1492503A/zh
Application granted granted Critical
Publication of CN100383964C publication Critical patent/CN100383964C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装，在对应于多个半导体封装的尺寸的玻璃基板(9)上的透明粘接层(8)上，在其下面相互分离粘接具有光电转换器件区域(2)的硅基板(1)。这时，在硅基板(1)的下面周边部及其周围设置连接用布线(7)，与硅基板(1)的连接焊盘(3)连接。然后，在形成绝缘膜(6)、再布线(11)、柱状电极(12)、密封膜(13)以及焊锡球(14)之后，在硅基板(1)之间进行切断，获得多个具有光电转换器件区域(2)的半导体封装。可以使包括CCD等光电转换器件区域的半导体封装薄型化，并且简化其制造工艺。

Description

半导体封装及其制造方法
技术领域
本发明涉及一种半导体器件封装及其制造方法。
背景技术
对于现有的半导体封装，特别是对于在主面侧上形成了CCD(电荷耦合元件)或者晶体管等感光性元件的半导体基板，在陶瓷基板上通过低融点玻璃，固定引线框(lead frame)以及窗框(window frame)，在将CCD芯片固定在陶瓷基板上之后，利用金属细线将CCD芯片上的电极与内部引线、带凹部的内部引线前端部电连接，并通过热固化型树脂固定盖部(例如，JPH04-246852)。
另外，还有一种EPROM、CCD以及其它光IC器件用的集成电路模，它具有贯通了金属化过孔的基板，该集成电路模，安装在该基板的第1表面上，与金属化过孔电连接，将粘接性珠(bead)涂敷在该模的周围的基板上，该珠覆盖模的侧面、模的上侧的第1表面的周边部、以及接合线，使透明的封入材料的层堆积在由珠形成的腔体内的模上，将该封入材料固化，形成封装的外层表面(例如USP5,962,810)。
然而，在上述JPH04-246852中所记载的半导体封装中，由于具有外部引线，所以存在厚型化的问题。另一方面，在上述USP5,962,810记载的半导体封装中，由于具有贯通了金属化过孔的基板，也就是说，要在支承光IC器件的坚固且厚的、例如玻璃那样的基板上开设过孔从而在其内面形成导通部的工艺，需要时间，并且确保其可靠性是很困难的，所以存在问题。另外，由于采用在基板上一个一个搭载模的方法，其生产效率很低。
发明内容
为此，本发明的目的在于提供一种不具有过孔导通部并且可以薄型化的半导体封装及其制造方法。
另外，本发明的目的在于提供一种可以一次制造多个半导体封装的半导体封装及其制造方法。
依据该发明，提供一种半导体装置，包括：在一面上具有器件区域并且具有与该器件区域连接的连接焊盘的半导体基板；设置在该半导体基板的一面侧上的支承基板；设置在所述半导体基板的另一面侧上的外部电极；以及，一部分向所述半导体基板的周围延伸、并将所述连接焊盘与所述外部电极电连接的连接构件。
另外，依据该发明，提供一种半导体装置的制造方法，包括：在一面上具有多个器件区域并且在具有分别与各器件区域连接的多个连接焊盘的晶圆状态的半导体基板的一面上，形成多个连接用布线从而使其各一端部与对应的所述连接焊盘连接并且其各另一端部向所述连接焊盘的外层延伸的工艺；在包含所述多个连接用布线的所述半导体基板的一面上配置外装基板的工艺；在所述器件区域之间至少将与所述多个连接用布线的各另一端部对应的部分中的所述半导体基板除去而使所述多个连接用布线的各另一端部露出的工艺；形成与所述连接焊盘的另一端部电连接的外部电极的工艺；以及，切断所述器件区域之间的所述外装基板获得多个包括具有所述外部电极的所述半导体基板的半导体封装的工艺。
附图说明
图1表示作为本发明第1实施方案的半导体封装的剖视图。
图2表示在图1所示的半导体封装的制造方法的一例中，最初准备东西的剖视图。
图3表示继续图2的制造工艺的剖视图。
图4表示继续图3的制造工艺的剖视图。
图5表示继续图4的制造工艺的剖视图。
图6表示继续图5的制造工艺的剖视图。
图7表示继续图6的制造工艺的剖视图。
图8表示继续图7的制造工艺的剖视图。
图9表示继续图8的制造工艺的剖视图。
图10表示继续图9的制造工艺的剖视图。
图11表示继续图10的制造工艺的剖视图。
图12表示继续图11的制造工艺的剖视图。
图13表示继续图12的制造工艺的剖视图。
图14表示继续图13的制造工艺的剖视图。
图15表示继续图14的制造工艺的剖视图。
图16表示作为本发明第2实施方案的半导体封装的剖视图。
图17表示在图16所示的半导体封装的制造方法的一例中，最初的制造工艺的剖视图。
图18表示继续图17的制造工艺的剖视图。
图19表示继续图18的制造工艺的剖视图。
图20表示继续图19的制造工艺的剖视图。
图21表示继续图20的制造工艺的剖视图。
图22表示继续图21的制造工艺的剖视图。
图23表示继续图22的制造工艺的剖视图。
图24表示作为本发明其它实施方案的半导体封装的剖视图。
具体实施方式
(第1实施方案)
图1表示作为本发明第1实施方案的半导体封装的剖视图。该半导体封装，包括硅基板(半导体基板)1。在硅基板1的下面中央部设置包含CCD、光电二极管、光电晶体管等元件的光电转换器件区域2。
在硅基板1的下面周边部上设置由铝系金属等构成的多个连接焊盘(pad)3并与光电转换器件区域2连接。除连接焊盘3的中央部以外的硅基板1的下面设置由氧化硅等构成的绝缘膜4。连接焊盘3的中央部，通过在绝缘膜4中形成的开口部5露出。
在硅基板1的上面及其周围设置聚铣亚胺等构成的绝缘膜6。这时，在设置在硅基板1的周围的绝缘膜6的下面与设置在硅基板1的下面的绝缘膜4的下面大致成为同一面。
从通过绝缘膜4的开口部5露出的连接焊盘3的下面开始到其周围的绝缘膜6的下面的给定部位上，设置有由下部金属层7a以及设置在该下部金属层7a之下的上层金属层7b所构成的连接用布线7。即，连接用布线7的一端部与硅基板1的连接焊盘3连接，另一端部向硅基板1的周围延伸。
在包含连接用布线7的硅基板1以及绝缘膜6的下面设置通过透明环氧系树脂等构成的透明粘接层8设置作为支承基板的玻璃基板9。因此，玻璃基板9的尺寸比硅基板1的尺寸稍微大一些。
在与绝缘膜6的连接用布线7的另一端部对应的部分上，设置开口部10。从通过开口部10露出的连接用布线7的另一端部上面开始在绝缘膜6的上面的给定部位上，设置由下部金属层11a以及设置在该下部金属层11a之上的上层金属层11b所构成的再布线11。
在再布线11的连接焊盘部上面，设置柱状电极(外部电极)12。在包含再布线11的绝缘膜6的上面，由环氧树脂等构成的密封膜(绝缘膜)13被设置成使其上面与柱状电极12的上面大致成同一面。在柱状电极12的上面设置焊锡球14。
然后，对该半导体封装的制造方法的一例进行说明。首先，如图2所示，在晶圆状态的硅基板(半导体基板)1上设置多个光电变换器件区域2、由铝构成的连接焊盘3以及氧化硅构成的绝缘膜4，连接焊盘3的中央部通过在绝缘膜4上形成的开口部5露出。在该状态下硅基板1的厚度，比图1所示的情况要在某种程度上厚一些，例如为0.5～1.0mm。
然后，如图3所示，在包含通过开口部5露出的连接焊盘3的上面的绝缘膜4的整个上面，形成下部金属层7a。这时，下部金属层7a虽然只是由无电解电镀形成的铜层所构成，但也可以只是由溅射形成的铜层所构成，或者也可以在由溅射形成钛等的薄膜层上由溅射形成铜层。这对于后述的下部金属层11a也相同。
然后，在下部金属层7a的上面图案化形成电镀抗蚀剂膜21。这时，在与连接用布线7形成区域对应的部分中的电镀抗蚀剂膜21上形成开口部22。然后，以下部金属层7a作为电镀电流路径进行铜的电解电镀，在电镀抗蚀剂膜21的开口部22内的下部金属层7a的上面形成上层金属层7b。
然后，剥离电镀金属膜21，然后，以上层金属层7b作为掩模对下部金属层7a的不需要部分蚀刻除去后，如图4所示，只在上层金属层7b下残存下部金属层7a，由所残存的下部金属层7a以及在其整体上面形成的上层金属层7b形成连接用布线7。
然后，如图5所示，在包含连接用布线7的绝缘膜4的整体上面通过由透明环氧树脂等构成的透明粘接层8粘贴玻璃基板9。然后，使图5所示的状态上下翻转，然后，如图6所示，对与硅基板1的光电转换器件区域2形成面相反一侧的上面进行适当研磨，使硅基板1薄型化。例如使硅基板1的厚度成为50μm～400μm的程度。
然后，如图7所示，在连接用布线7之间通过切割或者蚀刻等除去晶圆尺寸的硅基板1及其下面的绝缘膜4，使光电转换器件区域2分离成单个。硅基板1及其下面的绝缘膜4被除去后，不仅使配置在硅基板1的周围的透明粘接层8露出，而且使连接用布线7的一部分也露出。这样，透明粘接层8以及连接用布线7的下部金属层7a的露出面大致和绝缘膜4的下面成同一平面。
然后，如图8所示，在包含配置在硅基板1的周围的连接用布线7以及透明粘接层8的硅基板1的整体上面图案化形成感光性聚铣亚胺等构成的绝缘膜6。这时，在与绝缘膜6的连接用布线7的另一端部对应的部分上形成开口部10。
然后，如图9所示，在包含通过开口部10露出的连接用布线7的另一端部的绝缘膜6的整体上面采用无电解电镀形成下部金属层11a。然后，在下部金属层11a的上面图案化形成电镀抗蚀剂膜23。这时，在与再布线11形成区域对应的部分中的电镀抗蚀剂膜23上形成开口部24。然后，以下部金属层11a作为电镀电流路径进行铜的电解电镀，在电镀抗蚀剂膜23的开口部24内的下部金属层11a的上面形成上层金属层11b。然后，剥离电镀金属膜23。
然后，如图10所示，在上层金属层11b以及下部金属层11a的上面图案化形成电镀抗蚀剂膜25。这时，在与柱状电极12形成区域对应的部分中的电镀抗蚀剂膜25上形成开口部26。然后，通过以下部金属层11a作为电镀电流路径进行铜的电解电镀，在电镀抗蚀剂膜25的开口部26内的上层金属层11b的连接焊盘部上面形成例如高度为100μm～200μm的柱状电极12。
然后，剥离电镀抗蚀剂膜25，然后，以柱状电极12以及上层金属层11b作为掩模将下侧金属层11a的不需要部分蚀刻除去后，如图11所示，只在上层金属层11b下残存下部金属层11a，由所残存的下部金属层11a以及在其整体上面形成的上层金属层11b形成再布线11。
然后，如图12所示，在包含柱状电极12以及再布线11的绝缘膜6的整体上面形成环氧树脂等构成密封膜13，使其厚度比柱状电极12的高度要厚一些。因此，在该状态下，柱状电极12的上面由密封膜13覆盖。然后，对密封膜13以及柱状电极12的上面侧适当研磨，如图13所示，使柱状电极12的上面露出，并且使包含所露出的柱状电极12的上面的密封膜13的上面平坦化。
然后，如图14所示，在柱状电极12的上面形成焊锡球14。这时，为了确保柱状电极12和焊锡球14的连接强度，在形成焊锡球14之前，利用蚀刻将在柱状电极12的表面上产生的毛刺除去，或者进行防止氧化的电镀处理，或者进行熔融涂敷等的前处理。通过这些前处理，对于柱状电极12的上面和密封膜13的上面即使多少产生一些凹凸，也可以保持大致在同一面上。
然后，如图15所示，在相互邻近的硅基板1之间，切断密封膜13、绝缘膜6、透明粘接层8以及玻璃基板9，可以获得多个图1所示的半导体封装。
在这样获得的半导体封装中，由于在硅基板1的光电转换器件2形成面上通过透明粘接层8设置作为外装基板的玻璃基板9，在与硅基板1的光电转换器件2形成面相反一侧的面上设置绝缘膜6、再布线11、柱状电极12、密封膜13以及焊锡球14，所以与具有外部引线的情况相比较，可以薄型化。
另外，使硅基板1的连接焊盘3和再布线11电连接的连接用布线7的另一端部由于设置在硅基板1的周围，可以形成不需要过孔导通部的结构。
另外，由于具有柱状电极12，所以在将该半导体封装通过焊锡球14搭载在电路基板(图中未画出)上之后，因硅基板1和电路基板的热膨胀系数差所引起的应力，可以通过柱状电极12在某种程度上缓解。
并且，在上述制造方法中，对于晶圆状态的硅基板1，连接用布线7的形成、通过透明粘接层8的玻璃基板9的粘贴、绝缘膜6、再布线11、柱状电极12、密封膜13以及焊锡球14的形成是一起进行，然后分断后获得多个半导体封装，所以可以提高生产效率。
此外，在上述第1实施方案中，虽然是以硅基板1作为基底材料形成在具有光电转换区域2的硅基板1上设置的多个连接焊盘3的连接用布线7，但也可以预先在玻璃基板9上形成连接用布线7，使该连接用布线7与设置在具有光电转换器件区域2的硅基板1上的多个连接焊盘3连接。以下，说明采用这样的方法的一实施方案。
(第2实施方案)
图16表示作为本发明第2实施方案的半导体封装的剖视图。该半导体封装的主要特征是，在设置在硅基板1的连接焊盘3上的下部金属层30上设置的凸点(bump)电极(连接电极)31与设置在玻璃基板9上的由下部金属层7a以及上层金属层7b所构成的连接用布线7的一端部连接，在硅基板1和玻璃基板9之间设置由透明环氧树脂等构成的透明密封膜32，在设置在连接用布线7的另一端部上的柱状电极33上连接由下部金属层11a以及上层金属层11b所构成的再布线11，用环氧树脂等构成的密封膜(绝缘膜)34覆盖硅基板1周围的连接用布线7以及柱状电极33。
以下对该半导体封装的制造方法的一例进行说明。首先，如图17所示，在与多个半导体封装对应的尺寸(作为优先实施例，优选与第1实施方案相同，晶圆大小对应的尺寸)的玻璃基板9上面，分别形成由下部金属层7a以及上层金属层7b所构成的连接用布线7，并使其从与设置在上述晶圆上的光电转换器件区域2连接的各连接焊盘3所对应的位置开始向其周缘部延伸，然后，在各连接用布线7的周缘部侧的一端上形成柱状电极33。
连接用布线7和柱状电极33的形成方法，可以适用图11中说明的方法。在图17中，在形成了柱状电极33的连接用布线7的各1组之间，设置搭载形成了与光电转换器件区域2连接的各连接焊盘3的硅基板的硅基板搭载区域。
然后，如图18所示，在玻璃基板9的多个半导体基板搭载区域上分别搭载硅基板1，并与各连接布线7连接。但是，这时在硅基板1上，除了形成有光电转换器件区域2、各连接焊盘、绝缘膜4以外，在各连接焊盘3上还形成了下层金属层30以及凸点电极31。下层金属层30以及凸点电极31采用已知的方法形成即可。
然后，在设置在硅基板1的下面周边部的上层金属层31b通过焊接连接在硅基板搭载区域内的周边部上形成的连接用布线7上。这时，硅基板1的厚度也比图16所示情况要在某种程度上厚一些。另外，这时，作为包括光电转换器件区域2的硅基板1，只采用合格品。然后，在硅基板1和玻璃基板9之间填充形成由透明环氧树脂构成的密封膜32。
然后，图19所示，用环氧树脂构成的密封膜34覆盖包含硅基板1、连接用布线7以及柱状电极33的玻璃基板9的整个上面。然后，对硅基板1以及柱状电极33的上面侧适当研磨，如图20所示，使硅基板1和柱状电极33的上面露出，同时使硅基板1薄型化，并且使包含所露出的硅基板1和柱状电极33的上面的密封膜34的上面平坦化。
然后，如图21所示，在硅基板1、柱状电极33、密封膜34的整个上面图案化形成由感光性聚铣亚胺等构成的绝缘膜6。这时，在绝缘膜的与柱状电极33的上面中央部对应的部分上形成开口部10。
然后，经过分别由图9～图14所示的制造工艺，如图22所示，形成由下部金属层1a以及上层金属层11b所构成的再布线11、柱状电极12、密封膜13以及焊锡球14。这时，再布线11通过开口部10与柱状电极33的上面连接。然后，如图23所示，在相互邻近的硅基板1之间，切断密封膜13、绝缘膜6、密封膜34以及玻璃基板9，可以获得多个图16所示的半导体封装。
在这样获得的半导体封装中，由于在硅基板1的光电转换器件2形成面上通过透明密封膜32设置作为外装基板的玻璃基板9，在与硅基板1的光电转换器件2形成面相反一侧的面上设置绝缘膜6、再布线11、柱状电极12、密封膜13以及焊锡球14，所以与具有外部引线的情况相比较，可以薄型化。
另外，使硅基板1的连接焊盘3和再布线11电连接的连接用布线7的一部分以及柱状电极33由于设置在硅基板1的周围，可以形成不需要在支承部件上具有过孔导通部的结构。
另外，由于具有柱状电极12，所以在将该半导体封装通过焊锡球14搭载在电路基板(图中未画出)上之后，因硅基板1和电路基板的热膨胀系数差所引起的应力，可以通过柱状电极12在某种程度上缓解。
并且，在上述制造方法中，对于与多个半导体封装对应的尺寸的玻璃基板9，连接用布线7以及柱状电极33的形成、硅基板1的搭载、透明密封膜32、密封膜34、绝缘膜6、再布线11、柱状电极12、密封膜13以及焊锡球14的形成是一起进行，然后分断后可以获得多个半导体封装，所以可以简化制造工艺。
(其它实施方案)
在上述实施方案中，虽然是在设置在再布线11的连接焊盘部上的柱状电极12上设置焊锡球14，但并不限定于此。例如，如图24所示的该发明的其它实施方案那样，也可以在包含再布线11的绝缘膜6的整个上面，图案化形成在与再布线11的连接焊盘部对应的部分上具有开口部的绝缘膜42，在开口部42内以及其上形成焊锡球14，与再布线11的连接焊盘部连接。
另外，在各实施方案中，虽然是在半导体基板上形成光电转换器件，但并不限定于光电转换器件，也可以在存储器用或者控制用的集成电路、或者传感器元件等器件中适用。
如上所述，依据该发明，由于在一面上具有器件区域，并且在与该器件区域的周围具有连接焊盘的半导体基板的一面侧上设置外装基板，而在另一面上设置再布线，所以可以实现薄型化。另外，由于将连接焊盘与再布线电连接的连接构件的一部分设置在半导体基板的周围，所以可以形成不需要过孔导通部的结构。另外，针对多个半导体基板由于可以一起进行连接构件以及再布线的形成，所以可以提高生产效率。

Claims (28)

1.一种半导体封装，其特征在于：包括：在一面上具有器件区域(2)并且具有与该器件区域(2)连接的连接焊盘(3)的半导体基板(1)；设置在该半导体基板(1)的一面侧上的支承基板(9)；设置在所述半导体基板(1)的另一面侧上的外部电极(12)；以及，一部分向所述半导体基板(1)的周围延伸、并将所述连接焊盘(3)与所述外部电极(12)电连接的连接构件(7、11)。
2.根据权利要求1所述的半导体封装，其特征在于：将所述连接焊盘(3)与所述外部电极(12)电连接的连接构件(7、11)包含在所述半导体基板(1)的另一面侧延伸出来的再布线(11)。
3.根据权利要求1所述的半导体封装，其特征在于：所述连接构件(7、11)，其一端部与所述连接焊盘(3)连接，另一端部具有在所述半导体基板(1)的周围延伸出来的连接用布线(7)。
4.根据权利要求3所述的半导体封装，其特征在于：所述连接用布线(7)包含由电镀形成的金属层(7b)。
5.根据权利要求3所述的半导体封装，其特征在于：所述连接用布线(7)具有与所述半导体基板(1)的一面紧贴的部分。
6.根据权利要求3所述的半导体封装，其特征在于：所述连接用布线(7)紧贴在所述支承基板(9)上形成。
7.根据权利要求3所述的半导体封装，其特征在于：在所述连接焊盘(3)与所述连接用布线(7、11)之间具有凸出状的连接电极(31)。
8.根据权利要求3所述的半导体封装，其特征在于：在包含在所述半导体基板(1)的周围延伸的所述连接用布线(7、11)的所述半导体基板(1)的另一面与所述再布线(11)之间设置有绝缘膜(6)。
9.根据权利要求2所述的半导体封装，其特征在于：所述连接构件(7、11)，设置在所述支承基板(9)的与所述半导体基板(1)对向的面上，其一端部与所述连接焊盘(3)连接，另一端部具有在所述半导体基板(1)的周围延伸的所述连接用布线(7)和设置在该连接用布线(7)的另一端部上的柱状电极(33)，在所述柱状电极(33)上连接所述再布线(11)。
10.根据权利要求9所述的半导体封装，其特征在于：在包含在所述半导体基板(1)的周围延伸的所述连接用布线(7)以及所述柱状电极(33)的所述半导体基板(1)的另一面与所述再布线(11)之间设置有绝缘膜(6)。
11.根据权利要求2所述的半导体封装，其特征在于：在所述再布线(11)的连接焊盘部上设置有所述外部电极(12)，设置绝缘膜(13)覆盖除该外部电极(12)的包含所述再布线(11)的所述半导体基板(1)的另一面侧。
12.根据权利要求11所述的半导体封装，其特征在于：所述外部电极(12)为柱状，在该柱状的外部电极(12)上设置焊锡球(14)。
13.根据权利要求1所述的半导体封装，其特征在于：所述器件区域(2)是光电转换器件区域。
14.根据权利要求1所述的半导体封装，其特征在于：所述支承基板(9)是玻璃基板。
15.根据权利要求14所述的半导体封装，其特征在于：在所述半导体基板(1)与所述玻璃基板(9)之间设置透明粘接层(8)或者透明密封膜。
16.一种半导体封装的制造方法，其特征在于：包括：
在一面上具有多个器件区域(2)并且在具有分别与各器件区域(2)连接的多个连接焊盘(3)的晶圆状态的半导体基板(1)的一面上，形成多个连接用布线(7)从而使其各一端部与对应的所述连接焊盘(3)连接并且其各另一端部向所述连接焊盘(3)的外层延伸的工艺；
在包含所述多个连接用布线(7)的所述半导体基板(1)的一面上配置支承基板(9)的工艺；
在所述器件区域(2)之间至少将与所述多个连接用布线(7)的各另一端部对应的部分中的所述半导体基板(1)除去而使所述多个连接用布线(7)的各另一端部露出的工艺；
形成与所述连接焊盘(3)的另一端部电连接的外部电极(12)的工艺；以及
切断所述器件区域(2)之间的所述支承基板(9)获得多个包括具有所述外部电极(12)的所述半导体基板(1)的半导体封装的工艺。
17.根据权利要求16所述的半导体封装的制造方法，其特征在于：在除去所述器件区域(2)之间至少将与所述多个连接用布线(7)的各另一端部对应的的部分中的所述半导体基板(1)之前，具有：对所述半导体基板(1)的另一面侧进行研磨使所述半导体基板(1)薄型化的工艺。
18.一种半导体封装的制造方法，其特征在于：包括：
在支承基板(9)的一面上形成连接用布线(7)以及设置在该连接用布线(7)上的柱状电极(33)的工艺；
将在与所述支承基板(9)的对向面上具有器件区域(2)并且在该器件区域(2)的周围具有连接电极(3)的半导体基板(1)，配置在所述支承基板(9)上，并且将所述各半导体基板(1)的连接电极(3)与形成在对应的所述支承基板(9)上的所述各连接用布线(7)连接的工艺；以及
形成与所述各柱状电极(33)电连接的外部电极(12)的工艺。
19.根据权利要求18所述的半导体封装的制造方法，其特征在于：在将所述半导体基板(1)配置在所述支承基板(9)上之后，具有：形成覆盖包含所述柱状电极(33)的所述半导体基板(1)的另一面的绝缘膜(34)，并对该绝缘膜(34)的表面侧以及所述半导体基板(1)的另一面侧进行研磨使所述半导体基板(1)薄型化的同时使所述柱状电极(33)的上面露出的工艺。
20.根据权利要求16所述的半导体封装的制造方法，其特征在于：形成在所述半导体基板(1)的另一面侧上延伸的再布线(11)，所述外部电极(12)在该再布线(11)上形成。
21.根据权利要求20所述的半导体封装的制造方法，其特征在于：具有：在所述再布线(11)的连接焊盘部上形成所述外部电极(12)的工艺；和形成除该外部电极(12)以外覆盖所述再布线(11)的所述半导体基板(1)的另一面侧的绝缘膜(13)的工艺。
22.根据权利要求21所述的半导体封装的制造方法，其特征在于：具有：在所述外部电极(12)上形成焊锡球(14)的工艺。
23.根据权利要求16所述的半导体封装的制造方法，其特征在于：所述器件区域(2)是光电转换器件区域。
24.根据权利要求16所述的半导体封装的制造方法其特征在于：所述支承基板(9)是玻璃基板。
25.根据权利要求24所述的半导体封装的制造方法，其特征在于：在所述半导体基板(1)与所述玻璃基板(9)之间设置透明粘接层(8)或者透明密封膜。
26.一种半导体封装的制造方法，其特征在于：包括：
在一面上具有器件区域(2)以及多个连接焊盘(3)的半导体基板(1)的一面上，形成多个连接用布线(7)使其各一端部与对应的所述连接焊盘(3)连接并且其各另一端部向所述连接焊盘(3)的外层延伸的工艺；
在包含所述多个连接用布线(7)的所述半导体基板(1)的一面上配置支承基板(9)的工艺；
除去在所述器件区域(2)之间至少将与所述多个连接用布线(7)的各另一端部对应的部分中的所述半导体基板(1)，而使所述多个连接用布线(7)的各另一端部露出的工艺；以及
形成与所述连接焊盘(3)的另一端部电连接的外部电极(12)的工艺。
27.根据权利要求26所述的半导体封装的制造方法，其特征在于：所述支承基板(9)是透明部件。
28.根据权利要求26所述的半导体封装的制造方法其特征在于：所述器件区域(2)是光电转换器件区域。
CNB031586538A 2002-09-20 2003-09-19 半导体封装及其制造方法 Expired - Fee Related CN100383964C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002274807 2002-09-20
JP2002274807A JP4126389B2 (ja) 2002-09-20 2002-09-20 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
CN1492503A true CN1492503A (zh) 2004-04-28
CN100383964C CN100383964C (zh) 2008-04-23

Family

ID=31986967

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031586538A Expired - Fee Related CN100383964C (zh) 2002-09-20 2003-09-19 半导体封装及其制造方法

Country Status (6)

Country Link
US (1) US6888209B2 (zh)
JP (1) JP4126389B2 (zh)
KR (1) KR100576775B1 (zh)
CN (1) CN100383964C (zh)
HK (1) HK1063881A1 (zh)
TW (1) TWI248143B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459125C (zh) * 2004-06-02 2009-02-04 卡西欧计算机株式会社 半导体器件的制造方法
CN101374201B (zh) * 2007-08-24 2010-09-08 佳能株式会社 成像设备及光电转换元件封装保持单元
CN101877332A (zh) * 2010-06-13 2010-11-03 江阴市赛英电子有限公司 新型平板压接式多芯片封装陶瓷外壳
CN102290334A (zh) * 2005-07-05 2011-12-21 日立化成工业株式会社 半导体装置的制造方法
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN110473792A (zh) * 2019-09-02 2019-11-19 电子科技大学 一种用于集成电路晶圆级封装的重构方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3614840B2 (ja) 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4537793B2 (ja) * 2004-07-30 2010-09-08 大日本印刷株式会社 センサーユニットおよびその製造方法
JP2006128625A (ja) * 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4537828B2 (ja) * 2004-10-29 2010-09-08 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP4990492B2 (ja) * 2004-11-19 2012-08-01 株式会社テラミクロス 半導体装置
KR20060087273A (ko) 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
KR100616670B1 (ko) * 2005-02-01 2006-08-28 삼성전기주식회사 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
JP4752280B2 (ja) * 2005-02-08 2011-08-17 カシオ計算機株式会社 チップ型電子部品およびその製造方法
JP4486005B2 (ja) 2005-08-03 2010-06-23 パナソニック株式会社 半導体撮像装置およびその製造方法
JP4289335B2 (ja) * 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
JP2007142058A (ja) 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
US7615474B2 (en) * 2006-11-22 2009-11-10 Seiko Epson Corporation Method for manufacturing semiconductor device with reduced damage to metal wiring layer
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板
JP5690466B2 (ja) * 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
KR100990945B1 (ko) 2008-11-10 2010-11-01 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8552517B1 (en) * 2010-09-14 2013-10-08 Amkor Technology, Inc. Conductive paste and mold for electrical connection of photovoltaic die to substrate
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
WO2014083750A1 (ja) 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
JP7150632B2 (ja) 2019-02-13 2022-10-11 キオクシア株式会社 半導体装置の製造方法
JP2023147595A (ja) * 2022-03-30 2023-10-13 浜松ホトニクス株式会社 光半導体パッケージの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220477A (ja) * 1988-02-29 1989-09-04 Kyocera Corp 光電変換装置
JPH04246852A (ja) 1991-02-01 1992-09-02 Nec Corp 半導体装置用パッケージ
JP3317740B2 (ja) * 1993-05-07 2002-08-26 浜松ホトニクス株式会社 半導体エネルギー線検出器及びその製造方法
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6740950B2 (en) * 2001-01-15 2004-05-25 Amkor Technology, Inc. Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459125C (zh) * 2004-06-02 2009-02-04 卡西欧计算机株式会社 半导体器件的制造方法
CN102290334A (zh) * 2005-07-05 2011-12-21 日立化成工业株式会社 半导体装置的制造方法
US8673539B2 (en) 2005-07-05 2014-03-18 Hitachi Chemical Company, Ltd. Photosensitive adhesive composition, and obtained using the same, adhesive film, adhesive sheet, semiconductor wafer with adhesive layer, semiconductor device and electronic part
CN102290334B (zh) * 2005-07-05 2015-03-11 日立化成株式会社 半导体装置的制造方法
CN101374201B (zh) * 2007-08-24 2010-09-08 佳能株式会社 成像设备及光电转换元件封装保持单元
CN101877332A (zh) * 2010-06-13 2010-11-03 江阴市赛英电子有限公司 新型平板压接式多芯片封装陶瓷外壳
CN101877332B (zh) * 2010-06-13 2012-03-28 江阴市赛英电子有限公司 新型平板压接式多芯片封装陶瓷外壳
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN110473792A (zh) * 2019-09-02 2019-11-19 电子科技大学 一种用于集成电路晶圆级封装的重构方法

Also Published As

Publication number Publication date
TWI248143B (en) 2006-01-21
KR100576775B1 (ko) 2006-05-08
JP2004111792A (ja) 2004-04-08
US20040056340A1 (en) 2004-03-25
KR20040030303A (ko) 2004-04-09
US6888209B2 (en) 2005-05-03
TW200414380A (en) 2004-08-01
JP4126389B2 (ja) 2008-07-30
CN100383964C (zh) 2008-04-23
HK1063881A1 (en) 2005-01-14

Similar Documents

Publication Publication Date Title
CN1492503A (zh) 半导体封装及其制造方法
CN1298034C (zh) 半导体封装及其制造方法
TWI772672B (zh) 晶片封裝方法及晶片結構
TWI832448B (zh) 半導體裝置及其製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
CN100343965C (zh) 具有上下导电层的导通部的半导体装置及其制造方法
KR100773843B1 (ko) 반도체 장치 및 그 제조 방법
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR101607401B1 (ko) 반도체 소자 및 그 제조 방법
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN1767162A (zh) 晶片尺寸封装的结构与其形成方法
CN1691343A (zh) 图像感应器模块与晶圆级封装的结构及其形成方法
CN1633705A (zh) 半导体装置及其制造方法
CN1649139A (zh) 半导体器件及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1619787A (zh) 半导体装置
TW200426956A (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
CN1914720A (zh) 具有接触支撑层的半导体封装以及制造该封装的方法
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN109003946B (zh) 封装结构及其制造方法
CN1729562A (zh) 电子器件及其制造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN1172369C (zh) 具散热片的半导体封装件
CN110942997B (zh) 一种指纹识别芯片封装体及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1063881

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1063881

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120305

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120305

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170406

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080423

Termination date: 20170919

CF01 Termination of patent right due to non-payment of annual fee