KR100587031B1 - 웨이퍼 레벨 패키지 - Google Patents
웨이퍼 레벨 패키지 Download PDFInfo
- Publication number
- KR100587031B1 KR100587031B1 KR1019990023410A KR19990023410A KR100587031B1 KR 100587031 B1 KR100587031 B1 KR 100587031B1 KR 1019990023410 A KR1019990023410 A KR 1019990023410A KR 19990023410 A KR19990023410 A KR 19990023410A KR 100587031 B1 KR100587031 B1 KR 100587031B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- metal wire
- lower insulating
- semiconductor chip
- wafer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 웨이퍼 레벨 패키지를 개시한다. 개시된 본 발명은, 반도체 칩의 표면에 본딩 패드가 노출되도록 하부 절연층이 도포된다. 금속 와이어의 일단이 본딩 패드에 연결되고, 타단은 하부 절연층상에 고정된다. 금속 와이어의 타단만이 노출되어 볼 랜드가 형성되도록, 전체 구조 상부에 상부 절연층이 도포된다. 볼 랜드에 솔더 볼이 마운트된다. 상기된 구조로 이루어진 웨이퍼 레벨 패키지를 제조하는 방법은 복수개의 반도체 칩이 구성된 웨이퍼 표면에 하부 절연층을 도포한 후, 이를 식각하여 반도체 칩의 본딩 패드를 노출시킨다. 금속 와이어의 일단을 본딩 패드에 전기적으로 연결하고, 타단을 하부 절연층상에 열압착하여 고정한다. 전체 구조 상부에 상부 절연층을 도포한 후, 금속 와이어의 타단이 노출되는 볼 랜드가 형성되도록 상부 절연층을 식각한다. 노출된 볼 랜드에 솔더 볼을 마운트한 후, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다.
Description
도 1 내지 도 4는 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
도 5 내지 도 8은 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본딩 패드
12 ; 더미 패드 20 ; 하부 절연층
21 ; 상부 절연층 22 ; 볼 랜드
30,31 ; 금속 와이어 40 ; 솔더 볼
본 발명은 웨이퍼 레벨 패키지에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 패키징 공정이 이루어지는 패키지에 관한 것이다.
기존의 패키지는 웨이퍼를 먼저 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한 후, 개개의 반도체 칩별로 여러 가지 패키징 공정을 실시하는 것에 의해 제조되었다.
그러나, 상기된 기존의 패키지는 개개의 반도체 칩별로 많은 단위 공정이 실시되어야 하기 때문에, 하나의 웨이퍼에서 제조되는 반도체 칩들을 고려하게 되면, 공정수가 너무 많다는 문제점을 안고 있다.
그래서, 최근에는 웨이퍼를 먼저 절단하지 않고 웨이퍼 상태에서 상기된 패키징 공정을 우선적으로 실시한 후, 최종적으로 스크라이브 라인을 따라 절단하여 패키지를 제조하는 방안이 제시되었다. 이러한 방법으로 제조된 패키지를 웨이퍼 레벨 패키지라 하는데, 이를 제조하는 방법을 개략적으로 설명하면 다음과 같다.
웨이퍼 표면에는 실리콘 질화막인 보호막이 도포되어 있다. 웨이퍼 표면에 구성된 반도체 칩의 본딩 패드는 식각에 의해 보호막에 형성된 홈을 통해 노출되어 있다.
이러한 상태에서, 보호막 전체 표면에 하부 절연층을 도포한다. 본딩 패드 상부에 위치한 하부 절연층을 식각하여 본딩 패드를 외부로 노출시킨다. 그런 다음, 구리나 알루미늄 재질의 금속막을 전체 구조 표면상에 진공 증착한다. 이때, 금속막은 본딩 패드에도 증착된다. 이어서, 금속막을 부분 식각하여, 일단은 본딩 패드에 전기적으로 연결되고 타단은 하부 절연층상에 위치하는 금속 패턴을 형성한다. 그런 다음, 전체 구조 표면에 상부 절연층을 도포한 후, 금속 패턴의 타단 상부에 위치한 상부 절연층 부분을 식각하여 금속 패턴의 타단을 노출시킨다. 노출된 금속 패턴의 타단이 솔더 볼이 마운트되는 볼 랜드가 된다.
이어서, 볼 랜드에 구형의 솔더 볼을 올려놓은 후, 자외선을 이용한 리플로 우 공정을 통해 솔더 볼과 볼 랜드를 접착시키므로써, 반도체 칩의 본딩 패드와 기판에 실장되는 솔더 볼을 전기적으로 연결시킨다. 마지막으로, 웨이퍼에 형성된 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하면, 웨이퍼 레벨 패키지가 완성된다.
종래의 웨이퍼 레벨 패키지에서는, 솔더 볼과 반도체 칩의 패드를 전기적으로 연결하기 위해서 전술된 바와 같이, 금속 패턴이 이용된다. 그런데, 금속 패턴을 형성하기 위해서는, 하부 절연층 전체 표면에 금속막을 증착한 후, 이를 패터닝해야만 한다.
이러한 금속 패턴 형성 공정은 마스크를 이용해서 패터닝을 실시해야 하기 때문에, 공정이 매우 복잡하다는 단점은 예전부터 주지된 사실이다. 또한, 패터닝되어 제거된 금속막은 전부 낭비되는 단점도 갖고 있다.
따라서, 본 발명은 금속 패턴을 이용한 웨이퍼 레벨 패키지가 안고 있는 제반 문제점을 해소하기 위해 안출된 것으로서, 솔더 볼과 반도체 칩의 본딩 패드를 전기적으로 연결하는 수단을 간단한 공정으로 형성할 수 있으면서 재료의 낭비도 방지할 수 있는 웨이퍼 레벨 패키지를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 레벨 패키지는 다음과 같은 구성으로 이루어진다.
실시예 1로서, 반도체 칩의 표면에 본딩 패드가 노출되도록 하부 절연층이 도포된다. 금속 와이어의 일단이 본딩 패드에 연결되고, 타단은 하부 절연층상에 고정된다. 금속 와이어의 타단만이 노출되어 볼 랜드가 형성되도록, 전체 구조 상부에 상부 절연층이 도포된다. 볼 랜드에 솔더 볼이 마운트된다.
실시예 2로서, 반도체 칩의 표면에 본딩 패드 및 가장자리 부분이 노출되도록 하부 절연층이 도포된다. 금속 와이어의 일단이 본딩 패드에 연결되고, 중간은 하부 절연층상에 포개지며, 타단은 노출된 반도체 칩의 가장자리 표면상에 고정된다. 하부 절연층상에 포개진 금속 와이어의 중간만이 노출되어 볼 랜드가 형성되도록, 전체 구조 상부에 상부 절연층이 도포된다. 볼 랜드에 솔더 볼이 마운트된다.
상기된 본 발명의 구성에 의하면, 금속 패턴 대신에 금속 와이어가 사용되므로써, 간단한 와이어 본딩 공정이 웨이퍼 레벨 패키지에 적용될 수가 있다. 특히, 금속 와이어를 이용한 와이어 본딩 공정에서는 낭비되는 부분이 거의 없다는 장점도 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 1 내지 도 4는 본 발명의 실시예 1에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도이다.
먼저, 도 1을 참조로 하여, 복수개의 반도체 칩이 구성된 웨이퍼(10) 표면에 하부 절연층(20)을 도포한다. 이어서, 하부 절연층(20)을 식각하여 반도체 칩의 본딩 패드(11)를 노출시킨다.
그런 다음, 도 2와 같이, 와이어 본딩 공정을 실시하여 금 또는 알루미늄 재 질의 금속 와이어(30)를 형성한다. 이때, 금속 와이어(30)의 높이는 5∼20 mil 정도이다. 즉, 금속 와이어(30)의 일단을 본딩 패드(11)에 본딩하고, 타단은 하부 절연층(20)상에 열압착하여 고정시킨다.
이어서, 도 3과 같이, 금속 와이어(30)가 노출되지 않도록 전체 구조 상부에 상부 절연층(21)을 도포한다. 상하부 절연층(20,21)의 두께는 대략 3∼20 ㎛ 정도이다. 이때, 금속 와이어(30)의 타단은 하부 절연층(20)상에 열압착되어 고정되었지만, 그다지 강한 힘으로 지지를 받고 있는 상태는 아니다. 그러므로, 상부 절연층(21)을 도포할 때, 각 금속 와이어(30)의 타단이 뽑혀지거나 또는 한 쪽으로 쏠려서 쇼트되지 않도록, 도포 속도를 저속으로 유지하는 것이 바람직하다.
그런 다음, 상부 절연층(21)을 식각하여, 금속 와이어(30)의 타단을 노출시키므로써 볼 랜드(22)를 형성한다.
솔더 볼(40)을 볼 랜드에 마운트한 후, 스크라이브 라인을 따라 웨이퍼(10)을 절단하면, 도 4에 도시된 웨이퍼 레벨 패키지가 완성된다. 한편, 볼 랜드에 접합 보조층(under bump metallurgy)를 형성한 후, 이 접합 보조층상에 솔더 볼(40)을 마운트할 수도 있다.
[실시예 2]
도 5 내지 도 8은 본 발명의 실시예 2에 따른 웨이퍼 레벨 패키지를 제조 공정 순서대로 나타낸 단면도이다.
도 5에 도시된 바와 같이, 웨이퍼(10) 표면에 하부 절연층(20)을 도포한 후, 하부 절연층(20)을 식각한다. 하부 절연층(20)을 식각하여 본딩 패드(11)만을 노출 시키는 것이 아니라 반도체 칩의 가장자리 부분도 동시에 노출시킨다. 그런 다음, 노출된 반도체 칩의 가장자리 부분에 더미 패드(12)를 형성한다.
이어서, 도 6을 참조로 하여, 금속 와이어(31)의 양단을 본딩 패드(11)와 더미 패드(12)로 연결한다. 즉, 금속 와이어(31)의 일단은 본딩 패드(11)에 연결되고, 타단은 더미 패드(12)에 연결되며, 중간부는 하부 절연층(20)상에 위치하게 된다. 그런 다음, 금속 와이어(31)의 중간부를 압착하여 하부 절연층(20)상에 포개지도록 한다.
이어서, 도 7과 같이, 금속 와이어(31)가 노출되지 않도록 전체 구조 상부에 상부 절연층(21)을 도포한다. 하부 절연층(20)상에 포개진 금속 와이어(31)의 중간부가 노출되도록, 상부 절연층(21)을 식각하여 볼 랜드(22)를 형성한다.
마지막으로, 도 8와 같이, 솔더 볼(40)을 볼 랜드에 마운트한 후, 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩으로 분리한다. 이때, 반도체 칩의 가장자리에 배치된 더미 패드들도 제거한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 금속 패턴 대신에 와이어 본딩 공정에 의한 금속 와이어가 사용되므로써, 공정이 매우 간단해지고 낭비되는 부분이 없어지게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라 면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (2)
- 삭제
- 표면에 본딩 패드가 배치된 반도체 칩;상기 반도체 칩의 표면에, 상기 본딩 패드와 반도체 칩의 가장자리 부분이 노출되도록 도포된 하부 절연층;일단이 상기 본딩 패드에 전기적으로 연결되고, 타단은 상기 반도체 칩의 가장자리 표면에 고정되며, 중간부는 상기 하부 절연층상에 안착된 금속 와이어;상기 금속 와이어가 노출되지 않도록 하면서 상기 금속 와이어의 중간부가 노출되어 볼 랜드가 형성되도록, 전체 구조 상부에 도포된 상부 절연층; 및상기 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 웨이퍼 레 벨 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990023410A KR100587031B1 (ko) | 1999-06-22 | 1999-06-22 | 웨이퍼 레벨 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990023410A KR100587031B1 (ko) | 1999-06-22 | 1999-06-22 | 웨이퍼 레벨 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010003205A KR20010003205A (ko) | 2001-01-15 |
KR100587031B1 true KR100587031B1 (ko) | 2006-06-07 |
Family
ID=19594084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990023410A KR100587031B1 (ko) | 1999-06-22 | 1999-06-22 | 웨이퍼 레벨 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100587031B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH1012760A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Cable Ltd | 半導体装置 |
JPH10233467A (ja) * | 1997-02-20 | 1998-09-02 | Mitsubishi Electric Corp | 半導体素子用パッケージ |
KR19980082181A (ko) * | 1997-05-01 | 1998-12-05 | 황인길 | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 |
JPH1117054A (ja) * | 1997-06-25 | 1999-01-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1999
- 1999-06-22 KR KR1019990023410A patent/KR100587031B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH1012760A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Cable Ltd | 半導体装置 |
JPH10233467A (ja) * | 1997-02-20 | 1998-09-02 | Mitsubishi Electric Corp | 半導体素子用パッケージ |
KR19980082181A (ko) * | 1997-05-01 | 1998-12-05 | 황인길 | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 |
JPH1117054A (ja) * | 1997-06-25 | 1999-01-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010003205A (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
US6020217A (en) | Semiconductor devices with CSP packages and method for making them | |
US7115483B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
US7241643B1 (en) | Wafer level chip scale package | |
US8309384B2 (en) | Process for packaging components, and packaged components | |
US20060019467A1 (en) | Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby | |
KR20010061849A (ko) | 웨이퍼 레벨 패키지 | |
US20030062613A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2003526922A (ja) | ウェハレベルにスタック型ダイ集積回路チップパッケージを形成する方法 | |
KR100345166B1 (ko) | 웨이퍼 레벨 스택 패키지 및 그의 제조 방법 | |
US7518211B2 (en) | Chip and package structure | |
US6596611B2 (en) | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed | |
KR100314277B1 (ko) | 웨이퍼 레벨 패키지 | |
KR100587031B1 (ko) | 웨이퍼 레벨 패키지 | |
KR20090127742A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
KR20020000692A (ko) | 웨이퍼 레벨 패키지 | |
KR100668809B1 (ko) | 웨이퍼 레벨 패키지 | |
KR100336576B1 (ko) | 웨이퍼 레벨 패키지 | |
KR100321162B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
KR100349374B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
KR101123798B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지의 제조방법 | |
US20060134884A1 (en) | Wafer structure, chip structure, and fabricating process thereof | |
KR100299512B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
KR20010068593A (ko) | 웨이퍼 레벨 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |