KR101123798B1 - 웨이퍼 레벨 칩 스케일 패키지의 제조방법 - Google Patents

웨이퍼 레벨 칩 스케일 패키지의 제조방법 Download PDF

Info

Publication number
KR101123798B1
KR101123798B1 KR1020070091709A KR20070091709A KR101123798B1 KR 101123798 B1 KR101123798 B1 KR 101123798B1 KR 1020070091709 A KR1020070091709 A KR 1020070091709A KR 20070091709 A KR20070091709 A KR 20070091709A KR 101123798 B1 KR101123798 B1 KR 101123798B1
Authority
KR
South Korea
Prior art keywords
tape
scale package
attaching
wafer
chip scale
Prior art date
Application number
KR1020070091709A
Other languages
English (en)
Other versions
KR20090026616A (ko
Inventor
박창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070091709A priority Critical patent/KR101123798B1/ko
Publication of KR20090026616A publication Critical patent/KR20090026616A/ko
Application granted granted Critical
Publication of KR101123798B1 publication Critical patent/KR101123798B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조방법은, 다수의 본딩 패드를 구비한 반도체 칩의 상기 본딩 패드 상에 범프를 형성하는 단계와, 상기 범프를 포함한 반도체 칩 상에 일면 상에 다수의 배선이 형성된 접착 테이프를 상기 배선의 일측 단이 상기 범프와 연결되게 부착시키는 단계를 포함한다.

Description

웨이퍼 레벨 칩 스케일 패키지의 제조방법{METHOD OF FABRICATING FOR WAFER LEVEL CHIP SCALE PACKAGE}
본 발명은 웨이퍼 레벨 칩 스케일 패키지의 제조방법에 관한 것으로, 보다 자세하게는, 배선 패턴이 형성된 접착 테이프를 이용하여 구성한 웨이퍼 레벨 칩 스케일 패키지의 제조방법에 관한 것이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.
이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성 확보하기 위한 기술이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체 칩들로 분리시킨 다음, 개개의 반도체 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체 칩 별로 각각의 패키징 공 정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징 소요 시간이 너무 많다는 문제점을 갖고 있다.
이에, 최근에는 개별 반도체 칩으로 분리된 상태에서 조립이 진행되지 않고, 웨이퍼 상태에서 재배선 작업과 볼 형태의 외부 접속 단자의 형성 및 개별 반도체 칩 분리하는 작업을 거쳐 제조하는 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package)라는 기술이 제안되었다.
한편, 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 간단히 살펴보면, 우선, 상면에 회로 패턴이 형성된 반도체 칩 상면 전체에 절연층을 형성하고 포토 공정을 통하여 본딩 패드를 노출시키고, 상기 절연막으로 형성된 반도체칩 상면 일부에 전기적 신호연결을 위하여 메탈층을 증착시킨다.
다음으로, 다시 포토 공정을 이용하여 상기 반도체 칩 상에 증착된 메탈층과 볼랜드를 도금한 후, 상기 메탈층을 식각하여 솔더 범프가 형성될 영역을 노출시켜 상기 솔더 범프가 형성될 영역과 본딩 패드 간이 전기적으로 연결되도록 재배선층을 형성한다.
그런 다음, 상기 솔더 범프가 형성될 영역을 제외한 전 부분에 솔더 마스크를 형성시키고, 상기 노출된 솔더 범프 자리에 솔더를 부착하여 마운팅(Mounting)하며, 각각의 패키지로 쏘잉(Sawing)하여 웨이퍼 레벨 패키지를 제조한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 종래의 웨이퍼 레벨 칩 스케일 패키지는, 패키지 제조시 주지된 바와 같은 복잡하고 여러 단계의 제조공정을 수행하여 제조함에 따라, 패키지 제조 공정 시간, 제조 장비 및 제조 설비 등의 비용이 크다는 문제점이 있다.
또한, 반도체 칩 상의 절연층과 솔더 마스크간의 두께가 높아지는 한계에 따른 패키지의 신뢰성이 저하되는 문제점이 있다.
게다가, 웨이퍼 레벨 칩 스케일 패키지에서의 리플로우 공정 후, 열팽창계수의 차이에 따른 상기 절연층 및 솔더 마스크와 반도체 칩 간의 크랙(Crack)의 발생으로 인한 패키지의 신뢰성이 저하되는 문제점이 있다.
본 발명은, 제조공정을 단순화시키고 제조장비 및 제조설비의 비용을 감소시킬 수 있는 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 제공한다.
또한, 본 발명은 절연층 및 솔더마크스와 반도체칩간의 크랙 발생을 방지하고 패키지의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 제공한다.
본 발명에 따른 따른 웨이퍼 레벨 칩 스케일 패키지의 제조방법은, 다수의 본딩 패드를 구비한 반도체 칩의 상기 본딩 패드 상에 범프를 형성하는 단계; 및 상기 범프를 포함한 반도체 칩 상에 일면 상에 다수의 배선이 형성된 테이프를 상기 배선의 일측 단이 상기 범프와 연결되게 부착시키는 단계;를 포함한다.
상기 배선이 형성된 테이프의 형성방법은, 금속 필름 상면 및 하면에 접착 테이프 및 식각 마스크용 테이프를 각각 부착하는 단계; 상기 식각 마스크용 테이프 및 상기 금속 필름 하면을 식각하여 배선을 형성하는 단계; 및 상기 식각 마스크용 테이프를 제거하는 단계;를 수행하여 이루어짐을 특징으로 한다.
상기 식각 마스크용 테이프를 제거하는 단계는, 상기 식각 마스크용 테이프에 대해 고온 또는 UV(Ultra Violet) 처리를 수행한다.
상기 고온 처리는, 50～210℃의 온도로 수행한다.
상기 테이프를 부착시키는 단계는 펀치(Punch) 공정을 이용하여 열 압착시키는 것을 특징으로 한다.
상기 펀치 공정은 250～300℃의 온도로 수행한다.
상기 범프와 연결되게 부착시키는 단계 후, 상기 범프와 연결된 배선을 제외한 테이프를 제거하는 단계; 상기 범프와 연결된 배선 타측 단에 접속 단자를 부착하는 단계; 및 상기 웨이퍼를 반도체 칩 레벨로 쏘잉하는 단계;를 더 포함한다.
상기 접속 단자는 구리 또는 금으로 이루어진 스터드 범프로 형성한다.
따라서, 본 발명은 여러 단계의 공정을 수행하지 않고 상기와 같이 웨이퍼 상에 접착 테이프를 매개로 배선 패턴만을 부착하여 웨이퍼 레벨 칩 스케일 패키지를 형성함으로써, 종래보다 웨이퍼 레벨 칩 스케일 패키지의 제조 공정을 단순화시키고, 그에 따른, 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.
또한, 본 발명은 솔더 마스크를 사용하지 않고 배선 패턴만을 부착함으로써, 반도체 칩 상의 절연층과 솔더 마스크간의 두께가 높아지는 한계 및 리플로우 공정 후, 열 팽창 계수의 차이에 따른 상기 절연층 및 솔더 마스크와 반도체 칩 간의 크랙(Crack)의 발생을 원천적으로 차단할 수 있어, 따라서, 패키지의 신뢰성이 저하되는 것을 방지할 수 있다.
먼저, 본 발명의 기술적인 원리를 간락하게 설명하면 본 발명은, 웨이퍼 상에 볼 랜드를 포함한 금속으로 이루어진 배선 패턴을 테이프를 매개로 부착하여 웨이퍼 레벨 칩 스케일 패키지를 형성한다.
이렇게 하면, 웨이퍼 상에 직접 도금용 감광막 패터닝(Patterning) 공정, 시드 메탈(Seed Metal) 증착 공정, 도금 공정, 상기 감광막 패턴의 스트립(Strip) 공정 등의 여러 단계의 공정을 수행하여 형성하는 종래의 웨이퍼 레벨 칩 스케일 패키지와 달리, 여러 단계의 공정을 수행하지 않고, 상기와 같이 웨이퍼 상에 접착 테이프를 매개로 배선 패턴을 부착하여 웨이퍼 레벨 칩 스케일 패키지를 형성함으로써, 종래보다 웨이퍼 레벨 칩 스케일 패키지의 제조 공정을 단순화시키고, 그에 따른, 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.
또한, 솔더 마스크를 사용하지 않고, 상기와 같이 웨이퍼 상에 접착 테이프를 매개로 배선 패턴 만을 부착하여 웨이퍼 레벨 칩 스케일 패키지를 형성함으로써, 반도체 칩 상의 절연층과 솔더 마스크간의 두께가 높아지는 한계 및 리플로우 공정 후, 열 팽창 계수의 차이에 따른 상기 절연층 및 솔더 마스크와 반도체 칩 간의 크랙(Crack)의 발생을 원천적으로 차단할 수 있어, 따라서, 패키지의 신뢰성이 저하되는 것을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 배선 패턴을 형성하기 위한 금속 필름(102)의 상면 및 하면에 각각 접착 테이프(104) 및 식각 마스크용 테이프(106)를 부착한다. 여기서, 상기 금속 필름(102)은 구리와 같은 물질로 형성하는 것이 바람직하다.
도 1b를 참조하면, 상기 식각 마스크용 테이프(106) 및 상기 금속 필름(102) 하면을 식각하여 상기 금속 필름(102)으로 이루어진 배선 패턴을 형성한다.
도 1c를 참조하면, 배선 패턴이 형성되고 노출된 상기 금속 필름(102) 하면에 부착된 상기 식각 마스크용 테이프(106)를 제거한다.
이때, 상기 식각 마스크용 테이프(106)의 제거는 고온 또는 UV(Ultra Violet) 처리로 수행하며, 여기서, 상기 고온 처리는, 50～210℃ 정도의 온도로 수행하는 것이 바람직하다.
이 경우, 상기와 같이 고온 또는 UV 처리에 의해 상기 금속 필름(102) 하면에 부착된 식각 마스크용 테이프(106)의 접착력이 약해지게 되어, 그의 제거를 용이하게 해준다.
도 1d를 참조하면, 본딩 패드(116)를 구비하고 상기 본딩 패드(116)를 노출시키는 보호막(112)이 형성되며, 상기 본딩 패드(116) 상에 솔더 범프(118)가 형성되고, 반도체 칩(110)들로 이루어진 웨이퍼를 접착제(114)를 매개로 하여 상기 금 속 필름(102)의 하면에 부착한다. 상기 웨이퍼와 상기 금속 필름(102) 간의 부착은 상기 금속 필름(102)의 형성된 배선 패턴과 상기 반도체 칩(110)의 본딩 패드(116) 상에 형성된 솔더 범프(118) 간이 대응되도록 하여 부착한다.
이때, 상기 금속 필름(102) 및 상기 웨이퍼 상에 형성된 접착제(102)의 부착은 펀치(Punch) 공정을 이용한 열 압착으로 수행하며, 상기 펀치 공정은 250～300℃ 정도의 높은 온도로 수행하는 것이 바람직하다.
여기서, 상기와 같이 약 250℃ 정도 이상의 높은 온도에서 상기 금속 필름(102)을 열 압착하여 웨이퍼 상에 부착하게 되면, 상기 본딩 패드(116) 상에 형성된 솔더 범프(118)가 녹으면서 노출된 금속 필름(102)의 배선 패턴과 전기적으로 접합할 수 있게 하며, 아울러, 상기 금속 필름(102) 상면에 부착된 접착 테이프(104)의 접착력을 감소시켜 그의 제거를 용이하게 해준다.
도 1e를 참조하면, 상기 금속 필름(102) 상에 부착된 접착 테이프(104)를 제거하고, 노출된 상기 금속 필름(102)의 배선 패턴의 상면에 실장 수단으로서 솔더 볼과 같은 외부 접속 단자(120)를 부착하거나, 또는 구리 또는 금으로 이루어진 스터드 범프를 형성한다.
도 1f를 참조하면, 상기와 같은 접속 단자(120)가 부착된 웨이퍼를 각각의 반도체 칩 레벨로 쏘잉하여 본 발명의 실시예에 따른 웨이퍼 레벨 칩 스케일 패키지(100)를 완성한다.
여기서, 본 발명은 상기와 같이 웨이퍼 상에 접착 테이프를 매개로 배선 패턴만을 부착하여 웨이퍼 레벨 칩 스케일 패키지를 형성함으로써, 종래보다 웨이퍼 레벨 칩 스케일 패키지의 제조 공정을 단순화시키고, 그에 따른, 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.
또한, 솔더 마스크를 사용하지 않음으로써, 반도체 칩 상의 절연층과 솔더 마스크간의 두께가 높아지는 한계 및 리플로우 공정 후, 열 팽창 계수의 차이에 따른 상기 절연층 및 솔더 마스크와 반도체 칩 간의 크랙(Crack)의 발생을 원천적으로 차단할 수 있어, 따라서, 패키지의 신뢰성이 저하되는 것을 방지할 수 있다.
한편, 도시하지는 않았지만, 상기 웨이퍼를 반도체 칩 레벨로 쏘잉한 다음, 상기 반도체 칩 하면에 기판을 배치시키고, 상기 기판과 상기 반도체 칩 간을 본딩와이어에 의해 전기적으로 연결하고, 상기 본딩와이어 및 반도체 칩을 포함한 기판의 일면을 봉지제로 밀봉하며, 상기 기판 하면에 솔더 볼과 같은 외부 접속 단자를 부착하여 본 발명을 적용할 수 있다.
또한, 상기 웨이퍼를 반도체 칩 레벨로 쏘잉된 다음, 상기 반도체 칩을 페이스-다운(Face-Down) 또는 페이스-업(Face-Up) 타입으로 하부에 배치시키고, 상부에 동일한 구조를 갖는 반도체 칩을 접착제를 매개로 부착하여 스택 패키지를 형성할 수 있으며, 또한, 캐버티가 구비된 기판 상에 상기 반도체 칩을 페이스-다운을 부착하고, 상기 본딩 와이어가 상기 캐버티를 관통하여 전기적으로 연결될 수 있도록 다시 재배열하여 스택 패키지를 형성할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 스케일 패키지의 제조방법을 설명하기 위한 공정별 단면도.

Claims (8)

  1. 금속 필름의 상면 및 하면에 접착 테이프 및 식각 마스크용 테이프를 각각 부착하는 단계;
    상기 식각 마스크용 테이프 및 상기 금속 필름을 식각하여 적어도 하나 이상의 배선을 형성하는 단계;
    상기 식각 마스크용 테이프를 제거하여 상기 배선이 형성된 테이프를 형성하는 단계;
    적어도 하나 이상의 본딩 패드를 구비한 반도체 칩의 상기 본딩 패드 상에 범프를 형성하는 단계; 및
    상기 범프를 포함한 반도체 칩 상에 일면 상에 상기 배선이 형성된 테이프를 상기 배선의 일측 단이 상기 범프와 연결되게 부착시키는 단계;
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  2. 삭제
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 식각 마스크용 테이프를 제거하는 단계는,
    상기 식각 마스크용 테이프에 대해 고온 또는 UV(Ultra Violet) 처리를 수행하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 3 항에 있어서,
    상기 식각 마스크용 테이프에 대해 고온 처리를 수행하는 경우에, 상기 고온 처리는, 50～210℃의 온도로 수행하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 배선이 형성된 테이프를 부착시키는 단계는
    펀치(Punch) 공정을 이용하여 열 압착시키는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서,
    상기 펀치 공정은 250～300℃의 온도로 수행하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 범프와 연결되게 부착시키는 단계 후,
    상기 범프와 연결된 배선을 제외한 테이프를 제거하는 단계;
    상기 범프와 연결된 배선 타측 단에 접속 단자를 부착하는 단계; 및
    를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 접속 단자는 구리 또는 금으로 이루어진 스터드 범프로 형성하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
KR1020070091709A 2007-09-10 2007-09-10 웨이퍼 레벨 칩 스케일 패키지의 제조방법 KR101123798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070091709A KR101123798B1 (ko) 2007-09-10 2007-09-10 웨이퍼 레벨 칩 스케일 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070091709A KR101123798B1 (ko) 2007-09-10 2007-09-10 웨이퍼 레벨 칩 스케일 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20090026616A KR20090026616A (ko) 2009-03-13
KR101123798B1 true KR101123798B1 (ko) 2012-03-12

Family

ID=40694530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070091709A KR101123798B1 (ko) 2007-09-10 2007-09-10 웨이퍼 레벨 칩 스케일 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101123798B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009564A (ko) * 1999-07-12 2001-02-05 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR20010009429A (ko) * 1999-07-09 2001-02-05 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009429A (ko) * 1999-07-09 2001-02-05 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR20010009564A (ko) * 1999-07-12 2001-02-05 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Also Published As

Publication number Publication date
KR20090026616A (ko) 2009-03-13

Similar Documents

Publication Publication Date Title
US11961742B2 (en) Semiconductor device and manufacturing method thereof
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
US7335986B1 (en) Wafer level chip scale package
US8133761B2 (en) Packaged system of semiconductor chips having a semiconductor interposer
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
CN108122861A (zh) 具有虚设管芯的扇出型封装结构
US20120326288A1 (en) Method of assembling semiconductor device
US20070023886A1 (en) Method for producing a chip arrangement, a chip arrangement and a multichip device
JP2000228420A (ja) 半導体装置及びその製造方法
JP2001127095A (ja) 半導体装置及びその製造方法
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
KR100959606B1 (ko) 스택 패키지 및 그의 제조 방법
US20040089946A1 (en) Chip size semiconductor package structure
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
US20050093170A1 (en) Integrated interconnect package
US20070281393A1 (en) Method of forming a trace embedded package
KR101123798B1 (ko) 웨이퍼 레벨 칩 스케일 패키지의 제조방법
TW202115852A (zh) 半導體裝置及製造方法
US20200211990A1 (en) Packaged semiconductor device with electroplated pillars
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
KR100891522B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR101013547B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
US20230097173A1 (en) Type of bumpless and wireless semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee