JPH1012760A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1012760A JPH1012760A JP16259496A JP16259496A JPH1012760A JP H1012760 A JPH1012760 A JP H1012760A JP 16259496 A JP16259496 A JP 16259496A JP 16259496 A JP16259496 A JP 16259496A JP H1012760 A JPH1012760 A JP H1012760A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin substrate
- metal conductor
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッケージ内の部品点数が多く、また製造方
法が複雑なため、部材コスト及びパッケージの組立費が
高くなる。又、パッケージ内の配線長が長くなるため、
実効インダクタンスが大きくなり、高速伝送性が劣る、
信頼性が低下する等の問題がある。 【解決手段】 樹脂基板１０１に対し、ボール状の端子
用金属導体１０２が厚み方向に貫通するようにして埋設
されている。半導体チップ１０４は樹脂基板１０１上の
中央部に接着剤１０３により貼着される。半導体チップ
１０４の電極パッドと端子用金属導体１０２間はボンデ
ィングワイヤ１０５で接続され、ボンディング部を覆う
ようにモールド樹脂１０６が施される。
法が複雑なため、部材コスト及びパッケージの組立費が
高くなる。又、パッケージ内の配線長が長くなるため、
実効インダクタンスが大きくなり、高速伝送性が劣る、
信頼性が低下する等の問題がある。 【解決手段】 樹脂基板１０１に対し、ボール状の端子
用金属導体１０２が厚み方向に貫通するようにして埋設
されている。半導体チップ１０４は樹脂基板１０１上の
中央部に接着剤１０３により貼着される。半導体チップ
１０４の電極パッドと端子用金属導体１０２間はボンデ
ィングワイヤ１０５で接続され、ボンディング部を覆う
ようにモールド樹脂１０６が施される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array ：ボール グリッド アレイ）構造の半導体装
置に関するものである。
d Array ：ボール グリッド アレイ）構造の半導体装
置に関するものである。
【０００２】
【従来の技術】図５は従来の半導体装置を示す正面断面
図であり、図６は図５の半導体装置のモールド前の状態
を示す平面図である。絶縁性樹脂を用いて板状又はフィ
ルム状に加工された樹脂板材２０１上には、中央部の半
導体チップ搭載領域を除く部分に所定のパターンの表面
配線パターン２０２が形成されており、裏面（下面）に
は裏面配線パターン２０３が形成されている。表面配線
パターン２０２と裏面配線パターン２０３はスルーホー
ル２０４を介して電気的に接続されている。そして、裏
面配線パターン２０３の所定位置には、はんだボール２
０５が接続される。樹脂板材２０１の半導体チップ搭載
領域には、接着剤２０６を用いて半導体チップ２０７が
接着固定される。この半導体チップ２０７の電極パッド
（不図示）と表面配線パターン２０２の内側端に形成さ
れたインナーリード２０２ａは、ボンディングワイヤ２
０８によって接続される。ワイヤボンディングの後、ボ
ンディング部、半導体チップ２０７及び樹脂板材２０１
の表面は所定の形状にモールド樹脂２０９が施され、気
密封止される。
図であり、図６は図５の半導体装置のモールド前の状態
を示す平面図である。絶縁性樹脂を用いて板状又はフィ
ルム状に加工された樹脂板材２０１上には、中央部の半
導体チップ搭載領域を除く部分に所定のパターンの表面
配線パターン２０２が形成されており、裏面（下面）に
は裏面配線パターン２０３が形成されている。表面配線
パターン２０２と裏面配線パターン２０３はスルーホー
ル２０４を介して電気的に接続されている。そして、裏
面配線パターン２０３の所定位置には、はんだボール２
０５が接続される。樹脂板材２０１の半導体チップ搭載
領域には、接着剤２０６を用いて半導体チップ２０７が
接着固定される。この半導体チップ２０７の電極パッド
（不図示）と表面配線パターン２０２の内側端に形成さ
れたインナーリード２０２ａは、ボンディングワイヤ２
０８によって接続される。ワイヤボンディングの後、ボ
ンディング部、半導体チップ２０７及び樹脂板材２０１
の表面は所定の形状にモールド樹脂２０９が施され、気
密封止される。
【０００３】図７は図５に示した半導体装置（図７では
主要部材のみを図示）を基板２１０に実装した様子を示
す部分拡大図である。基板２１０上の配線パターン２１
１には半導体装置に実装されているはんだボール２０５
の下面が当接し、このはんだボール２０５から溶融（リ
フローによる）したはんだにより配線パターン２１１に
接続及び固定される。なお、図７内の＊１〜＊６は接続
点を示している。
主要部材のみを図示）を基板２１０に実装した様子を示
す部分拡大図である。基板２１０上の配線パターン２１
１には半導体装置に実装されているはんだボール２０５
の下面が当接し、このはんだボール２０５から溶融（リ
フローによる）したはんだにより配線パターン２１１に
接続及び固定される。なお、図７内の＊１〜＊６は接続
点を示している。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
装置によれば、パッケージ内の部品点数が多く、また
製造方法が複雑なため、部材コスト及びパッケージの組
立費が高くなる、パッケージ内の配線長が長くなるた
め、実効インダクタンスが大きくなり、高速伝送性が劣
る、パッケージのサイズが大きくなる、接続点が多
くなり、信頼性が低下する、等の問題がある。
装置によれば、パッケージ内の部品点数が多く、また
製造方法が複雑なため、部材コスト及びパッケージの組
立費が高くなる、パッケージ内の配線長が長くなるた
め、実効インダクタンスが大きくなり、高速伝送性が劣
る、パッケージのサイズが大きくなる、接続点が多
くなり、信頼性が低下する、等の問題がある。
【０００５】そこで本発明は、ＢＧＡ方式を用いながら
パッケージ構造の簡略化が図れ、信頼性及び性能の向上
を図ることのできる半導体装置を提供することを目的と
している。
パッケージ構造の簡略化が図れ、信頼性及び性能の向上
を図ることのできる半導体装置を提供することを目的と
している。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、樹脂基板上に半導体チップを搭載
し、前記半導体チップの電極パッドと前記樹脂基板上の
入出力端子間をボンディングワイヤで接続する構造の半
導体装置において、前記入出力端子の各々はボール状の
独立した金属導体であり、その上下面が露出するように
して前記樹脂基板内に埋設した構造にしている。
めに、この発明は、樹脂基板上に半導体チップを搭載
し、前記半導体チップの電極パッドと前記樹脂基板上の
入出力端子間をボンディングワイヤで接続する構造の半
導体装置において、前記入出力端子の各々はボール状の
独立した金属導体であり、その上下面が露出するように
して前記樹脂基板内に埋設した構造にしている。
【０００７】この構造によれば、金属導体が樹脂基板を
貫通するようにして埋設されており、入出力端子用の配
線パターン及びスルーホールを不要にし、半導体チップ
の電極パッドから入出力端子用の金属導体に至る経路を
簡略化することができる。この結果、金属導体までの経
路が短くなり、その間における接続点の数が低減される
ので、実効インダクタンスが小さくなり、伝送の高速化
を図ることができる。また、製造工程が簡略化できるの
で、量産性の向上及びコストダウンを図ることができ
る。
貫通するようにして埋設されており、入出力端子用の配
線パターン及びスルーホールを不要にし、半導体チップ
の電極パッドから入出力端子用の金属導体に至る経路を
簡略化することができる。この結果、金属導体までの経
路が短くなり、その間における接続点の数が低減される
ので、実効インダクタンスが小さくなり、伝送の高速化
を図ることができる。また、製造工程が簡略化できるの
で、量産性の向上及びコストダウンを図ることができ
る。
【０００８】前記金属導体は、パラジウム、金、銀等の
めっきが表面に施されていることが望ましい。この構造
によれば、耐腐食性及びはんだ濡れ性が向上し、半導体
装置の信頼性が向上する。前記金属導体は、接続用の面
が平坦に加工されていることが望ましい。
めっきが表面に施されていることが望ましい。この構造
によれば、耐腐食性及びはんだ濡れ性が向上し、半導体
装置の信頼性が向上する。前記金属導体は、接続用の面
が平坦に加工されていることが望ましい。
【０００９】この構造によれば、基板に実装したとき、
相手方の電極パッド又は配線パターンとの接触面積が確
保され、確実に接続することができる。前記樹脂基板
は、パッケージ用の樹脂モールドの線膨張係数にほぼ等
しい線膨張係数を有することが望ましい。この構造によ
れば、温度変化が生じてもパッケージのモールド樹脂と
樹脂基板との間に機械的なストレスは発生せず、半導体
装置の信頼性を低下させることがない。
相手方の電極パッド又は配線パターンとの接触面積が確
保され、確実に接続することができる。前記樹脂基板
は、パッケージ用の樹脂モールドの線膨張係数にほぼ等
しい線膨張係数を有することが望ましい。この構造によ
れば、温度変化が生じてもパッケージのモールド樹脂と
樹脂基板との間に機械的なストレスは発生せず、半導体
装置の信頼性を低下させることがない。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明による半導体装置
の一実施の形態を示す正面断面図である。また、図２は
図１の半導体装置の完成状態を示す外観図である。図１
に示すように、本発明による半導体装置のパッケージ
は、絶縁性樹脂を用いて板状に加工された樹脂基板１０
１を主体に構成されている。この樹脂基板１０１の中央
部は半導体チップの搭載領域として確保され、この領域
の周囲には、従来のハンダボールに相当するボール状の
端子用金属導体１０２（表面にパラジウム、金、銀等の
めっきを施してはんだ濡れ性、耐蝕性等を高めている）
が各々独立した状態で多数埋設されている。
て図面を基に説明する。図１は本発明による半導体装置
の一実施の形態を示す正面断面図である。また、図２は
図１の半導体装置の完成状態を示す外観図である。図１
に示すように、本発明による半導体装置のパッケージ
は、絶縁性樹脂を用いて板状に加工された樹脂基板１０
１を主体に構成されている。この樹脂基板１０１の中央
部は半導体チップの搭載領域として確保され、この領域
の周囲には、従来のハンダボールに相当するボール状の
端子用金属導体１０２（表面にパラジウム、金、銀等の
めっきを施してはんだ濡れ性、耐蝕性等を高めている）
が各々独立した状態で多数埋設されている。
【００１１】図５に示したように、従来の半導体装置は
上下面に配線パターンを形成し、これらの上下面をスル
ーホールによって接続していた。これに対し、本発明で
は、端子用金属導体１０２が上下の配線パターン、スル
ーホール及びはんだボールの機能を賄っているので、上
下面の配線パターン及びスルーホールが不要になる。し
たがって、パッケージ構造を大幅に簡略化することがで
きる結果、生産性の向上及びコストダウンが可能にな
る。また、配線経路に介在する部品が激減したため、接
続不良等を生じる機会が大幅に減り、信頼性が向上す
る。更に、配線経路が短くなる結果、実効インダクタン
スが小さくなり、高速伝送性を高めることができる。
上下面に配線パターンを形成し、これらの上下面をスル
ーホールによって接続していた。これに対し、本発明で
は、端子用金属導体１０２が上下の配線パターン、スル
ーホール及びはんだボールの機能を賄っているので、上
下面の配線パターン及びスルーホールが不要になる。し
たがって、パッケージ構造を大幅に簡略化することがで
きる結果、生産性の向上及びコストダウンが可能にな
る。また、配線経路に介在する部品が激減したため、接
続不良等を生じる機会が大幅に減り、信頼性が向上す
る。更に、配線経路が短くなる結果、実効インダクタン
スが小さくなり、高速伝送性を高めることができる。
【００１２】次に、半導体チップの搭載（実装）につい
て説明する。樹脂基板１０１の半導体チップ搭載領域に
は、接着剤１０３を介して半導体チップ（ＬＳＩチッ
プ）１０４が貼着固定される。半導体チップ１０４の上
面には不図示の電極パッドが設けられており、この電極
パッドと端子用金属導体１０２とがボンディングワイヤ
１０５によって接続される。この後、ボンディング部、
半導体チップ１０４及び樹脂基板１０１の表面がモール
ド樹脂１０６によって所定の形状にモールドされ、封止
が行われる。この結果、図２に示す半導体装置が完成す
る。
て説明する。樹脂基板１０１の半導体チップ搭載領域に
は、接着剤１０３を介して半導体チップ（ＬＳＩチッ
プ）１０４が貼着固定される。半導体チップ１０４の上
面には不図示の電極パッドが設けられており、この電極
パッドと端子用金属導体１０２とがボンディングワイヤ
１０５によって接続される。この後、ボンディング部、
半導体チップ１０４及び樹脂基板１０１の表面がモール
ド樹脂１０６によって所定の形状にモールドされ、封止
が行われる。この結果、図２に示す半導体装置が完成す
る。
【００１３】なお、樹脂基板１０１とモールド樹脂１０
６は略同一の線膨張係数にし、両者間に温度差に起因す
る機械的なずれが生じないようにしている。図３は図１
に示した半導体装置（図３では主要部材のみを図示して
いる）を基板２１０に実装した様子を示す部分拡大図で
ある。半導体装置の下面に露出する端子用金属導体１０
２の下面が基板２１０上のパッド２１２に当接する。こ
の状態でリフローを行えば、溶融したはんだにより端子
用金属導体１０２とパッド２１２が接続及び固定され
る。図３より明らかなように、接続点は＊ａ，＊ｂ，＊
ｃの３点であり、図７の従来構造に比べ１／２になり、
信頼性が向上する。
６は略同一の線膨張係数にし、両者間に温度差に起因す
る機械的なずれが生じないようにしている。図３は図１
に示した半導体装置（図３では主要部材のみを図示して
いる）を基板２１０に実装した様子を示す部分拡大図で
ある。半導体装置の下面に露出する端子用金属導体１０
２の下面が基板２１０上のパッド２１２に当接する。こ
の状態でリフローを行えば、溶融したはんだにより端子
用金属導体１０２とパッド２１２が接続及び固定され
る。図３より明らかなように、接続点は＊ａ，＊ｂ，＊
ｃの３点であり、図７の従来構造に比べ１／２になり、
信頼性が向上する。
【００１４】
（実施例１）次に、本発明による半導体装置の実施例に
ついて、図４を参照しながら説明する。まず、端子用金
属導体１０２には直径０．２ｍｍの銅ボールに１μｍの
パラジウムめっきを施したボールを用いた。このボール
は、０．５ｍｍピッチで半導体チップの周囲に４列に配
置するものとした。次に、このボールを図４の（ａ）に
示すように、トランスファーモールド金型の樹脂モール
ドキャビティ１０７の端子位置に配置し、圧縮成形して
上下面を平坦にした。圧縮成形したボールの上下面の大
きさは、直径が約０．１５ｍｍの円形を成し、樹脂部よ
り上下に約３０μｍが突出している。
ついて、図４を参照しながら説明する。まず、端子用金
属導体１０２には直径０．２ｍｍの銅ボールに１μｍの
パラジウムめっきを施したボールを用いた。このボール
は、０．５ｍｍピッチで半導体チップの周囲に４列に配
置するものとした。次に、このボールを図４の（ａ）に
示すように、トランスファーモールド金型の樹脂モール
ドキャビティ１０７の端子位置に配置し、圧縮成形して
上下面を平坦にした。圧縮成形したボールの上下面の大
きさは、直径が約０．１５ｍｍの円形を成し、樹脂部よ
り上下に約３０μｍが突出している。
【００１５】ついで、樹脂モールドキャビティ１０７内
に絶縁性樹脂を注入し、図４の（ｂ）に示すように、端
子付きの樹脂基板１０１を作成した。樹脂基板１０１の
半導体チップ搭載領域には、接着剤１０３を介して半導
体チップ１０４が貼着固定される。半導体チップ１０４
の上面には不図示の電極パッドが設けられており、この
電極パッドと端子用金属導体１０２との各々がボンディ
ングワイヤ１０５により接続される。この状態が図４の
（ｃ）である。この後、ボンディング部、半導体チップ
１０４及び樹脂基板１０１の表面が、図４の（ｄ）に示
すようにモールド樹脂１０６によって所定の形状にモー
ルドされる。なお、ここでは２回の樹脂トランスファー
モールドを行っているが、材料は２回とも同じものを用
いた。
に絶縁性樹脂を注入し、図４の（ｂ）に示すように、端
子付きの樹脂基板１０１を作成した。樹脂基板１０１の
半導体チップ搭載領域には、接着剤１０３を介して半導
体チップ１０４が貼着固定される。半導体チップ１０４
の上面には不図示の電極パッドが設けられており、この
電極パッドと端子用金属導体１０２との各々がボンディ
ングワイヤ１０５により接続される。この状態が図４の
（ｃ）である。この後、ボンディング部、半導体チップ
１０４及び樹脂基板１０１の表面が、図４の（ｄ）に示
すようにモールド樹脂１０６によって所定の形状にモー
ルドされる。なお、ここでは２回の樹脂トランスファー
モールドを行っているが、材料は２回とも同じものを用
いた。
【００１６】（実施例２）実施例１と同じ構造の半導体
装置とし、樹脂基板１０１及びモールド樹脂１０６も同
じ材料を用いた。実施例１と異なるところは、１回目の
樹脂基板１０１のトランスファーモールド後、両樹脂を
１回の熱処理で加熱硬化（キュア）した。この結果、実
施例１に比べ、反り変形の少ない半導体装置を製作する
ことができた。
装置とし、樹脂基板１０１及びモールド樹脂１０６も同
じ材料を用いた。実施例１と異なるところは、１回目の
樹脂基板１０１のトランスファーモールド後、両樹脂を
１回の熱処理で加熱硬化（キュア）した。この結果、実
施例１に比べ、反り変形の少ない半導体装置を製作する
ことができた。
【００１７】
【発明の効果】以上説明した通り、本発明は、入出力端
子をボール状の金属導体とし、その上，下面が露出する
ようにして前記樹脂基板内に埋設する構造にしたので、
入出力端子用の配線パターン及びスルーホールが不要に
なり、半導体チップの電極パッドから入出力端子用の金
属導体に至る経路を簡略化することができる。したがっ
て、金属導体までの経路が短くなり、実効インダクタン
スが小さくなり、信号伝送の高速化を図ることができ
る。また、製造工程が簡略化できるので、量産性の向上
及びコストダウンを図ることができる。
子をボール状の金属導体とし、その上，下面が露出する
ようにして前記樹脂基板内に埋設する構造にしたので、
入出力端子用の配線パターン及びスルーホールが不要に
なり、半導体チップの電極パッドから入出力端子用の金
属導体に至る経路を簡略化することができる。したがっ
て、金属導体までの経路が短くなり、実効インダクタン
スが小さくなり、信号伝送の高速化を図ることができ
る。また、製造工程が簡略化できるので、量産性の向上
及びコストダウンを図ることができる。
【図１】本発明による半導体装置の一実施の形態を示す
正面断面図である。
正面断面図である。
【図２】図１の半導体装置の完成状態を示す外観図であ
る。
る。
【図３】図１に示した半導体装置を基板に実装した様子
を示す部分拡大図である。
を示す部分拡大図である。
【図４】本発明による半導体装置の製造過程を示す説明
図である。
図である。
【図５】従来の半導体装置を示す正面断面図である。
【図６】図５の半導体装置のモールド前の状態を示す平
面図である。
面図である。
【図７】図５に示した半導体装置を基板に実装した様子
を示す部分拡大図である。
を示す部分拡大図である。
１０１ 樹脂基板 １０２ 端子用金属導体 １０３ 接着剤 １０４ 半導体チップ １０５ ボンディングワイヤ １０６ モールド樹脂
フロントページの続き (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 岡部 則夫 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内
Claims (4)
- 【請求項１】 樹脂基板上に半導体チップを搭載し、前
記半導体チップの電極パッドと前記樹脂基板上の入出力
端子間をボンディングワイヤで接続する構造の半導体装
置において、 前記入出力端子の各々はボール状の独立した金属導体で
あり、その上下面が露出するようにして前記樹脂基板内
に埋設したことを特徴とする半導体装置。 - 【請求項２】 前記金属導体は、パラジウム、金、銀等
のめっきが表面に施されていることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 前記金属導体は、接続用の面が平坦に加
工されていることを特徴とする請求項１または２記載の
半導体装置。 - 【請求項４】 前記樹脂基板は、パッケージ用の樹脂モ
ールドの線膨張係数にほぼ等しい線膨張係数を有するこ
とを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16259496A JPH1012760A (ja) | 1996-06-24 | 1996-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16259496A JPH1012760A (ja) | 1996-06-24 | 1996-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012760A true JPH1012760A (ja) | 1998-01-16 |
Family
ID=15757568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16259496A Pending JPH1012760A (ja) | 1996-06-24 | 1996-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012760A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340837B1 (en) | 1998-08-31 | 2002-01-22 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| KR100587031B1 (ko) * | 1999-06-22 | 2006-06-07 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 |
| JP2012069690A (ja) * | 2010-09-22 | 2012-04-05 | Seiko Instruments Inc | Ｂｇａ半導体パッケージおよびその製造方法 |
-
1996
- 1996-06-24 JP JP16259496A patent/JPH1012760A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340837B1 (en) | 1998-08-31 | 2002-01-22 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| US6441400B1 (en) | 1998-08-31 | 2002-08-27 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| US6476479B2 (en) | 1998-08-31 | 2002-11-05 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| KR100587031B1 (ko) * | 1999-06-22 | 2006-06-07 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 |
| JP2012069690A (ja) * | 2010-09-22 | 2012-04-05 | Seiko Instruments Inc | Ｂｇａ半導体パッケージおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264147B2 (ja) | 半導体装置、半導体装置用インターポーザ及びその製造方法 | |
| KR100480543B1 (ko) | 반도체 장치의 수지밀봉방법 | |
| US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JPS62158338A (ja) | 半導体装置 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP3217046B2 (ja) | Ｂｇａ型ｉｃパッケージ | |
| KR100265499B1 (ko) | Ic패키지및ic프로브카드 | |
| JPH1012760A (ja) | 半導体装置 | |
| TWI387067B (zh) | 無基板晶片封裝及其製造方法 | |
| JP3191617B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JP3249263B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH06334113A (ja) | マルチチップモジュール | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JPH10294395A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| KR20020057670A (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JP2004007005A (ja) | 半導体装置及びその製造方法 | |
| JP3632883B2 (ja) | 半導体装置 | |
| JPH1197472A (ja) | 半導体装置およびその製造方法 | |
| JPH02130946A (ja) | 半導体装置 | |
| JP4528977B2 (ja) | 半導体装置の製造方法 |