JPH10294395A - 半導体素子搭載用基板および半導体装置 - Google Patents
半導体素子搭載用基板および半導体装置Info
- Publication number
- JPH10294395A JPH10294395A JP10125197A JP10125197A JPH10294395A JP H10294395 A JPH10294395 A JP H10294395A JP 10125197 A JP10125197 A JP 10125197A JP 10125197 A JP10125197 A JP 10125197A JP H10294395 A JPH10294395 A JP H10294395A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- mounting
- semiconductor device
- catalyst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッケージ構造の簡略化を図り、低コストで
信頼性および伝送性能の向上を図ることができる半導体
素子搭載用基板および半導体装置を提供する。 【解決手段】 無電解めっき反応の触媒を含む絶縁性樹
脂で形成された微細な柱状の樹脂部材２ｂと、この樹脂
部材２ｂの表面に形成される銅めっき層２ａからなる端
子２を無電解めっき反応の触媒を含まない絶縁性樹脂で
形成された基板１に埋設した。
信頼性および伝送性能の向上を図ることができる半導体
素子搭載用基板および半導体装置を提供する。 【解決手段】 無電解めっき反応の触媒を含む絶縁性樹
脂で形成された微細な柱状の樹脂部材２ｂと、この樹脂
部材２ｂの表面に形成される銅めっき層２ａからなる端
子２を無電解めっき反応の触媒を含まない絶縁性樹脂で
形成された基板１に埋設した。
Description
【０００１】
【従来技術】従来の半導体装置として、ＱＦＰ（Quad F
lat Package ）がある。このＱＦＰは、リードフレーム
を使用するために低コストで量産性に優れるが、多ピン
化、高速化の要求に対して２５０ピン，５０ＭＨｚが限
界である。このような多ピン化、高速化の要求を実現す
るものとして、近年、ボールグリッドアレイ（ＢＧＡ）
が注目されている。ＢＧＡは、３７０本のピンを配置で
き、１５５ＭＨｚの内部動作周波数を可能とすることか
ら、ＡＳＩＣ（Application Specific Integrated Circ
uit)用のパッケージへの応用が検討されている。
lat Package ）がある。このＱＦＰは、リードフレーム
を使用するために低コストで量産性に優れるが、多ピン
化、高速化の要求に対して２５０ピン，５０ＭＨｚが限
界である。このような多ピン化、高速化の要求を実現す
るものとして、近年、ボールグリッドアレイ（ＢＧＡ）
が注目されている。ＢＧＡは、３７０本のピンを配置で
き、１５５ＭＨｚの内部動作周波数を可能とすることか
ら、ＡＳＩＣ（Application Specific Integrated Circ
uit)用のパッケージへの応用が検討されている。
【０００２】図５(a) は、従来のＢＧＡを示し、絶縁性
材料によって板状あるいはフィルム状に形成された絶縁
基板１０と、絶縁基板１０の表面（上面）に所定のパタ
ーンで形成される表面配線パターン１１と、絶縁基板１
０の裏面（下面）に所定のパターンで形成される裏面配
線パターン１２と、表面配線パターン１１のランド部１
１ｂと裏面配線パターン１２を接続するスルーホール１
３と、絶縁基板１０の半導体チップ搭載領域に接着剤に
よって固定される半導体チップ１４と、半導体チップ１
４の電極パッド１４ａと表面配線パターン１１のインナ
ーリード１１ａを電気的に接続するボンディングワイヤ
１５と、絶縁基板１０上の半導体チップ１４，ボンディ
ングワイヤ１５，および表面配線パターン１１を気密封
止するモールド樹脂１６と、裏面配線パターン１２の所
定の位置に配置されるはんだボール１７を有する。
材料によって板状あるいはフィルム状に形成された絶縁
基板１０と、絶縁基板１０の表面（上面）に所定のパタ
ーンで形成される表面配線パターン１１と、絶縁基板１
０の裏面（下面）に所定のパターンで形成される裏面配
線パターン１２と、表面配線パターン１１のランド部１
１ｂと裏面配線パターン１２を接続するスルーホール１
３と、絶縁基板１０の半導体チップ搭載領域に接着剤に
よって固定される半導体チップ１４と、半導体チップ１
４の電極パッド１４ａと表面配線パターン１１のインナ
ーリード１１ａを電気的に接続するボンディングワイヤ
１５と、絶縁基板１０上の半導体チップ１４，ボンディ
ングワイヤ１５，および表面配線パターン１１を気密封
止するモールド樹脂１６と、裏面配線パターン１２の所
定の位置に配置されるはんだボール１７を有する。
【０００３】図５(b) は、モールド樹脂による気密封止
前の絶縁基板１０を示し、絶縁基板１０の表面に形成さ
れた表面配線パターン１１は、半導体チップ１４の電極
パッド（図示せず）に近接する内側端にインナーリード
１１ａを有し、外側端にランド部１１ｂを有する。
前の絶縁基板１０を示し、絶縁基板１０の表面に形成さ
れた表面配線パターン１１は、半導体チップ１４の電極
パッド（図示せず）に近接する内側端にインナーリード
１１ａを有し、外側端にランド部１１ｂを有する。
【０００４】図６は、従来のＢＧＡの接続を示し、スル
ーホール１３の内壁面に形成された導電層１３ａによっ
て表面配線パターン１１と裏面配線パターン１２が接続
される。この裏面配線パターン１２に設けられたはんだ
ボール１７を基板１８上の配線パターン１９の所定の位
置に来るように当接させた後、所定の温度に加熱すると
はんだボール１７が溶融し、裏面配線パターン１２と配
線パターン１９がリフロー接合される。
ーホール１３の内壁面に形成された導電層１３ａによっ
て表面配線パターン１１と裏面配線パターン１２が接続
される。この裏面配線パターン１２に設けられたはんだ
ボール１７を基板１８上の配線パターン１９の所定の位
置に来るように当接させた後、所定の温度に加熱すると
はんだボール１７が溶融し、裏面配線パターン１２と配
線パターン１９がリフロー接合される。
【０００５】
【発明が解決しようとする課題】しかし、従来の半導体
装置によると、絶縁基板に複数の配線パターンおよびス
ルーホールを形成してこれらを接続しているため、パッ
ケージの構造が複雑化して製造工程が増加し、コストア
ップになるという問題がある。また、絶縁基板上にエッ
チングや蒸着によって配線パターンを形成するので配線
長が大になり、実効インダクタンスが大になって高速伝
送性に限界がある。また、配線の接続点に接触不良が生
じると信頼性を低下させる。従って、本発明の目的はパ
ッケージ構造の簡略化を図り、低コストで信頼性および
伝送性能の向上を図ることができる半導体素子搭載用基
板および半導体装置を提供することにある。
装置によると、絶縁基板に複数の配線パターンおよびス
ルーホールを形成してこれらを接続しているため、パッ
ケージの構造が複雑化して製造工程が増加し、コストア
ップになるという問題がある。また、絶縁基板上にエッ
チングや蒸着によって配線パターンを形成するので配線
長が大になり、実効インダクタンスが大になって高速伝
送性に限界がある。また、配線の接続点に接触不良が生
じると信頼性を低下させる。従って、本発明の目的はパ
ッケージ構造の簡略化を図り、低コストで信頼性および
伝送性能の向上を図ることができる半導体素子搭載用基
板および半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
実現するため、絶縁性のフィルム状あるいは平板状の支
持部材上に半導体チップを搭載する領域を有し、前記領
域の周囲に前記支持部材を貫通する複数の入出力端子が
配設された半導体素子搭載用基板において、前記複数の
入出力端子は、無電解めっき反応の触媒を含む絶縁性樹
脂で構成された微細な柱状の複数の樹脂部材の表面に形
成された複数の金属めっき層である半導体素子搭載用基
板を提供する。
実現するため、絶縁性のフィルム状あるいは平板状の支
持部材上に半導体チップを搭載する領域を有し、前記領
域の周囲に前記支持部材を貫通する複数の入出力端子が
配設された半導体素子搭載用基板において、前記複数の
入出力端子は、無電解めっき反応の触媒を含む絶縁性樹
脂で構成された微細な柱状の複数の樹脂部材の表面に形
成された複数の金属めっき層である半導体素子搭載用基
板を提供する。
【０００７】本発明の実施の形態において、複数の金属
めっき層は、金、銀、あるいはパラジウム等の金属めっ
き層が表面に形成されていることが好ましく、支持部材
は、無電解めっき反応の触媒を含まない絶縁性樹脂によ
って構成されることが好ましい。
めっき層は、金、銀、あるいはパラジウム等の金属めっ
き層が表面に形成されていることが好ましく、支持部材
は、無電解めっき反応の触媒を含まない絶縁性樹脂によ
って構成されることが好ましい。
【０００８】また、本発明は上記した目的を実現するた
め、絶縁性のフィルム状あるいは平板状の支持部材上に
半導体チップを搭載する領域を有し、前記領域の周囲に
前記支持部材を貫通する複数の入出力端子が配設された
半導体素子搭載用基板の前記領域に半導体チップを搭載
し、前記半導体チップの複数の電極パッドと前記複数の
入出力端子間をボンディングワイヤで接続する半導体装
置において、前記複数の入出力端子は、無電解めっき反
応の触媒を含む絶縁性樹脂で構成された微細な柱状の複
数の樹脂部材の表面に形成された複数の金属めっき層で
ある半導体装置を提供する。
め、絶縁性のフィルム状あるいは平板状の支持部材上に
半導体チップを搭載する領域を有し、前記領域の周囲に
前記支持部材を貫通する複数の入出力端子が配設された
半導体素子搭載用基板の前記領域に半導体チップを搭載
し、前記半導体チップの複数の電極パッドと前記複数の
入出力端子間をボンディングワイヤで接続する半導体装
置において、前記複数の入出力端子は、無電解めっき反
応の触媒を含む絶縁性樹脂で構成された微細な柱状の複
数の樹脂部材の表面に形成された複数の金属めっき層で
ある半導体装置を提供する。
【０００９】本発明の実施の形態において、複数の金属
めっき層は、金、銀、あるいはパラジウム等の金属めっ
き層が表面に形成されていることが好ましく、半導体素
子搭載用基板の支持部材は、無電解めっき反応の触媒を
含まない絶縁性樹脂によって構成されることが好まし
い。
めっき層は、金、銀、あるいはパラジウム等の金属めっ
き層が表面に形成されていることが好ましく、半導体素
子搭載用基板の支持部材は、無電解めっき反応の触媒を
含まない絶縁性樹脂によって構成されることが好まし
い。
【００１０】
【発明の実施の形態】図１は、第１の実施の形態の半導
体素子搭載用基板および半導体装置を示し、無電解めっ
き反応の触媒を含まない絶縁性樹脂によって形成される
支持部材としての絶縁基板１と、表面に銅めっき層２ａ
を有し、無電解めっき反応の触媒を含む絶縁性樹脂によ
って柱状に形成された樹脂部材２ｂより構成される端子
２と、絶縁基板１の半導体チップ搭載領域にチップ接着
剤３によって固定される半導体チップ４と、半導体チッ
プ４の電極パッド４ａと端子２を電気的に接続するボン
ディングワイヤ５と、絶縁基板１上の半導体チップ４，
ボンディングワイヤ５，および端子２を気密封止するモ
ールド樹脂６を有する。
体素子搭載用基板および半導体装置を示し、無電解めっ
き反応の触媒を含まない絶縁性樹脂によって形成される
支持部材としての絶縁基板１と、表面に銅めっき層２ａ
を有し、無電解めっき反応の触媒を含む絶縁性樹脂によ
って柱状に形成された樹脂部材２ｂより構成される端子
２と、絶縁基板１の半導体チップ搭載領域にチップ接着
剤３によって固定される半導体チップ４と、半導体チッ
プ４の電極パッド４ａと端子２を電気的に接続するボン
ディングワイヤ５と、絶縁基板１上の半導体チップ４，
ボンディングワイヤ５，および端子２を気密封止するモ
ールド樹脂６を有する。
【００１１】図２は、半導体装置の外観を示し、絶縁基
板１の表面はモールド樹脂６によって気密封止されてい
る。また、絶縁基板１の裏面には端子２が所定の間隔で
露出している。
板１の表面はモールド樹脂６によって気密封止されてい
る。また、絶縁基板１の裏面には端子２が所定の間隔で
露出している。
【００１２】図３は、第１の実施の形態の半導体装置の
製造工程を示す。まず、図３(a) に示すように、無電解
めっき反応の触媒を含む絶縁性樹脂よりなる基板２Ａ
に、直径０．３ｍｍ、深さ０．２ｍｍ、ピッチ０．８ｍ
ｍで、柱状の樹脂部材となる杭状の突起２ｂ（以下、突
起２ｂという）を形成する。
製造工程を示す。まず、図３(a) に示すように、無電解
めっき反応の触媒を含む絶縁性樹脂よりなる基板２Ａ
に、直径０．３ｍｍ、深さ０．２ｍｍ、ピッチ０．８ｍ
ｍで、柱状の樹脂部材となる杭状の突起２ｂ（以下、突
起２ｂという）を形成する。
【００１３】図３(b) は、第１の金属めっき工程を示
し、銅の無電解めっき溶液を用意し、この中に突起２ｂ
を３０時間浸漬して表面に厚さ約３０μｍの銅めっき層
２ａを形成する。
し、銅の無電解めっき溶液を用意し、この中に突起２ｂ
を３０時間浸漬して表面に厚さ約３０μｍの銅めっき層
２ａを形成する。
【００１４】図３(c) は、絶縁性樹脂の充填工程を示
し、表面に銅めっき層２ａが形成された突起２ｂの間の
凹部に射出成形によって無電解めっき反応の触媒を含ま
ない絶縁性樹脂を充填し、後の工程で支持部材としての
絶縁基板１となる基板層１ａを形成する。このとき、突
起２ｂの上面の銅めっき層２ａを基板層１ａの絶縁性樹
脂から露出させる。
し、表面に銅めっき層２ａが形成された突起２ｂの間の
凹部に射出成形によって無電解めっき反応の触媒を含ま
ない絶縁性樹脂を充填し、後の工程で支持部材としての
絶縁基板１となる基板層１ａを形成する。このとき、突
起２ｂの上面の銅めっき層２ａを基板層１ａの絶縁性樹
脂から露出させる。
【００１５】図３(d) は、基板２Ａの切削工程を示し、
基板層１ａを形成された基板２Ａの裏面より機械研削を
行う。この機械研削によって、基板１と銅めっき層２ａ
の界面、および突起２ｂ（以下、樹脂部材２ｂという）
を露出させる。
基板層１ａを形成された基板２Ａの裏面より機械研削を
行う。この機械研削によって、基板１と銅めっき層２ａ
の界面、および突起２ｂ（以下、樹脂部材２ｂという）
を露出させる。
【００１６】図３(e) は、第２の金属めっき工程を示
し、第１の金属めっき工程と同様に銅の無電解めっき溶
液を用意し、この中に基板１の裏面を３０時間浸漬して
下面に露出している樹脂部材２ｂの端面に厚さ約３０μ
ｍの銅めっきを施して端子２を形成する。
し、第１の金属めっき工程と同様に銅の無電解めっき溶
液を用意し、この中に基板１の裏面を３０時間浸漬して
下面に露出している樹脂部材２ｂの端面に厚さ約３０μ
ｍの銅めっきを施して端子２を形成する。
【００１７】本発明では、半導体チップ４とのワイヤボ
ンディング性を改善するために、基板１の表面（上面）
に露出している端子２に厚さ２μｍのＮｉの下地層を形
成し、その上層に厚さ０．５μｍのＡｕのめっきを行っ
た。
ンディング性を改善するために、基板１の表面（上面）
に露出している端子２に厚さ２μｍのＮｉの下地層を形
成し、その上層に厚さ０．５μｍのＡｕのめっきを行っ
た。
【００１８】図３(f) は、半導体チップの搭載および接
続工程を示し、基板１の半導体チップ搭載領域にチップ
接着剤３によって半導体チップ４を接着固定し、電極パ
ッド４ａと端子２の上面をボンディングワイヤ５で電気
的に接続する。
続工程を示し、基板１の半導体チップ搭載領域にチップ
接着剤３によって半導体チップ４を接着固定し、電極パ
ッド４ａと端子２の上面をボンディングワイヤ５で電気
的に接続する。
【００１９】図３(g) は、モールド樹脂による封止工程
を示し、ボンディングワイヤ５による半導体チップ４と
端子２の接続が行われた基板１の上面をモールド樹脂で
気密封止する。
を示し、ボンディングワイヤ５による半導体チップ４と
端子２の接続が行われた基板１の上面をモールド樹脂で
気密封止する。
【００２０】図４は、端子２による接続部の断面を示
し、端子２の表面および裏面に露出した銅めっき層２ａ
が基板１を貫通した導通回路となることから、配線経路
上の接続点を少なくでき、接触不良による信頼性の低下
を防止することができる。また、配線長が短くなるので
実効インダクタンスが小になり、高速伝送性が改善され
る。
し、端子２の表面および裏面に露出した銅めっき層２ａ
が基板１を貫通した導通回路となることから、配線経路
上の接続点を少なくでき、接触不良による信頼性の低下
を防止することができる。また、配線長が短くなるので
実効インダクタンスが小になり、高速伝送性が改善され
る。
【００２１】また、基板に埋設される端子の導電層をめ
っきによって選択的に形成するので、エッチングや蒸着
等と比較して製造工程を簡略化でき、半導体素子搭載用
基板および半導体装置を低コストで製造することが可能
になる。また、触媒入りの絶縁性樹脂を用いて銅めっき
層を選択的に形成させることにより、配線構造の簡素化
が図れ、そのことによってパッケージの小型化や、多ピ
ン化を図ることができる。
っきによって選択的に形成するので、エッチングや蒸着
等と比較して製造工程を簡略化でき、半導体素子搭載用
基板および半導体装置を低コストで製造することが可能
になる。また、触媒入りの絶縁性樹脂を用いて銅めっき
層を選択的に形成させることにより、配線構造の簡素化
が図れ、そのことによってパッケージの小型化や、多ピ
ン化を図ることができる。
【００２２】以上説明した実施の形態では、端子を微細
な柱状としているが、これに限定されず、配線パターン
化された形状としても良い。また、端子のボンディング
性を向上させるためのめっきとして金の他に銀やパラジ
ウム等の金属めっきを行っても良い。
な柱状としているが、これに限定されず、配線パターン
化された形状としても良い。また、端子のボンディング
性を向上させるためのめっきとして金の他に銀やパラジ
ウム等の金属めっきを行っても良い。
【００２３】
【発明の効果】以上説明した通り、本発明の半導体素子
搭載用基板および半導体装置によると、表面に銅めっき
による導電回路を形成された端子を触媒を含まない絶縁
性樹脂で形成される基板に埋設するようにしたため、パ
ッケージ構造の簡略化が図れ、低コストで信頼性および
伝送性能の向上を図ることができる。
搭載用基板および半導体装置によると、表面に銅めっき
による導電回路を形成された端子を触媒を含まない絶縁
性樹脂で形成される基板に埋設するようにしたため、パ
ッケージ構造の簡略化が図れ、低コストで信頼性および
伝送性能の向上を図ることができる。
【図１】本発明の実施の形態における半導体素子搭載用
基板および半導体装置を示す説明図。
基板および半導体装置を示す説明図。
【図２】本発明の実施の形態における半導体装置の外観
を示す説明図。
を示す説明図。
【図３】本発明の実施の形態における半導体素子搭載用
基板および半導体装置の製造工程を示す説明図。
基板および半導体装置の製造工程を示す説明図。
【図４】本発明の実施の形態における半導体素子搭載用
基板および半導体装置の端子接続構造を示す説明図。
基板および半導体装置の端子接続構造を示す説明図。
【図５】(a) は、従来のＢＧＡの断面を示し、(b) は、
モールド樹脂による気密封止前の絶縁基板である。
モールド樹脂による気密封止前の絶縁基板である。
【図６】従来のＢＧＡの端子接続構造を示す説明図。
１，絶縁基板 １ａ，基板層 ２，端子 ２ａ，銅めっき層 ２ｂ，突起（樹脂部材） ３，チップ接着剤 ４，半導体チップ ４ａ，電極パッド ５，ボンディングワイヤ ６，モールド樹脂 ７，回路基板 ８，配線パターン ９，バンプ １０，絶縁基板 １１，表面配線パターン １１ａ，インナーリード １１ｂ，ランド部 １２，裏面配線パターン １３，スルーホール １３ａ，導電層 １４，半導体チップ １４ａ，電極パッド １５，ボンディングワイヤ １６，モールド樹脂 １７，はんだボール １８，基板 １９，配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 隆 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (6)
- 【請求項１】 絶縁性のフィルム状あるいは平板状の支
持部材上に半導体チップを搭載する領域を有し、前記領
域の周囲に前記支持部材を貫通する複数の入出力端子が
配設された半導体素子搭載用基板において、 前記複数の入出力端子は、無電解めっき反応の触媒を含
む絶縁性樹脂で構成された微細な柱状の複数の樹脂部材
の表面に形成された複数の金属めっき層であることを特
徴とする半導体素子搭載用基板。 - 【請求項２】 前記複数の金属めっき層は、金、銀、あ
るいはパラジウム等の金属めっき層が表面に形成されて
いる構成の請求項第１項記載の半導体素子搭載用基板。 - 【請求項３】 前記支持部材は、無電解めっき反応の触
媒を含まない絶縁性樹脂によって構成されている請求項
第１項記載の半導体素子搭載用基板。 - 【請求項４】 絶縁性のフィルム状あるいは平板状の支
持部材上に半導体チップを搭載する領域を有し、前記領
域の周囲に前記支持部材を貫通する複数の入出力端子が
配設された半導体素子搭載用基板の前記領域に半導体チ
ップを搭載し、前記半導体チップの複数の電極パッドと
前記複数の入出力端子間をボンディングワイヤで接続す
る半導体装置において、 前記複数の入出力端子は、無電解めっき反応の触媒を含
む絶縁性樹脂で構成された微細な柱状の複数の樹脂部材
の表面に形成された複数の金属めっき層であることを特
徴とする半導体装置。 - 【請求項５】 前記複数の金属めっき層は、金、銀、あ
るいはパラジウム等の金属めっき層が表面に形成されて
いる構成の請求項第４項記載の半導体装置。 - 【請求項６】 前記半導体素子搭載用基板の支持部材
は、無電解めっき反応の触媒を含まない絶縁性樹脂によ
って構成されている請求項第４項記載の半導体装置。 【０００１】 【発明の属する技術分野】本発明は半導体素子搭載用基
板および半導体装置に関し、特に、ＢＧＡ（BallGrid A
rray ）に用いられる半導体素子搭載用基板および半導
体装置に関する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125197A JPH10294395A (ja) | 1997-04-18 | 1997-04-18 | 半導体素子搭載用基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125197A JPH10294395A (ja) | 1997-04-18 | 1997-04-18 | 半導体素子搭載用基板および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294395A true JPH10294395A (ja) | 1998-11-04 |
Family
ID=14295704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10125197A Pending JPH10294395A (ja) | 1997-04-18 | 1997-04-18 | 半導体素子搭載用基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294395A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
| JP2012150953A (ja) * | 2011-01-18 | 2012-08-09 | Mitsubishi Electric Corp | コネクタ接続構造およびその製造方法 |
| WO2016158117A1 (ja) * | 2015-03-31 | 2016-10-06 | オリンパス株式会社 | 成形回路部品、成形回路部品の製造方法および回路モジュール |
-
1997
- 1997-04-18 JP JP10125197A patent/JPH10294395A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
| JP2012150953A (ja) * | 2011-01-18 | 2012-08-09 | Mitsubishi Electric Corp | コネクタ接続構造およびその製造方法 |
| WO2016158117A1 (ja) * | 2015-03-31 | 2016-10-06 | オリンパス株式会社 | 成形回路部品、成形回路部品の製造方法および回路モジュール |
| JP2016192521A (ja) * | 2015-03-31 | 2016-11-10 | オリンパス株式会社 | 成形回路部品、成形回路部品の製造方法および回路モジュール |
| US10304762B2 (en) | 2015-03-31 | 2019-05-28 | Olympus Corporation | Molded interconnect device, manufacturing method for molded interconnect device, and circuit module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| KR970000214B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7679172B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JP2015008332A (ja) | 半導体パッケージおよびこの製造方法 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH11135663A (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US20040036154A1 (en) | High performance thermally enhanced package and method of fabricating the same | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
| US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JPH10294395A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JPH08222885A (ja) | パッケージの電磁遮蔽膜及びその成形方法 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH08340069A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| JPH07106485A (ja) | 樹脂封止型ピングリッドアレイ |