JPH08222885A - パッケージの電磁遮蔽膜及びその成形方法 - Google Patents
パッケージの電磁遮蔽膜及びその成形方法Info
- Publication number
- JPH08222885A JPH08222885A JP7053210A JP5321095A JPH08222885A JP H08222885 A JPH08222885 A JP H08222885A JP 7053210 A JP7053210 A JP 7053210A JP 5321095 A JP5321095 A JP 5321095A JP H08222885 A JPH08222885 A JP H08222885A
- Authority
- JP
- Japan
- Prior art keywords
- metal block
- chip
- ground line
- signal line
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 電磁遮蔽機能を高くして、輻射ノイズ、クロ
ストークノイズ等による誤動作の少ないパッケージを得
る。また、電磁遮蔽機能の高い電磁遮蔽膜を容易に成形
する。 【構成】 信号ライン及びグランドラインを有するサブ
ストレートに、前記信号ラインに接続されるＩＣチップ
と、前記グランドラインに接続される金属ブロックとを
設けるとともに、該金属ブロックの上面を前記ＩＣチッ
プよりも上方に突出させ、前記信号ライン、グランドラ
イン、ＩＣチップおよび金属ブロックを絶縁材により被
覆するとともに、金属ブロックの上面を絶縁材の上面か
ら外部に露出させ、前記絶縁材の上面及び金属ブロック
の上面を金属鍍金層により被覆する。
ストークノイズ等による誤動作の少ないパッケージを得
る。また、電磁遮蔽機能の高い電磁遮蔽膜を容易に成形
する。 【構成】 信号ライン及びグランドラインを有するサブ
ストレートに、前記信号ラインに接続されるＩＣチップ
と、前記グランドラインに接続される金属ブロックとを
設けるとともに、該金属ブロックの上面を前記ＩＣチッ
プよりも上方に突出させ、前記信号ライン、グランドラ
イン、ＩＣチップおよび金属ブロックを絶縁材により被
覆するとともに、金属ブロックの上面を絶縁材の上面か
ら外部に露出させ、前記絶縁材の上面及び金属ブロック
の上面を金属鍍金層により被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップを搭載した
パッケージの電磁遮蔽膜及びその成形方法に関するもの
である。
パッケージの電磁遮蔽膜及びその成形方法に関するもの
である。
【０００２】
【従来の技術】従来の技術として、図６〜図１０に示す
ものがあった。図６において、１はＢＧＡ（ボールグリ
ットアレー）、ＰＧＡ（ピングリットアレー）、リード
フレーム等のサブストレートであり、以下の如くなって
いる。即ち、正方形又は長方形状の絶縁板１ａの上面中
心部に正方形状のダイパット２、信号ライン３およびグ
ランドライン４を印刷法により形成する。上記信号ライ
ン３およびグランドライン４の一次電極３ａ，４ａはダ
イパット２を囲んで形成する。また、絶縁板１ａの下面
に、印刷法によって二次電極３ｂ，４ｂを所定ピッチで
形成し、各二次電極３ｂ，４ｂに半田バンプ５を固着す
る。
ものがあった。図６において、１はＢＧＡ（ボールグリ
ットアレー）、ＰＧＡ（ピングリットアレー）、リード
フレーム等のサブストレートであり、以下の如くなって
いる。即ち、正方形又は長方形状の絶縁板１ａの上面中
心部に正方形状のダイパット２、信号ライン３およびグ
ランドライン４を印刷法により形成する。上記信号ライ
ン３およびグランドライン４の一次電極３ａ，４ａはダ
イパット２を囲んで形成する。また、絶縁板１ａの下面
に、印刷法によって二次電極３ｂ，４ｂを所定ピッチで
形成し、各二次電極３ｂ，４ｂに半田バンプ５を固着す
る。
【０００３】上記二次電極３ｂ，４ｂのうち、所定の二
次電極４ｂはスルーホール７を介してグランドライン４
に、残余の二次電極３ｂはスルーホール６を介して信号
ライン３に接続する。上記絶縁板１ａの上下面に絶縁樹
脂（ソルダーレジスト）８を固着し、該絶縁樹脂８によ
って一次電極３ａ，４ａ、半田バンプ５を除く残余の各
ライン３，４、スルーホール６，７等を被覆する。
次電極４ｂはスルーホール７を介してグランドライン４
に、残余の二次電極３ｂはスルーホール６を介して信号
ライン３に接続する。上記絶縁板１ａの上下面に絶縁樹
脂（ソルダーレジスト）８を固着し、該絶縁樹脂８によ
って一次電極３ａ，４ａ、半田バンプ５を除く残余の各
ライン３，４、スルーホール６，７等を被覆する。
【０００４】上記ダイパット２に、図７に示すように、
ＩＣチップ９を固着し、該ＩＣチップ９の電極と信号ラ
イン３の一次電極３ａとをボンディングワイヤ１０によ
り接続する。次いで図８に示すように、絶縁板１ａの上
面に封止用絶縁樹脂材１１を盛って上記グランドライン
４の一次電極４ａを除くグランドライン４、信号ライン
３、ＩＣチップ９およびボンディングワイヤ１０を埋設
（封止）する。
ＩＣチップ９を固着し、該ＩＣチップ９の電極と信号ラ
イン３の一次電極３ａとをボンディングワイヤ１０によ
り接続する。次いで図８に示すように、絶縁板１ａの上
面に封止用絶縁樹脂材１１を盛って上記グランドライン
４の一次電極４ａを除くグランドライン４、信号ライン
３、ＩＣチップ９およびボンディングワイヤ１０を埋設
（封止）する。
【０００５】次いで図９に示すように、上記封止用絶縁
樹脂材１１の上面に銅ペーストあるいは銀ペースト等の
導電ペーストを塗布するとともに、その一部をグランド
ライン４の一次電極４ａに接触させ、これにより封止用
絶縁樹脂材１１の上面にグランドライン４の端子部４ａ
に接合された導電層１２を形成する。また、図１０に示
すように、上記導電層１２の全表面を三次絶縁樹脂材
（ソルダーレジスト）１３で被覆する。
樹脂材１１の上面に銅ペーストあるいは銀ペースト等の
導電ペーストを塗布するとともに、その一部をグランド
ライン４の一次電極４ａに接触させ、これにより封止用
絶縁樹脂材１１の上面にグランドライン４の端子部４ａ
に接合された導電層１２を形成する。また、図１０に示
すように、上記導電層１２の全表面を三次絶縁樹脂材
（ソルダーレジスト）１３で被覆する。
【０００６】
【発明が解決しようとする課題】上記従来のものは、導
電層１２を抵抗値の大きい導電ペーストにより形成して
いたので、電磁遮蔽機能が低下し、輻射ノイズ、クロス
トークノイズ等を効率よく低減することができない欠点
があった。また、封止用絶縁樹脂材１１にグランドライ
ン４の一次電極４ａに通ずる凹部を形成し、この凹部に
導電ペーストを充填するようにしていたので、導電ペー
ストが上記凹部に充填され難く、一次電極４ａとの接触
に信頼性が乏しくなる。また、層厚が増したり不均一に
なり易く、小型化が阻害されるとともに、ノイズの低減
機能にバラツキが生じる等の欠点があつた。さらに、導
電層１２は三次絶縁樹脂材１３で被覆されていたので、
熱の分散、放熱が期待できない等の欠点があった。本発
明は上記欠点を解消した新規なパッケージの電磁遮蔽膜
及びその成形方法を得ることを目的とする。
電層１２を抵抗値の大きい導電ペーストにより形成して
いたので、電磁遮蔽機能が低下し、輻射ノイズ、クロス
トークノイズ等を効率よく低減することができない欠点
があった。また、封止用絶縁樹脂材１１にグランドライ
ン４の一次電極４ａに通ずる凹部を形成し、この凹部に
導電ペーストを充填するようにしていたので、導電ペー
ストが上記凹部に充填され難く、一次電極４ａとの接触
に信頼性が乏しくなる。また、層厚が増したり不均一に
なり易く、小型化が阻害されるとともに、ノイズの低減
機能にバラツキが生じる等の欠点があつた。さらに、導
電層１２は三次絶縁樹脂材１３で被覆されていたので、
熱の分散、放熱が期待できない等の欠点があった。本発
明は上記欠点を解消した新規なパッケージの電磁遮蔽膜
及びその成形方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために以下の如く構成したものである。即ち、信
号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面から外部に露
出させ、前記絶縁材の上面及び金属ブロックの上面を金
属鍍金層により被覆する構成にしたものである。また、
信号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面と略同じ高さ
にして外部に露出させ、前記絶縁材の上面及び金属ブロ
ックの上面に印刷法によって触媒を塗布し、該触媒を無
電解鍍金処理層に浸して前記絶縁材の上面及び金属ブロ
ックの上面に金属鍍金層を形成する構成にしたものであ
る。
成するために以下の如く構成したものである。即ち、信
号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面から外部に露
出させ、前記絶縁材の上面及び金属ブロックの上面を金
属鍍金層により被覆する構成にしたものである。また、
信号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面と略同じ高さ
にして外部に露出させ、前記絶縁材の上面及び金属ブロ
ックの上面に印刷法によって触媒を塗布し、該触媒を無
電解鍍金処理層に浸して前記絶縁材の上面及び金属ブロ
ックの上面に金属鍍金層を形成する構成にしたものであ
る。
【０００８】
【実施例】以下本発明の実施例を図面に基いて説明す
る。図１において、１５はサブストレートであり、従来
と同様に形成されている。即ち、長方形又は正方形状に
裁断された絶縁板１６の上面の中心部に正方形状のダイ
パット１７、信号ライン１８およびグランドライン１９
を印刷法により形成するとともに、各信号ライン１８お
よびグランドライン１９の一次電極１８ａ，１９ａは上
記ダイパット１７を囲んで形成する。また、絶縁板１６
の下面に、印刷法によって二次電極１８ｂ，１９ｂを所
定ピッチで形成し、各二次電極１８ｂ，１９ｂに半田バ
ンプ２０を固着する（ボールグリットアレー形式）。こ
の半田バンプ２０は回路基板側の電極（図示省略）に直
接接触させて接続されるためのものである。なお、上記
半田バンプ２０は、リードフレーム形式あるいはピング
レッドアレー形式にしてもよい。
る。図１において、１５はサブストレートであり、従来
と同様に形成されている。即ち、長方形又は正方形状に
裁断された絶縁板１６の上面の中心部に正方形状のダイ
パット１７、信号ライン１８およびグランドライン１９
を印刷法により形成するとともに、各信号ライン１８お
よびグランドライン１９の一次電極１８ａ，１９ａは上
記ダイパット１７を囲んで形成する。また、絶縁板１６
の下面に、印刷法によって二次電極１８ｂ，１９ｂを所
定ピッチで形成し、各二次電極１８ｂ，１９ｂに半田バ
ンプ２０を固着する（ボールグリットアレー形式）。こ
の半田バンプ２０は回路基板側の電極（図示省略）に直
接接触させて接続されるためのものである。なお、上記
半田バンプ２０は、リードフレーム形式あるいはピング
レッドアレー形式にしてもよい。
【０００９】上記二次電極１８ｂ，１９ｂのうち、所定
（左部）の二次電極１９ｂはスルーホール２２を介して
グランドライン１９に、残余の二次電極１８ｂはスルー
ホール２１を介して信号ライン１８に接続する。また、
上記絶縁板１６の上下面に絶縁樹脂（ソルダーレジス
ト）２３を固着し、該絶縁樹脂２３によって一次電極１
８ａ，１９ａ、半田バンプ２０を除く残余の各ライン１
８，１９、スルーホール２１，２２等を被覆する。
（左部）の二次電極１９ｂはスルーホール２２を介して
グランドライン１９に、残余の二次電極１８ｂはスルー
ホール２１を介して信号ライン１８に接続する。また、
上記絶縁板１６の上下面に絶縁樹脂（ソルダーレジス
ト）２３を固着し、該絶縁樹脂２３によって一次電極１
８ａ，１９ａ、半田バンプ２０を除く残余の各ライン１
８，１９、スルーホール２１，２２等を被覆する。
【００１０】次いで図２に示すように、上記ダイパット
１２にＩＣチップ２５を固着し、また該ＩＣチップを固
着する機械を活用してグランドライン１９の一次電極１
９ａに金属ブロック２７を固着する。そして、上記ＩＣ
チップ２５の電極と信号ライン１８の一次電極１８ａと
をボンディングワイヤ２６により接続する。上記金属ブ
ロック２７は、ニッケルまたは銅により柱状に形成し、
その高さはＩＣチップ２５およびボンディングワイヤ２
６よりも所定量高くする。なお、上記ＩＣチップ２５と
信号ライン１８との接続は、フリップチップ接続、即
ち、ＩＣチップ２５の下面に球状の電極バンプを所定の
間隔で形成し、この電極パンプを信号ライン１８側の電
極バンプに直接接触させて接続する形式としてもよい。
１２にＩＣチップ２５を固着し、また該ＩＣチップを固
着する機械を活用してグランドライン１９の一次電極１
９ａに金属ブロック２７を固着する。そして、上記ＩＣ
チップ２５の電極と信号ライン１８の一次電極１８ａと
をボンディングワイヤ２６により接続する。上記金属ブ
ロック２７は、ニッケルまたは銅により柱状に形成し、
その高さはＩＣチップ２５およびボンディングワイヤ２
６よりも所定量高くする。なお、上記ＩＣチップ２５と
信号ライン１８との接続は、フリップチップ接続、即
ち、ＩＣチップ２５の下面に球状の電極バンプを所定の
間隔で形成し、この電極パンプを信号ライン１８側の電
極バンプに直接接触させて接続する形式としてもよい。
【００１１】次いで図３に示すように、絶縁板１６の上
面に封止用絶縁樹脂２８を盛って上記金属ブロック２７
の上面２７ａを除く金属ブロック２７、信号ライン１
８、ＩＣチップ２５およびボンディングワイヤ２６を埋
設（封止）する。上記封止用絶縁樹脂２８は、図３の仮
想線で示すように、下面が開放した容器状の型２９を絶
縁板１６の上面に載置するとともに、金属ブロック２７
の上面２７ａを上記型２９の底面に当接させ、該型２９
のキャビテイ内に封止用の絶縁樹脂を所定の圧力で注入
し、これを硬化させて形成する。
面に封止用絶縁樹脂２８を盛って上記金属ブロック２７
の上面２７ａを除く金属ブロック２７、信号ライン１
８、ＩＣチップ２５およびボンディングワイヤ２６を埋
設（封止）する。上記封止用絶縁樹脂２８は、図３の仮
想線で示すように、下面が開放した容器状の型２９を絶
縁板１６の上面に載置するとともに、金属ブロック２７
の上面２７ａを上記型２９の底面に当接させ、該型２９
のキャビテイ内に封止用の絶縁樹脂を所定の圧力で注入
し、これを硬化させて形成する。
【００１２】次いで図４に示すように、上記封止用絶縁
樹脂２８の上面に印刷法によって触媒３０を塗布した
後、該触媒３０を無電解鍍金処理層に浸し、上記封止用
絶縁樹脂２８の上面及び金属ブロック２７の上面２７ａ
にニッケルを厚さ約３μ析出させ、次いで金を約０. ０
３μ析出させ、図５に示すように、金属鍍金層３１を形
成する。
樹脂２８の上面に印刷法によって触媒３０を塗布した
後、該触媒３０を無電解鍍金処理層に浸し、上記封止用
絶縁樹脂２８の上面及び金属ブロック２７の上面２７ａ
にニッケルを厚さ約３μ析出させ、次いで金を約０. ０
３μ析出させ、図５に示すように、金属鍍金層３１を形
成する。
【００１３】上記実施例によれば、グランドライン１９
の一次電極１９ａに接続される金属ブロック２７および
金属鍍金層３１は導電性が高く、電磁遮蔽機能が高くな
り、輻射ノイズ、クロストークノイズ等が効率よく低減
されることになる。また、金属鍍金層３１は極めて薄い
ため小型化が可能となる。また、金属鍍金層３１は全面
が外部に露出しているため、ＩＣチップ部で発熱した熱
の拡散、放熱が良好となる。また、封止用絶縁樹脂２８
を形成する前に金属ブロック２７をグランドライン１９
に接続するようにしたので、金属ブロック２７をグラン
ドライン１９に確実に接続することができる。
の一次電極１９ａに接続される金属ブロック２７および
金属鍍金層３１は導電性が高く、電磁遮蔽機能が高くな
り、輻射ノイズ、クロストークノイズ等が効率よく低減
されることになる。また、金属鍍金層３１は極めて薄い
ため小型化が可能となる。また、金属鍍金層３１は全面
が外部に露出しているため、ＩＣチップ部で発熱した熱
の拡散、放熱が良好となる。また、封止用絶縁樹脂２８
を形成する前に金属ブロック２７をグランドライン１９
に接続するようにしたので、金属ブロック２７をグラン
ドライン１９に確実に接続することができる。
【００１４】
【発明の効果】以上の説明から明らかな如く、本発明
は、電磁遮蔽機能が高くなり、輻射ノイズ、クロストー
クノイズ等による誤動作の少ないパッケージを得ること
ができる。また、電磁遮蔽機能の高い電磁遮蔽膜を容易
に成形することができる等の効果を奏する。
は、電磁遮蔽機能が高くなり、輻射ノイズ、クロストー
クノイズ等による誤動作の少ないパッケージを得ること
ができる。また、電磁遮蔽機能の高い電磁遮蔽膜を容易
に成形することができる等の効果を奏する。
【図１】本発明が適用されるサブストレートの断面図で
ある。
ある。
【図２】図１のサブストレートに金属ブロック及びＩＣ
チップを取付けた状態を示す断面図である。
チップを取付けた状態を示す断面図である。
【図３】本発明による封止用絶縁樹脂が形成された状態
を示す断面図である。
を示す断面図である。
【図４】本発明による触媒が形成された状態を示す断面
図である。
図である。
【図５】本発明による金属鍍金層が形成された状態を示
す断面図である。
す断面図である。
【図６】従来例が適用されるサブストレートの断面図で
ある。
ある。
【図７】従来によるＩＣチップを取付け状態を示す断面
図である。
図である。
【図８】従来による封止用絶縁樹脂が形成された状態を
示す断面図である。
示す断面図である。
【図９】従来による導電層が形成された状態を示す断面
図である。
図である。
【図１０】従来による導電層の被覆状態示す要部断面図
である。
である。
１５ サブストレート １６ 絶縁板 １７ ダイパット １８ 信号ライン １８ａ，１９ａ 一次電極 １９ グランドライン ２０ バンプ ２１，２２ スルーホール ２３ 絶縁樹脂（絶縁材） ２５ ＩＣチップ ２６ ワイヤボンディング ２７ 金属ブロック ２７ａ 上面 ２８ 封止用絶縁樹脂 ２９ 型 ３０ 触媒 ３１ 金属鍍金層
【手続補正書】
【提出日】平成７年４月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために以下の如く構成したものである。即ち、信
号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面から外部に露
出させ、前記絶縁材の上面及び金属ブロックの上面を金
属鍍金層により被覆する構成にしたものである。また、
信号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面と略同じ高さ
にして外部に露出させ、前記絶縁材の上面及び金属ブロ
ックの上面に触媒を塗布し、該触媒を無電解鍍金処理層
に浸して前記絶縁材の上面及び金属ブロックの上面に金
属鍍金層を形成する構成にしたものである。
成するために以下の如く構成したものである。即ち、信
号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面から外部に露
出させ、前記絶縁材の上面及び金属ブロックの上面を金
属鍍金層により被覆する構成にしたものである。また、
信号ライン及びグランドラインを有するサブストレート
に、前記信号ラインに接続されるＩＣチップと、前記グ
ランドラインに接続される金属ブロックとを設けるとと
もに、該金属ブロックの上面を前記ＩＣチップよりも上
方に突出させ、前記信号ライン、グランドライン、ＩＣ
チップおよび金属ブロックを絶縁材により被覆するとと
もに、金属ブロックの上面を絶縁材の上面と略同じ高さ
にして外部に露出させ、前記絶縁材の上面及び金属ブロ
ックの上面に触媒を塗布し、該触媒を無電解鍍金処理層
に浸して前記絶縁材の上面及び金属ブロックの上面に金
属鍍金層を形成する構成にしたものである。
Claims (2)
- 【請求項１】 信号ライン及びグランドラインを有する
サブストレートに、前記信号ラインに接続されるＩＣチ
ップと、前記グランドラインに接続される金属ブロック
とを設けるとともに、該金属ブロックの上面を前記ＩＣ
チップよりも上方に突出させ、前記信号ライン、グラン
ドライン、ＩＣチップおよび金属ブロックを絶縁材によ
り被覆するとともに、金属ブロックの上面を絶縁材の上
面から外部に露出させ、前記絶縁材の上面及び金属ブロ
ックの上面を金属鍍金層により被覆したことを特徴とす
るパッケージの電磁遮蔽膜。 - 【請求項２】 信号ライン及びグランドラインを有する
サブストレートに、前記信号ラインに接続されるＩＣチ
ップと、前記グランドラインに接続される金属ブロック
とを設けるとともに、該金属ブロックの上面を前記ＩＣ
チップよりも上方に突出させ、前記信号ライン、グラン
ドライン、ＩＣチップおよび金属ブロックを絶縁材によ
り被覆するとともに、金属ブロックの上面を絶縁材の上
面と略同じ高さにして外部に露出させ、前記絶縁材の上
面及び金属ブロックの上面に印刷法によって触媒を塗布
し、該触媒を無電解鍍金処理層に浸して前記絶縁材の上
面及び金属ブロックの上面に金属鍍金層を形成したこと
を特徴とするパッケージの電磁遮蔽膜成形方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7053210A JPH08222885A (ja) | 1995-02-16 | 1995-02-16 | パッケージの電磁遮蔽膜及びその成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7053210A JPH08222885A (ja) | 1995-02-16 | 1995-02-16 | パッケージの電磁遮蔽膜及びその成形方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222885A true JPH08222885A (ja) | 1996-08-30 |
Family
ID=12936496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7053210A Pending JPH08222885A (ja) | 1995-02-16 | 1995-02-16 | パッケージの電磁遮蔽膜及びその成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222885A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093833A1 (en) | 2004-03-04 | 2005-10-06 | Skyworks Solutions, Inc. | Overmolded semiconductor package with an integrated emi and rfi shield |
| CN100403527C (zh) * | 2005-11-09 | 2008-07-16 | 江阴长电先进封装有限公司 | 微米级芯片尺寸封装散热结构 |
| US8071431B2 (en) | 2004-03-04 | 2011-12-06 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
| US8832931B2 (en) | 2004-03-04 | 2014-09-16 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
| US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
| US9041472B2 (en) | 2012-06-14 | 2015-05-26 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
| US9295157B2 (en) | 2012-07-13 | 2016-03-22 | Skyworks Solutions, Inc. | Racetrack design in radio frequency shielding applications |
| CN114188312A (zh) * | 2022-02-17 | 2022-03-15 | 甬矽电子(宁波)股份有限公司 | 封装屏蔽结构和屏蔽结构制作方法 |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
-
1995
- 1995-02-16 JP JP7053210A patent/JPH08222885A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10349568B2 (en) | 2004-03-04 | 2019-07-09 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
| US11166399B2 (en) | 2004-03-04 | 2021-11-02 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
| WO2005093833A1 (en) | 2004-03-04 | 2005-10-06 | Skyworks Solutions, Inc. | Overmolded semiconductor package with an integrated emi and rfi shield |
| US9054115B2 (en) | 2004-03-04 | 2015-06-09 | Skyworks Solutions, Inc. | Methods for fabricating an overmolded semiconductor package with wirebonds for electromagnetic shielding |
| US8071431B2 (en) | 2004-03-04 | 2011-12-06 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
| US8399972B2 (en) | 2004-03-04 | 2013-03-19 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
| US8832931B2 (en) | 2004-03-04 | 2014-09-16 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
| EP1733427A4 (en) * | 2004-03-04 | 2010-03-31 | Skyworks Solutions Inc | OVERALL SEMICONDUCTOR PACKAGING WITH INTEGRATED EMI AND RFI SHIELDING |
| US9041168B2 (en) | 2004-03-04 | 2015-05-26 | Skyworks Solutions, Inc. | Overmolded semiconductor package with wirebonds for electromagnetic shielding |
| EP1733427A1 (en) * | 2004-03-04 | 2006-12-20 | Skyworks Solutions, Inc. | Overmolded semiconductor package with an integrated emi and rfi shield |
| CN100403527C (zh) * | 2005-11-09 | 2008-07-16 | 江阴长电先进封装有限公司 | 微米级芯片尺寸封装散热结构 |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
| US9203529B2 (en) | 2012-05-31 | 2015-12-01 | Skyworks Solutions, Inc. | Via placement in radio frequency shielding applications |
| US9871599B2 (en) | 2012-05-31 | 2018-01-16 | Skyworks Solutions, Inc. | Via density in radio frequency shielding applications |
| US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
| US9041472B2 (en) | 2012-06-14 | 2015-05-26 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
| US9755592B2 (en) | 2012-06-14 | 2017-09-05 | Skyworks Solutions, Inc. | Power amplifier modules including tantalum nitride terminated through wafer via and related systems, devices, and methods |
| US9660584B2 (en) | 2012-06-14 | 2017-05-23 | Skyworks Solutions, Inc. | Power amplifier modules including wire bond pad and related systems, devices, and methods |
| US9520835B2 (en) | 2012-06-14 | 2016-12-13 | Skyworks Solutions, Inc. | Power amplifier modules including bipolar transistor with grading and related systems, devices, and methods |
| US9847755B2 (en) | 2012-06-14 | 2017-12-19 | Skyworks Solutions, Inc. | Power amplifier modules with harmonic termination circuit and related systems, devices, and methods |
| US9887668B2 (en) | 2012-06-14 | 2018-02-06 | Skyworks Solutions, Inc. | Power amplifier modules with power amplifier and transmission line and related systems, devices, and methods |
| US11451199B2 (en) | 2012-06-14 | 2022-09-20 | Skyworks Solutions, Inc. | Power amplifier systems with control interface and bias circuit |
| US10090812B2 (en) | 2012-06-14 | 2018-10-02 | Skyworks Solutions, Inc. | Power amplifier modules with bonding pads and related systems, devices, and methods |
| US9692357B2 (en) | 2012-06-14 | 2017-06-27 | Skyworks Solutions, Inc. | Power amplifier modules with bifet and harmonic termination and related systems, devices, and methods |
| US10771024B2 (en) | 2012-06-14 | 2020-09-08 | Skyworks Solutions, Inc. | Power amplifier modules including transistor with grading and semiconductor resistor |
| US10579766B2 (en) | 2012-07-13 | 2020-03-03 | Skyworks Solutions, Inc. | Radio frequency isolation structure |
| US10586010B2 (en) | 2012-07-13 | 2020-03-10 | Skyworks Solutions, Inc. | Methods of determining racetrack layout for radio frequency isolation structure |
| US9295157B2 (en) | 2012-07-13 | 2016-03-22 | Skyworks Solutions, Inc. | Racetrack design in radio frequency shielding applications |
| US10242143B2 (en) | 2012-07-13 | 2019-03-26 | Skyworks Solutions, Inc. | Radio frequency isolation structure with racetrack |
| US10061885B2 (en) | 2012-07-13 | 2018-08-28 | Skyworks Solutions, Inc. | Racetrack layout for radio frequency isolation structure |
| US9703913B2 (en) | 2012-07-13 | 2017-07-11 | Skyworks Solutions, Inc. | Racetrack layout for radio frequency shielding |
| CN114188312A (zh) * | 2022-02-17 | 2022-03-15 | 甬矽电子(宁波)股份有限公司 | 封装屏蔽结构和屏蔽结构制作方法 |
| CN114188312B (zh) * | 2022-02-17 | 2022-07-08 | 甬矽电子(宁波)股份有限公司 | 封装屏蔽结构和屏蔽结构制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841192A (en) | Injection molded ball grid array casing | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US7679172B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
| US5736780A (en) | Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes | |
| US6191487B1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| KR100516816B1 (ko) | 반도체장치의 제조 방법 | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US6087717A (en) | Semiconductor device and manufacturing method | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| CN100588310C (zh) | 电路板及其制造方法 | |
| US20050062148A1 (en) | Semiconductor package | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US5708304A (en) | Semiconductor device | |
| US20100041183A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6139741B2 (ja) | ||
| US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
| JPH08222885A (ja) | パッケージの電磁遮蔽膜及びその成形方法 | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| US20020195721A1 (en) | Cavity down ball grid array packaging structure | |
| JP3105437B2 (ja) | 半導体素子パッケージ及びその製造方法 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| KR100575858B1 (ko) | 칩 스캐일 패키지 및 그의 제조방법 |