JPS6139741B2 - - Google Patents

Info

Publication number
JPS6139741B2
JPS6139741B2 JP56195486A JP19548681A JPS6139741B2 JP S6139741 B2 JPS6139741 B2 JP S6139741B2 JP 56195486 A JP56195486 A JP 56195486A JP 19548681 A JP19548681 A JP 19548681A JP S6139741 B2 JPS6139741 B2 JP S6139741B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
aggregate
semiconductor chips
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56195486A
Other languages
English (en)
Other versions
JPS5896760A (ja
Inventor
Shoji Takishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP56195486A priority Critical patent/JPS5896760A/ja
Priority to US06/446,346 priority patent/US4466181A/en
Publication of JPS5896760A publication Critical patent/JPS5896760A/ja
Publication of JPS6139741B2 publication Critical patent/JPS6139741B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は、共通の配線基板上に複数の半導体チ
ツプを実装する場合の実装密度を向上させるため
なされた半導体装置の製法に関するものである。
絶縁基板上に所望のパターンの配線層を形成し
たいわゆる配線基板上に複数の半導体チツプを実
装する場合、従来は第１図および第２図のように
配線基板１上の所望位置に複数の半導体チツプ２
ａ，２ｂ，２ｃ……を配置し、これら半導体チツ
プ２ａ，２ｂ，２ｃ……の周囲部に設けられたボ
ンデイングパツド３ａ，３ｂ，３ｃ……と基板１
上の配線層４ａ，４ｂ，４ｃ……間を極細線５
ａ，５ｂ，５ｃ……（ボンデイングワイヤ）によ
り接続することが行われる。６ａ，６ｂ，６ｃ…
…は上記配線層４ａ，４ｂ，４ｃ……と導通する
外部端子である。
しかし従来のように配線基板１と半導体チツプ
２間を極細線５により接続する方法は、上記ボン
デイングパツド３および配線層４に寸法的制約が
あるために半導体チツプ２の実装密度に制限を受
ける。また極細線５が空間に存在することは高周
波の場合電気的特性が劣化する原因となり、特に
高速化をはかる半導体装置においては大きな影響
を受ける。
本発明は以上の問題を対処してなされたもの
で、複数の半導体チツプをその一面が平坦となる
ように相互間を絶縁体により接続して集合体を形
成し、この集合体を配線基板上に固定した後、配
線基板と集合体の半導体チツプ表面に渡るように
金属細線を形成することにより従来欠点を除去し
得るように構成した半導体装置の製法を提供する
ことを目的とするものである。以下図面を参照し
て本発明実施例を説明する。
第３図ａ乃至ｆは本発明実施例による半導体装
置の製法を示す断面図で以下工程順に説明する。
工程ａ：第３図ａのように、表面が平滑な保持
台７上に密着性フイルム８を貼り、このフイルム
８表面に複数の半導体チツプ２ａ，２ｂ，２ｃ…
…をその一面が平坦となるように密着させる。半
導体チツプ２としては各々チツプ厚さの異なるも
のを用意してもよく、その電極（前記ボンデイン
グパツド３を含む）形成面がフイルム８表面に密
着するように配置する。
工程ｂ：第３図ｂのように、上記複数の半導体
チツプ２間の隙間に絶縁体９例えばエポキシ樹
脂、シリコーン樹脂、ポリイミド樹脂等を適量注
入してその隙間例えば50〜60μｍを埋めるように
する。この時半導体チツプ表面（電極形成面）は
上記のようにフイルム８に密着しているので、上
記樹脂のしみ出しは防止される。
続いてこの状態で樹脂の硬化処理を行うことに
より、絶縁体９により相互間が接続された半導体
チツプ２の集合体１０を形成する。
工程ｃ：第３図ｃのように、集合体１０からフ
イルム８を剥がすことにより集合体１０を独立さ
せる。
工程ｄ：第３図ｄのように、頂部１１Ａおよび
凹部１１Ｂを備えた凹状の配線基板１１、例えば
セラミツク基板を用意し、上記凹部１１Ｂ内に絶
縁体１２例えばエポキシ樹脂等を介して上記集合
体１０を平坦面１３が上になるようにして配置す
る。この場合配線基板１１の頂部１１Ａには配線
層４が形成され、この頂部１１Ａと上記平坦面１
３とがほぼ同一面になるように配置する。続いて
この状態で上記樹脂の硬化処理を行うことによ
り、集合体１０を凹部１１Ｂ内に固定する。
工程ｅ：第３図ｅのように、集合体１０表面に
絶縁体１４例えばポリイミド系樹脂、環化ブタジ
エンゴム系樹脂を塗布した後、フオトリソグラフ
イー法により不要部を除去して上記間隙内の絶縁
体９上にのみその一部を残すようにする。
工程ｆ：第３図ｆのように、集合体１０内の半
導体チツプ２表面上のボンデイングパツドと配線
基板１１の頂部１１Ａ表面上の配線層４とに渡る
ように、あるいはチツプ２のボンデイングパツド
３同士に渡るように金属配線１５を平坦面１３に
密着するように形成する。
この形成方法としては例えば第４図のように、
(a)チツプ２あるいは１基板１１表面の配線形成面
ａを除いた面のみにフオトレジスト１６を塗布し
ておき、(b)全面に配線金属１５を蒸着法等により
付着した後、上記フオトレジスト１６をこの上の
金属１５と共に除去するようにしたいわゆるリフ
トオフ法により、所望部のみに金属を残して配線
１５を形成することができる。
あるいは基板１５全面に予め配線金属１５を付
着した後、フオトリソグラフイー法により不要部
を除去して上記配線１５のみを残すようにするこ
ともできる。
以上の工程によつて第５図に示すような構造の
半導体装置を得ることができる。
以上の本発明によれば、複数の半導体チツプを
その一面が平坦となるように相互間を絶縁体によ
り接続して集合体を形成し、この集合体を配線基
板上に固定した後、配線基板と集合体の半導体チ
ツプ表面に渡るように金属配線を形成するもので
あるから、金属配線の寸法をフオトリソグラフイ
ー法の加工精度によつて決定することができ約５
〜10μの範囲内に選ぶことが可能となる。したが
つてボンデイングパツドと配線層間の接続部の寸
法的制約は大巾に緩和されるので、同一寸法の配
線基板上に密接して多数の半導体チツプを実装す
ることができるようになるため実装密度を向上さ
せることができる。また金属配線は空間には存在
しないので電気的特性に与える影響は著るしく低
減される。さらに従来のように極細線によるボン
デイングは不要になるため、接続部における信頼
度を大巾に向上させることができる。
【図面の簡単な説明】
第１図および第２図は従来例を示す平面図およ
び斜視図、第３図ａ乃至ｆは本発明実施例を示す
断面図、第４図ａ，ｂは共に本発明実施例を示す
断面図、第５図は本発明実施例を示す斜視図であ
る。 ２，２ａ，２ｂ，２ｃ…半導体チツプ、３，３
ａ，３ｂ，３ｃ…ボンデイングパツド、４，４
ａ，４ｂ，４ｃ…配線層、８…密着性フイルム、
９，１２，１４…絶縁体、１０…集合体、１１…
配線基板、１１Ａ…頂部、１１Ｂ…凹部、１３…
平坦面、１５…配線、１６…フオトレジスト。

Claims (1)

  1. 【特許請求の範囲】 １ (A) 複数の半導体チツプをその一面が平坦と
    なるように共通のフイルム上に配置する工程、 (B) 上記複数の半導体チツプ相互を絶縁体により
    接続して集合体を形成する工程、 (C) 上記集合体からフイルムを除去する工程、 (D) 上記集合体をその平坦面が上になるようにし
    て配線基板上に固定する工程 (E) 上記配線基板および集合体の半導体チツプに
    渡る金属配線を上記平坦面に密着するように形
    成する工程、 を含むことを特徴とする半導体装置の製法。 ２ 上記(D)工程における配線基板が凹状から成り
    集合体をその凹部内に配置すると共に、集合体の
    平坦面と上記配線基板の頂部とをほぼ同一面に保
    持することを特徴とする特許請求の範囲第１項記
    載の半導体装置の製法。
JP56195486A 1981-12-04 1981-12-04 半導体装置の製法 Granted JPS5896760A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56195486A JPS5896760A (ja) 1981-12-04 1981-12-04 半導体装置の製法
US06/446,346 US4466181A (en) 1981-12-04 1982-12-02 Method for mounting conjoined devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56195486A JPS5896760A (ja) 1981-12-04 1981-12-04 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPS5896760A JPS5896760A (ja) 1983-06-08
JPS6139741B2 true JPS6139741B2 (ja) 1986-09-05

Family

ID=16341883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195486A Granted JPS5896760A (ja) 1981-12-04 1981-12-04 半導体装置の製法

Country Status (2)

Country Link
US (1) US4466181A (ja)
JP (1) JPS5896760A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843035A (en) * 1981-07-23 1989-06-27 Clarion Co., Ltd. Method for connecting elements of a circuit device
US4571826A (en) * 1984-11-19 1986-02-25 At&T Teletype Corporation Method of manufacturing a thermal print head
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4890156A (en) * 1987-03-13 1989-12-26 Motorola Inc. Multichip IC module having coplanar dice and substrate
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
US4815208A (en) * 1987-05-22 1989-03-28 Texas Instruments Incorporated Method of joining substrates for planar electrical interconnections of hybrid circuits
JPH0821672B2 (ja) * 1987-07-04 1996-03-04 株式会社堀場製作所 イオン濃度測定用シート型電極の製造方法
US5045142A (en) * 1989-11-22 1991-09-03 Xerox Corporation Stand-off structure for flipped chip butting
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5198385A (en) * 1991-01-11 1993-03-30 Harris Corporation Photolithographic formation of die-to-package airbridge in a semiconductor device
US5322811A (en) * 1991-08-01 1994-06-21 Canon Kabushiki Kaisha Method for manufacturing a recording head with integrally housed semiconductor functional elements
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
US6627477B1 (en) * 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
US7838419B2 (en) * 2006-12-20 2010-11-23 Intel Corporation Systems and methods to laminate passives onto substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689804A (en) * 1971-09-30 1972-09-05 Nippon Denso Co Hybrid circuit device

Also Published As

Publication number Publication date
US4466181A (en) 1984-08-21
JPS5896760A (ja) 1983-06-08

Similar Documents

Publication Publication Date Title
JPS6139741B2 (ja)
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
US4974057A (en) Semiconductor device package with circuit board and resin
US6016013A (en) Semiconductor device mounting structure
JPH08500211A (ja) 集積回路チップの一体化積重ね体用の非導電性端部層
JPS62230027A (ja) 半導体装置の製造方法
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JP3269025B2 (ja) 半導体装置とその製造方法
JPH08222885A (ja) パッケージの電磁遮蔽膜及びその成形方法
JPH05211256A (ja) 半導体装置
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2881999B2 (ja) 半導体素子の実装方法および実装基板
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
JP2605166B2 (ja) フリップチップ実装方法
JP2002208602A (ja) 半導体パッケージおよびその製造方法
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
US20030205793A1 (en) Wire-bonded chip on board package
JP3041994B2 (ja) 半導体装置の製造方法
JP2002100726A (ja) 半導体装置及びその製造方法
EP1365450A1 (en) An improved wire-bonded chip on board package
JPH03246988A (ja) 混成集積回路
JP3404586B2 (ja) 半導体装置およびその製造方法
US6700184B1 (en) Lead frame and semiconductor device having the same