JP2881999B2 - 半導体素子の実装方法および実装基板 - Google Patents

半導体素子の実装方法および実装基板

Info

Publication number
JP2881999B2
JP2881999B2 JP2208583A JP20858390A JP2881999B2 JP 2881999 B2 JP2881999 B2 JP 2881999B2 JP 2208583 A JP2208583 A JP 2208583A JP 20858390 A JP20858390 A JP 20858390A JP 2881999 B2 JP2881999 B2 JP 2881999B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
convex
semiconductor chip
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2208583A
Other languages
English (en)
Other versions
JPH0499040A (ja
Inventor
隆彦 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2208583A priority Critical patent/JP2881999B2/ja
Publication of JPH0499040A publication Critical patent/JPH0499040A/ja
Application granted granted Critical
Publication of JP2881999B2 publication Critical patent/JP2881999B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピューター等の電子機器に搭載する半
導体素子を基板にアセンブリーする半導体素子の実装方
法および実装基板に関する。
従来の技術 近年、半導体製造技術の進展に伴い、LSIの高集積化
が進み、電子機器の小型・軽量化は一段と進んでいる。
これらの軽薄短小化に伴い半導体素子もパッケージから
フィルムキャリアによる半導体チップ実装が用いられる
ようになり、さらには実装密度を上げるため半導体チッ
プを直接実装するようにもなった。
半導体チップを直接実装する時、チップを上に向けて
基板に固定し金線でチップのパッドと基板を結んで後チ
ップを樹脂でモールドする方法とチップ上のパッドに半
田等でバンプを形成しチップを下に向けて基板に実装し
その後樹脂でモールドする方法がある。前者の方法では
実装密度が上げられないなどの理由により後者すなわち
第３図に示すような方法に変わりつつある。第３図にお
いて、１は半導体チップ、２はセラミック等の基板、３
は基板２に設けられた凸状導体、４は半導体チップ１上
に設けられたバンプ、５はコーティング樹脂である。
発明が解決しようとする課題 このような従来の半導体素子の実装方法では、セラミ
ック等の基板２上に印刷法を用いて形成した凸状導体３
の高さは、基板２のそりやうねりによりばらつきがで
る。また印刷時の条件ばらつきによっても厚みのばらつ
きが生じる。したがって、半導体チップ１との接続に際
し一様な接続が得られず、信頼性の点で問題がある。
本発明は上記課題を解決するもので、基板のそりやう
ねりがあっても接続面の平面性が確保され、信頼性の高
い接続が可能な半導体素子の実装方法および実装基板を
提供することを目的としている。
課題を解決するための手段 本発明は上記目的を達成するために、基板上の凸状導
体をパターン形成乾燥後、平滑度の高い面を持った治具
により押えることにより、凸状導体表面を面一にして平
滑性を高め同時に凸状導体高さのばらつきを小さくして
から、半導体チップとの接続を行うものである。
作用 本発明は上記構成により、基板にそりやうねりがあっ
ても凸状導体と半導体チップとの接続面の平面性が確保
されるので、基板上の凸状導体と半導体チップ上のバン
プとの接続が確実にとれる。
実施例 以下、本発明の実施例について図面を用いて説明す
る。
第１図は半導体チップ11をセラミック等の基板12に実
装した時の実装体の断面図である。基板12上に形成され
た凸状導体13は銅ペーストであり、半導体チップ11のバ
ンプ14は半田メッキ法で形成されている。コーティング
樹脂15はエポキシ系の樹脂である。ただし、凸状導体13
は銅ペースト以外の導体ペーストでもよく、またバンプ
14においてもメッキによる金バンプなどでもよい。第２
図（Ａ）から（Ｃ）に本実施例の手順を示す。まず第２
図（Ａ）のように基板12の上に凸状導体13を印刷法で形
成する。そして凸状導体13の溶剤を抜くため150℃で30
分間乾燥を行う。導体13の幅が半導体チップ11のパッド
上に形成したバンプ14に合うように狭いことと、基板12
自体のうねりにより凸状導体13の高さにはばらつきがあ
る。次に第２図（Ｂ）のようにちょうど半導体チップ11
の面積よりもやや広く、平滑性ある平面部を有する治具
16で乾燥した凸状導体13を軽く押える。凸状導体13はま
だ硬化あるいは焼結されていないので容易に変形し、表
面が面一になって接続面の平滑性が容易に実現する。ま
た接続面が一定の平面上にくるので、凸状基板12のうね
りを打ち消すことになる。このとき凸状導体13は断面が
鼓状になる。次に治具16を離し、900℃窒素雰囲気下で
凸状導体13の焼結をおこなう。次に第２図（Ｃ）のよう
にバンプ14をつけた半導体チップ11を実装した後リフロ
ー炉を通して固着し、そのあと第１図のように半導体チ
ップ11全体を樹脂15でコーティングすると実装は完了す
る。
発明の効果 以上の実施例から明らかなように、本発明は基板上に
パターン形成された複数個の凸状導体上に平滑性ある平
面部を有する治具をのせて凸状導体の表面を面一にして
から半導体チップを接続するので、基板のそりやうねり
があっても、接続面の平面性が確保され、信頼性の高い
接続が可能な半導体素子の実装方法および実装基板を提
供できる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体素子の実装方法によ
り実装基板に半導体チップを実装した実装体の断面図、
第２図（Ａ）〜（Ｃ）は第１図の実装体を得るため半導
体素子の実装方法の各手順の断面図、第３図は従来の半
導体素子の実装方法による実装体の断面図である。 11……半導体チップ、12……セラミック等の基板、13…
…凸状導体、14……バンプ、15……コーティング樹脂、
16……平滑性ある平面部を有する治具。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】セラミック等の基板上に複数個の凸状導体
    をパターン形成し乾燥させる工程と、そのパターン形成
    された複数個の凸状導体の上に平滑性ある平面部を有す
    る治具をのせてその複数個の凸状導体の表面を面一にな
    るように変形させる工程と、その表面が面一になった複
    数個の凸状導体を設けた基板を熱処理してその凸状導体
    を焼結させる工程と、その基板上にバンプを設けた半導
    体チップを位相を合わせてのせリフロー炉内を通過させ
    て、その半導体チップ上のバンプと、前記基板上の凸状
    導体を固着させる工程と、前記半導体チップ上に樹脂を
    コーティングさせる工程とを有する半導体素子の実装方
    法。
JP2208583A 1990-08-06 1990-08-06 半導体素子の実装方法および実装基板 Expired - Fee Related JP2881999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2208583A JP2881999B2 (ja) 1990-08-06 1990-08-06 半導体素子の実装方法および実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2208583A JP2881999B2 (ja) 1990-08-06 1990-08-06 半導体素子の実装方法および実装基板

Publications (2)

Publication Number Publication Date
JPH0499040A JPH0499040A (ja) 1992-03-31
JP2881999B2 true JP2881999B2 (ja) 1999-04-12

Family

ID=16558591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2208583A Expired - Fee Related JP2881999B2 (ja) 1990-08-06 1990-08-06 半導体素子の実装方法および実装基板

Country Status (1)

Country Link
JP (1) JP2881999B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951882B2 (ja) 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP3639825B2 (ja) * 2002-04-03 2005-04-20 キヤノン株式会社 動画像表示方法、プログラム、コンピュータ可読記憶媒体、及び動画像表示装置
JP4765804B2 (ja) * 2006-07-14 2011-09-07 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0499040A (ja) 1992-03-31

Similar Documents

Publication Publication Date Title
US7211889B2 (en) Semiconductor package and method for manufacturing the same
US7199479B2 (en) Chip package structure and process for fabricating the same
US6469393B2 (en) Semiconductor package and mount board
US6016013A (en) Semiconductor device mounting structure
US8058100B2 (en) Method for fabricating chip scale package structure with metal pads exposed from an encapsulant
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US7565737B2 (en) Manufacturing method of package substrate
US4466181A (en) Method for mounting conjoined devices
TWI463925B (zh) 封裝基板及其製法
CN108538731B (zh) 电子封装件及其制法
US20080247149A1 (en) Chip package structure
JPH06224334A (ja) マルチチップモジュール
JPH10233463A (ja) 半導体装置およびその製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP2881999B2 (ja) 半導体素子の実装方法および実装基板
US20230187402A1 (en) Electronic package and manufacturing method thereof
JP2768315B2 (ja) 半導体装置
JP4626063B2 (ja) 半導体装置の製造方法
CN110071074B (zh) 电子封装件及其制法
US20040003940A1 (en) Circuit board for flip-chip semiconductor package and fabrication method thereof
US20030184979A1 (en) Circuit board free of photo-sensitive material and fabrication method of the same
TWI846342B (zh) 電子封裝件及其承載基板與製法
TW202029448A (zh) 電子封裝件及其封裝基板與製法
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees