JP4765804B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4765804B2
JP4765804B2 JP2006193866A JP2006193866A JP4765804B2 JP 4765804 B2 JP4765804 B2 JP 4765804B2 JP 2006193866 A JP2006193866 A JP 2006193866A JP 2006193866 A JP2006193866 A JP 2006193866A JP 4765804 B2 JP4765804 B2 JP 4765804B2
Authority
JP
Japan
Prior art keywords
package
electrode
conductive adhesive
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006193866A
Other languages
English (en)
Other versions
JP2008021902A (ja
Inventor
泰徳 二宮
真志 都外川
章 二段
峰一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006193866A priority Critical patent/JP4765804B2/ja
Publication of JP2008021902A publication Critical patent/JP2008021902A/ja
Application granted granted Critical
Publication of JP4765804B2 publication Critical patent/JP4765804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体チップとセラミックパッケージとを、それぞれの電極を有する面を対向させた状態で当該両電極を電気的に接合してなる半導体装置に関する。
従来より、この種の半導体装置としては、一面に複数個のチップ電極を有する半導体チップと、セラミックを焼成してなり一面に複数個のパッケージ電極を有するパッケージとを備え、半導体チップの一面をパッケージの一面に対向させるとともに個々のチップ電極とパッケージ電極とを位置合わせした状態で、半導体チップをパッケージに搭載し、各一面の両電極同士をバンプを介して電気的に接続してなるものが提案されている(たとえば、特許文献1〜4参照)。
それによれば、従来一般的に行われていた半導体チップとパッケージとをボンディングワイヤにて電気的に接続する場合に比べて、ボンディングワイヤのためのスペースを無くして、装置の体格の小型化を図ることができる。
特開平8−307043号公報 特開平9−181120号公報 特開平11−8270号公報 特開2000−208675号公報
しかしながら、上記した従来の構成の場合、半導体チップの一面は非常に平坦であるものの、パッケージはセラミックの焼成体で形成されるため、焼成による収縮ばらつきなどによって、パッケージの一面の高さばらつきは、非常に大きいものとなる。
具体的には、一般的な表面形状測定方法を用いて本発明者が検討したところ、通常のパッケージの一面における高さばらつきは、当該一面の最も高い部位と最も低い部位との差として、15μm以上であった。
図9は、このパッケージ20の高さばらつきTを示す図であり、上記従来技術に基づいて本発明者が試作した試作品としての半導体装置の要部概略断面図である。パッケージ20の一面21には、複数個のパッケージ電極22が設けられ、半導体チップ10の一面11には、複数個のチップ電極12が設けられている。
そして、これらパッケージ20の一面21と半導体チップ10の一面11とが対向して配置され、各一面11、21におけるパッケージ電極22とチップ電極12とが位置あわせされている。そして、これら両電極12、22の間は、金などよりなるバンプ31により接続されている。
しかし、上述したように、パッケージ20の一面21の高さばらつきTが大きい場合、従来の方法では、図9に示されるように、パッケージ20の一面21において低い位置に存在するパッケージ電極22bとこれに対向するチップ電極12との間では、バンプ30を介した接触がなされず、これら両電極12、22の電気的な接合がなされない場合が起こりうる。
本発明は、上記問題に鑑みてなされたものであり、半導体チップとセラミックパッケージとを、それぞれの電極を有する面を対向させた状態で当該両電極を電気的に接合してなる半導体装置において、パッケージの一面に高さばらつきがあっても、当該一面における高さの異なる部位に渡って半導体チップを電気的に接合できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明は、前記パッケージ(20)として、個々の前記パッケージ電極(22)の表面上に導電性接着剤(30)が形成されたものを用意するとともに、前記半導体チップ(10)として、個々の前記チップ電極(12)の表面上に導電性のバンプ(31)が形成されたものを用意し、
半導体チップ(10)をパッケージ(20)に搭載する工程では、パッケージ(20)の一面(21)において最も低い位置に存在するパッケージ電極(22b)とこれに対向するチップ電極(12)とが導電性接着剤(30)およびバンプ(31)を介して接触するように、半導体チップ(10)とパッケージ(20)とを互いに押し付け合って、バンプ(31)を導電性接着剤(30)に突き刺して、導電性接着剤(30)およびバンプ(31)を両電極(12、22)が近づく方向に変形させることにより、すべての両電極(12、22)を導電性接着剤(30)およびバンプ(31)を介して接触させ
さらに、パッケージ電極(22)の表面上に導電性接着剤(30)が形成されたパッケージ(20)を用意するとき、パッケージ(20)の一面(21)において比較的高い位置に存在するパッケージ電極(22a)では、それより低い位置に存在するパッケージ電極(22b)よりも、導電性接着剤(30)の全体高さを低くして導電性接着剤(30)の量を少なくすることを特徴とする。
本発明では、チップ電極(12)とパッケージ電極(22)との間に導電性接着剤(30)およびバンプ(31)を介在させ、これを変形させる。それによって、複数個のパッケージ電極(22)のうち最も低い位置にあるパッケージ電極(22b)すなわちチップ電極(12)との距離が最も大きなパッケージ電極(22b)に対して、チップ電極(12)が導電性接着剤(30)およびバンプ(31)を介して接触するようにする。このようにすれば、パッケージ(20)の一面(21)に高さばらつきがあっても、当該一面(21)における高さの異なる部位に渡って半導体チップ(10)を電気的に接合することができる。
また、請求項1に記載の発明においては、パッケージ(20)の一面(21)において比較的高い位置に存在するパッケージ電極(22a)では、それより低い位置に存在するパッケージ電極(22b)よりも、導電性接着剤(30)の全体高さを低くして導電性接着剤(30)の量を少なくするので、導電性接着剤(30)のはみ出しなどの不具合を防止することが可能となる
また、請求項に記載の発明においては、請求項に記載の発明のように、半導体チップ(10)をパッケージ(20)に搭載する工程で、半導体チップ(10)の一面(11)とパッケージ(20)の一面(21)との間においてチップ電極(12)およびパッケージ電極(22)が位置する部位以外の部位に、補強用接着剤(40)を介在させ、この補強用接着剤(40)を介して半導体チップ(10)の一面(11)とパッケージ(20)の一面(21)とを接触させれば、上記した補強用接着剤(40)による効果を持った半導体装置を適切に製造することができる。
また、上記した発明は、パッケージ(20)の一面(21)に存在する高さばらつきが、当該一面(21)における最も高い部位と最も低い部位との差として15μm以上のものであるものに対して、特に有効である。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置S1の全体の概略断面構成を示す図であり、図2は、図1中の半導体装置S1の概略上面図であり、当該半導体装置S1において蓋26を取り外した状態を示している。
この半導体装置S1は、大きくは、半導体チップ10とパッケージ20とを接合部材30を介して電気的に接続するとともに、半導体チップ10をパッケージ20に収納したものである。
ここで、半導体チップ10は、通常の半導体プロセスにより形成されたシリコン半導体チップなどよりなる板状のものであり、具体的には、回路チップや、加速度や角速度などを検出するセンサチップなどとして構成されたものである。この半導体チップ10の一面11には、アルミニウム(Al)や金(Au)などよりなるチップ電極12が複数個設けられている。
なお、接合部材30は、これら複数個のチップ電極12とこれに対向するパッケージ電極22との間に介在し、これら両電極12、22を電気的に接続している。これらパッケージ電極22および接合部材30の詳細については後述する。ここで、図2では、接合部材30は破線円にて示し、これによって接続された両電極12、22は省略してあるが、図2における当該両電極12、22の位置は、接合部材30に対応している。
また、パッケージ20は、セラミックを焼成してなるものである。ここでは、パッケージ20は、アルミナなどのセラミック層が複数積層された積層基板として構成されており、半導体チップ10を収納する空間となる開口部25を有するものである。このような積層基板は、セラミックのグリーンシートに配線パターンを形成した後、これらを積層して焼成することにより作製される。
このパッケージ20においては、図1、図2に示されるように、接合面21が備えられている。この接合面21は、半導体チップ10が搭載される面であって半導体チップ10と電気的な接合を行う面である。ここでは、パッケージ20の開口部25の側面に段差が設けられており、この段差部分の面21が接合面21として構成されている。
そして、この接合面21には、複数個のパッケージ電極22が設けられている。このパッケージ電極22は、パッケージ20内部に位置するスルーホールとして構成された内層配線23を介して、パッケージ20の裏面(図1中の下面)側に位置する裏面電極24と電気的に接続されている。
なお、パッケージ電極22および裏面電極24は、パッケージ20における表層の電極であって金などよりなるものであり、内層配線23は、たとえばタングステンにニッケル金メッキを施したものよりなる。このようなパッケージ20における電極や配線22〜24は、上記の積層基板の作製工程において通常の手法により形成が可能である。
そして、図1、図2に示されるように、本半導体装置S1においては、半導体チップ10の一面11とパッケージ20の接合面21とが対向しており、個々のチップ電極12とパッケージ電極22とが位置合わせされた状態となっている。このような状態で、半導体チップ10がパッケージ20の開口部25内に搭載されている。
そして、上述したが、互いに対向する個々のチップ電極12とパッケージ電極22との間には、それぞれ接合部材30が介在しており、この接合部材30により両電極12、22同士が電気的に接続されている。また、この接合部材30により、半導体チップ10は接合面21上に固定され支持されている。
ここで、図3は、これらチップ電極12とパッケージ電極22との接合部材30を介した接合部の拡大断面図である。本実施形態では、パッケージ20をセラミックを焼成してなるものとしているがゆえに、焼成前に比べて収縮が発生する。そして、このとき、収縮ばらつき、特に、内層配線23などの異種材料が混在することによる収縮の差などに起因するばらつきが発生する。
それゆえ、本実施形態においても、上述したように、パッケージ20の接合面21には、高さばらつきTが存在する。図3では、接合面21に位置する複数個のパッケージ電極22のうち最も高い位置にあるパッケージ電極22aと、最も低い位置にあるパッケージ電極22bとが示されている。
つまり、図3では、接合面21における最も高い部位と最も低い部位との差として、接合面21における最大の高さばらつきTが示されており、この最大の高さばらつきTは、通常15μm以上になる。
本実施形態の接合部材30は、このような高さばらつきTを吸収可能なものとして導電性接着剤30を採用している。導電性接着剤30は、半導体チップ10のパッケージ20への搭載時に変形可能な導電性のものである。そして、この導電性接着剤30の変形によりパッケージ20の接合面21に存在する高さばらつきTが吸収されている。
つまり、本実施形態では、複数個のパッケージ電極22のうち最も高い位置にあるパッケージ電極22aと最も低い位置にあるパッケージ電極22bを含めて、すべてのパッケージ電極22が、それぞれに対向するチップ電極12に対して導電性接着剤30を介して接触し、電気的に接続されている。
このような導電性接着剤30は、樹脂の中に導電性のフィラーを混在させたものであり、加熱して硬化させることで電気的および機械的な接合機能を発揮するものである。ここで、樹脂としては、ポリイミド系樹脂やエポキシ系樹脂などの熱硬化性樹脂や熱可塑性樹脂が挙げられ、フィラーとしては銀や銅などが挙げられる。
なお、この導電性接着剤30の平面形状は、図2中の破線円に示されるように円形であるが、長方形もしくは正方形などであってもよい。また、導電性接着剤30のフィラーとしては、これらの形状における直径もしくは最小辺の1/5以下の粒径であることが好ましい。このような粒径のフィラーとすることにより、導電性接着剤30のサイズ内においてフィラー同士の接触による導電性を適切に発揮することができる。
また、図1に示されるように、パッケージ20の開口部25には、蓋26が取り付けられている。この蓋26は、溶接やロウ付けなどにより形成された接合部26aを介してパッケージ20に固定されている。この蓋26は、金属、樹脂、セラミックなど何でもよく、そして、この蓋26によってパッケージ20の内部が封止され、半導体チップ10は外部から保護されている。
次に、図4も参照して本実施形態の半導体装置S1の製造方法について述べる。図4(a)、(b)は、上記図3に対応した断面にて本製造方法を示す工程図である。つまり、図4においても、パッケージ20の接合面21に位置するパッケージ電極22のうち最も高い位置にあるパッケージ電極22aと、最も低い位置にあるパッケージ電極22bとが示され、高さばらつきTとして最大値が示されている。
まず、本製造方法では、上記図1、図2に示したような一面11に複数個のチップ電極12を有する半導体チップ10と、セラミックを焼成してなり接合面21に複数個のパッケージ電極22を有するパッケージ20とを用意する。
次に、図4(a)に示されるように、パッケージ20の接合面21において、接合部材としての導電性接着剤30を、個々のパッケージ電極22の表面上に配設する。導電性接着剤30の配設は、ディスペンス法、印刷法、ポッティング、あるいはシート状に成形した導電性接着剤30を貼り付けるなどの方法により行うことができる。
ここでは、図4(a)に示されるように、接合面21のうち高い位置に存在するパッケージ電極22aにおける導電性接着剤30の全体高さtaを、それより低い位置に存在するパッケージ電極22bにおける導電性接着剤30の全体高さtbよりも低くなるように、導電性接着剤30を形成する。
特に、ここでは、図4(a)に示されるように、複数個のパッケージ電極22に配設されたすべての導電性接着剤30の頂点が、実質的に同一の高さとなるようにしている。このような配設時における各導電性接着剤30について、具体的な寸法の一例を挙げておくと、その最大径dは50μm〜200μm程度であり、全体高さta、tbは、接合強度と接続抵抗を確保できる高さとして10μm〜100μm程度である。
ただし、すべての導電性接着剤30の頂点を同一の高さとするために、低い位置に存在するパッケージ電極22bにおける導電性接着剤30の全体高さtbは、高い位置に存在するパッケージ電極22aにおける導電性接着剤30の全体高さtaに加えて、高さばらつきTの分を加えることが必要である。
このようにして、導電性接着剤30の配設を行った後、次に、半導体チップ10をパッケージ20に搭載する工程を行う。つまり、図4に示されるように、半導体チップ10の一面11をパッケージ20の接合面21に対向させるとともに個々のチップ電極12とパッケージ電極22との位置合わせを行った状態で、半導体チップ10をパッケージ20に搭載する。
こうして、個々のチップ電極12とパッケージ電極22との間に、導電性接着剤30を介在させる。この状態で、半導体チップ10とパッケージ20とを互いに押し付け合う。具体的には、半導体チップ10に荷重を加えて、これをパッケージ20の方向に押し付ける。
そして、この押しつけにより、図4(b)に示されるように、接合面21において最も低い位置に存在するパッケージ電極22bとこれに対向するチップ電極12とが導電性接着剤30を介して接触するように、各導電性接着剤30を、両電極12、22が近づく方向つまり両面11、21が近づく方向に変形させる。
このとき、具体的には、最も高い位置に存在するパッケージ電極22aにおける導電性接着剤30を、一番先にチップ電極12に接触させ、当該導電性接続部材30をさらに押しつぶすように変形させ続けることにより、最も低い位置に存在するパッケージ電極22bにおける導電性接着剤30がチップ電極12に接触する。
特に、本実施形態では、すべての導電性接着剤30の頂点を同一の高さとしている。そのため、この最も高い位置に存在するパッケージ電極22aにおける導電性接着剤30の変形量は、接合面21に存在する高さばらつきTの最大値、すなわち接合面21における最も高い部位と最も低い部位との差以上のものとなる。
こうして、図4(b)に示されるように、すべてのチップ電極12とパッケージ電極22との組が、導電性接着剤30を介して接触した状態となる。そして、この状態で、たとえば150℃、5時間以内で加熱処理を行い、導電性接着剤30を硬化させる。こうして、両電極12、22が導電性接着剤30を介して電気的に接続される。その後は、上記蓋26の取付などを行うことで、本半導体装置S1ができあがる。
ところで、本実施形態によれば、個々のチップ電極12とパッケージ電極22との間に、導電性接着剤30を介在させ、これを変形させることによって、複数個のパッケージ電極22のうち最も低い位置にあるパッケージ電極22bすなわちチップ電極12との距離が最も大きなパッケージ電極22bに対して、チップ電極12が接合部材30を介して接触するようにしている。
このように、半導体チップ10のパッケージ20への搭載時に、導電性接着剤30を大きく変形させて、高さばらつきTを吸収するようにしているため、パッケージ20の接合面21に高さばらつきTがあっても、当該接合面21における高さの異なる部位に渡って半導体チップ10を電気的に接合することができる。
特に、上述したように、この種のパッケージ20では、接合面21に存在する高さばらつきTは、当該接合面21における最も高い部位と最も低い部位との差として15μm以上のものが通常であり、この高さばらつきTが15μmよりも大きくなるにつれて、本実施形態の有効性が増していく。
また、本実施形態の製造方法では、半導体チップ10の一面11とパッケージ20も接合面21とを対向させる前に、導電性接着剤30を個々のパッケージ電極22の表面上に形成しているが、この導電性接着剤30の形成工程では、接合面21において高い位置に存在するパッケージ電極22aでは、それより低い位置に存在するパッケージ電極22bよりも、導電性接着剤30の全体高さta、tbを低くなるようにしている。
この場合、上記図4に示される2つの導電性接着剤30だけでなく、導電性接着剤30が設けられるパッケージ電極22における接合面21上の位置が高くなるほど、パッケージ電極22上の導電性接着剤30の全体高さを低くすることを意味する。上記製造方法からわかるように、導電性接着剤30の変形は、高い位置に存在するパッケージ電極22に配設されたものほど大きくなる。
そこで、このように導電性接着剤30の全体高さを、接合面21における位置によって変えてやれば、比較的高位置に存在し変形の大きな導電性接着剤30の量を、比較的低位置に存在し変形の小さな導電性接着剤30の量よりも少なくすることができる。その結果、本実施形態によれば、当該変形による導電性接着剤30のはみ出しなどの不具合を防止することが可能となる。
なお、本実施形態においては、接合部材として導電性接着剤30を用い、チップ電極12とパッケージ電極22との間に導電性接着剤30を介在させるにあたって、パッケージ電極22側に導電性接着剤30を設けたが、これに代えて、導電性接着剤30を、上記同様のディスペンス法などによって、チップ電極12の表面上に配設してもよい。
この場合にも、接合面21において最も低い位置に存在するパッケージ電極22bとこれに対向するチップ電極12とが導電性接着剤30を介して接触するように、導電性接着剤30を両電極12、22が近づく方向に変形させれば、両電極12、22の導電性接着剤30を介した電気的な接続が実現できる。
(第2実施形態)
図5は、本発明の第2実施形態に係る半導体装置の製造方法の要部を示す工程図である。ここで、図5(b)は、本製造方法により製造された半導体装置におけるチップ電極12とパッケージ電極22との接合部を拡大して示す断面図である。なお、以下の各実施形態に示す図では、半導体装置の要部を示しているが、図に示されていない部分は、上記図1、図2のものと同様である。
本実施形態も、上記第1実施形態と同様に、接合部材として導電性接着剤30を用い、チップ電極12とパッケージ電極22とを電気的に接続するものである。ここにおいて、本実施形態が上記第1実施形態と相違するところは、チップ電極12にバンプ31が接合され、このバンプ31とパッケージ電極22とが導電性接着剤30を介して接続されている点である。
これは、チップ電極12は、上述したように、アルミニウムや金などよりなるが、アルミニウムの場合、酸化しやすいため、金などよりなるバンプ31を介して接合する方が、チップ電極12の酸化を防止できるためである。このようなバンプ31は、金などのワイヤを素材とし、ワイヤボンディング装置を用いた方法により、チップ電極12の表面上に形成することができる。
また、本実施形態が上記第1実施形態と相違するもう一つの点は、半導体チップ10の一面11とパッケージ20の接合面21との間において、チップ電極12およびパッケージ電極22が位置する部位以外の部位に、補強用接着剤40が介在している点である。そして、この補強用接着剤40により半導体チップ10の一面11とパッケージ20の接合面21とが接合されている。
本実施形態の製造方法は、上記第1実施形態に示した製造方法において、これらバンプ31および補強用接着剤40の形成工程を追加したものである。つまり、本実施形態では、上記パッケージ20を用意するとともに、半導体チップ10としては、バンプ31が設けられたものを用意する。
このバンプ31は、上述したようにワイヤボンディング法などにてチップ電極12の表面に形成するが、たとえばアルミニウムよりなるチップ電極12に対して最大径150μm以下のものとする。また、各バンプ31間の高さの均一化などのために、各バンプ31の先端部を平坦化する平坦化処理を行うことが望ましい。この平坦化は、表面粗度が5μm以下である例えばSi等よりなる基材を用いて、バンプ1個当たり1〜10N以下の荷重で行う。
そして、上記第1実施形態と同様に、パッケージ電極22に導電性接着剤30を配設する。また、このとき、図5(a)に示されるように、補強用接着剤40も、接合面21のうちパッケージ電極22以外の部位に配設する。この補強用接着剤40についても、導電性接着剤30の場合と同様に、接合面21の高さばらつきTを考慮した形状とする。
ここで、補強用接着剤40としては、導電性でも非導電性でもよいが、導電性接着剤30と同様に、半導体チップ10の搭載時に変形するとともに硬化させることで接着機能を持つものがよい。
導電性の補強用接着剤40としては、上記導電性接着剤30と同様のものを採用できる。この場合、両接着剤30、40を同じものにできるので、これら接着剤の配設工程の簡略化が期待できるが、短絡しないように補強用接着剤40を導電性接着剤30や各電極12、22から離した状態で、配置することが必要である。
また、非導電性の補強用接着剤40としては、ポリアミド系樹脂やエポキシ系樹脂などよりなるものが挙げられる。そして、非導電性の場合には補強用接着剤40は、導電性接着剤30や各電極12、22に接触してもよい。
ただし、補強用接着剤40は、非導電性であっても極力はみ出しを防止することが好ましく、そのような観点から、導電性および非導電性のいずれの場合であっても、硬化前の粘度が100Pa・s以上であるものが望ましい。
こうして、図5(a)に示されるように、半導体チップ10とパッケージ20との間に、導電性接着剤30および補強用接着剤40を介在させた状態とし、続いて、上記第1実施形態と同様に、半導体チップ10とパッケージ20とを互いに押し付け合う。
それにより、図5(b)に示されるように、すべてのチップ電極12とパッケージ電極22との組が、導電性接着剤30を介して接触する。また、補強用接着剤40を介して半導体チップ10の一面11とパッケージ20の接合面21とが接触する。
そして、この状態で、たとえば150℃、5時間以内で加熱処理を行い、導電性接着剤30および補強用接着剤40を硬化させる。こうして、両電極12、22が導電性接着剤30を介して電気的に接続されるとともに、補強用接着剤40により半導体チップ10の一面11とパッケージ20の接合面21とが接合され、本実施形態の半導体装置ができあがる。
このように、本実施形態によれば、補強用接着剤40によって、半導体チップ10の一面11とパッケージ20の接合面21との接合面積が増加し、これら両部材10、20の機械的な接合強度が補強される。
なお、上記図5では、補強用接着剤40をパッケージ20の接合面21側に設けたが、半導体チップ10の一面11側に設けてもよい。この場合も、補強用接着剤40を、チップ電極12およびバンプ31から外して配置することにより、半導体チップ10の一面11とパッケージ20の接合面21との間において、チップ電極12およびパッケージ電極22が位置する部位以外の部位に、補強用接着剤40を介在させればよい。
また、本実施形態においては、補強用接着剤40は、上述のように、半導体チップ10のパッケージ20への搭載前に配設してもよいが、半導体チップ10とパッケージ20とを、導電性接着剤30を介して接続した後、すなわち導電性接着剤30を硬化させた後に、補強用接着剤40を配設してもよい。
この場合には、よく知られている半導体装置におけるアンダーフィル樹脂のように、上記接続後における半導体チップ10の端部から、半導体チップ10とパッケージ20との隙間に補強用接着剤40を注入し、当該注入後、これを硬化させることにより、補強用接着剤40の形成が可能となる。
なお、本実施形態においては、この補強用接着剤40は省略してもよい。また、この補強用接着剤40は上記第1実施形態において適用することも可能である。
(第3実施形態)
図6は、本発明の第3実施形態に係る半導体装置の製造方法の要部を示す工程図である。ここで、図6(b)は、本製造方法により製造された半導体装置におけるチップ電極12とパッケージ電極22との接合部を拡大して示す断面図である。
上記各実施形態では、半導体チップ10の搭載前の導電性接着剤30の全体高さを、接合面21における位置によって変えていたが、本実施形態は、すべての導電性接着剤30で全体高さおよび量を実質的に同じにしたものである。それによれば、各導電性接着剤30の供給量を、接合面21上の位置によって変えなくてもよく、同一にできるため、当該供給の簡略化が見込まれる。
図6に示される例では、上記第2実施形態と同様に、チップ電極12に接合されたバンプ31とパッケージ電極22とを導電性接着剤30により接続するとともに、補強用接着剤40による接続を行っている。
ここで、図6(a)に示されるように、導電性接着剤30の全体高さが、接合面21の各パッケージ電極22において略同一となるように、導電性接着剤30の配設を行う。そのため、各導電性接着剤30の頂点の高さは、当然ながら上記各実施形態とは違ってばらついたものとなり、接合面21の高さばらつきTにほぼ対応したものとなる。
そして、本実施形態においても、導電性接着剤30および補強用接着剤40の配設後、上記第1実施形態と同様に、半導体チップ10とパッケージ20とを互いに押し付け合い、図6(b)に示されるように、導電性接着剤30を介した両電極12、22の接触、および、補強用接着剤40を介した半導体チップ10とパッケージ20との接触を実現する。その後は、上記同様に、導電性接着剤30および補強用接着剤40を硬化させることで、本実施形態の半導体装置ができあがる。
なお、本実施形態においては、半導体チップ10の搭載前における導電性接着剤30のすべての全体高さと量を実質的に同一とすることを要部とするものであり、たとえば、上記図6に示される構成や製造方法において、補強用接着剤40を省略したり、チップ電極12側のバンプ31を省略したものであってもよい。
(第4実施形態)
図7は、本発明の第4実施形態に係る半導体装置の製造方法の要部を示す工程図である。ここで、図7(b)は、本製造方法により製造された半導体装置におけるチップ電極12とパッケージ電極22との接合部を拡大して示す断面図である。
本実施形態の半導体装置は、上記各実施形態とは異なり、接合部材としてバンプ31を用いて、チップ電極12とパッケージ電極22とを電気的に接続したものである。この場合の製造方法としては、まず、図7(a)に示されるように、チップ電極12の表面にバンプ31が形成された半導体チップ、および、パッケージ電極22の表面にバンプ31が形成されたパッケージ20を用意する。
本実施形態のバンプ31は、上記実施形態に示した導電性のバンプ31と同様であり、ワイヤボンディング法などにより形成された金バンプなどである。このバンプ31は、チップ電極12側およびパッケージ電極22側ともに、最大径が150μm以下のものである。
また、本実施形態では、好ましい形態として、チップ電極12側のバンプ31、または、パッケージ電極22側のバンプ31、もしくはこれら両方のバンプ31に対して、その先端部の平坦化処理を行う。
これは、両バンプ31の先端部を接触させて変形することで両電極12、22の接合を行うのであるが、バンプ31の先端部を平坦面とすれば、当該先端部同士のすべりによる位置ずれを抑制することが容易になるためである。
ただし、この平坦化の荷重が大きいと、半導体チップ10の搭載時におけるバンプ30の変形が少なくなって上記高さばらつきTの吸収が不十分になる可能性がある。そのため、平坦化を行うにあたっては、この点に注意が必要である。なお、この平坦化は、上記したような位置ずれを防止したり、バンプ31の高さを揃えたりするために行うものであり、場合によっては行わなくてもよい。
このようにして、接合部材としてのバンプ31が設けられた半導体チップ10およびパッケージ20を用いて、半導体チップ10の搭載を行う。このとき、図7(a)に示される例では、パッケージ20の接合面21側の各バンプ31は、その全体高さが略同一なものであるが、上記第1実施形態における導電性接着剤30の場合と同様に、高さばらつきTに応じて個々のバンプ31の全体高さを変えてもよい。また、上記補強用接着剤40をパッケージ20の接合面21に配設しておく。
そして、図7(a)に示される状態から、半導体チップ10とパッケージ20とを互いに押し付け合う。それにより、対向するバンプ31の先端部同士が接触し、さらにバンプ31が両電極12、22が近づく方向につぶれて変形する。
こうして、図7(b)に示されるように、バンプ31を介した両電極12、22の接触、および、補強用接着剤40を介した半導体チップ10とパッケージ20との接触を実現する。
その後は、接触したバンプ31間で超音波接合を行って当該バンプ31同士を電気的・機械的に接合し、また、上記同様に補強用接着剤40を硬化させることによって、バンプ31を介して両電極12、22が電気的に接続されてなる本実施形態の半導体装置ができあがる。
ここで、バンプ31として金バンプを用いる場合において、上記超音波接合の条件の一例を挙げると、ピーク荷重:1個のバンプ当たりで0.1N〜5N、ツール振幅:0.1μm〜5μm、時間:0.1秒〜2秒、半導体チップ側温度:50℃〜200℃、パッケージ側温度:50℃〜200℃である。
なお、本実施形態において、上記図7に示される例では、半導体チップ10の一面11をパッケージ20の接合面21に対向させる前に、バンプ31を、チップ電極12の表面およびパッケージ電極22の表面の両方に形成したが、このバンプ31は、どちらか一方、すなわち、チップ電極12の表面のみに形成してもよいし、パッケージ電極22の表面のみに形成してもよい。
図8は、接合部材としてバンプ31を用いる本実施形態において、チップ電極12側のみにバンプ31を形成した場合の製造方法を示す工程図である。なお、この図8では、補強用接着剤40は省略した構成としているが、上述したように、補強用接着剤40は半導体チップ10とパッケージ20との接合における補強を担うものであり、本実施形態においても、場合に応じて省略してもよい。
この図8に示される例においても、上記図7に示される例と同様に、接合面21において最も低い位置に存在するパッケージ電極22bとこれに対向するチップ電極12とがバンプ31を介して接触するように、バンプ31を両電極12、22が近づく方向に変形させれば、両電極12、22のバンプ31を介した電気的な接続が実現できる。
(他の実施形態)
なお、パッケージ20としては、セラミックを焼成してなり一面に複数個のパッケージ電極を有するものであればよく、上記したような開口部25(図1参照)を有する積層基板としてのパッケージ20に限定されるものではない。
たとえば、パッケージとして平坦な単層の板状のものを採用し、その一面にパッケージ電極を設ければ、この一面が半導体チップ10が搭載される一面として構成されたものとなる。また、上記開口部25を有するパッケージにおいて、開口部25の底面にパッケージ電極を設け、この底面を、半導体チップ10が搭載される一面としてもよい。
本発明の第1実施形態に係る半導体装置の全体概略断面図である。 図1中の半導体装置の概略上面図である。 チップ電極とパッケージ電極との接合部の拡大断面図である。 第1実施形態の半導体装置の製造方法を示す工程図である。 本発明の第2実施形態に係る半導体装置の製造方法の要部を示す工程図である。 本発明の第3実施形態に係る半導体装置の製造方法の要部を示す工程図である。 本発明の第4実施形態に係る半導体装置の製造方法の要部を示す工程図である。 第4実施形態に係るもうひとつの半導体装置の製造方法の要部を示す工程図である。 本発明者が試作した試作品としての半導体装置の要部概略断面図である
符号の説明
10…半導体チップ、11…半導体チップの一面、12…チップ電極、
20…パッケージ、21…パッケージの接合面、22…パッケージ電極、
30…接合部材としての導電性接着剤、31…接合部材としてのバンプ、
40…補強用接着剤。

Claims (3)

  1. 一面(11)に複数個のチップ電極(12)を有する半導体チップ(10)と、セラミックを焼成してなり一面(21)に複数個のパッケージ電極(22)を有するパッケージ(20)とを用意し、
    前記半導体チップ(10)の前記一面(11)を前記パッケージ(20)の前記一面(21)に対向させるとともに個々の前記チップ電極(12)と前記パッケージ電極(22)との位置を合わせた状態で、前記半導体チップ(10)を前記パッケージ(20)に搭載し、前記両電極(12、22)を電気的に接続してなる半導体装置の製造方法において、
    前記パッケージ(20)として、個々の前記パッケージ電極(22)の表面上に導電性接着剤(30)が形成されたものを用意するとともに、前記半導体チップ(10)として、個々の前記チップ電極(12)の表面上に導電性のバンプ(31)が形成されたものを用意し、
    前記半導体チップ(10)を前記パッケージ(20)に搭載する工程では、前記パッケージ(20)の前記一面(21)において最も低い位置に存在する前記パッケージ電極(22b)とこれに対向する前記チップ電極(12)とが前記導電性接着剤(30)および前記バンプ(31)を介して接触するように、前記半導体チップ(10)と前記パッケージ(20)とを互いに押し付け合って、前記バンプ(31)を前記導電性接着剤(30)に突き刺して、前記導電性接着剤(30)および前記バンプ(31)を前記両電極(12、22)が近づく方向に変形させることにより、すべての前記両電極(12、22)を前記導電性接着剤(30)および前記バンプ(31)を介して接触させ
    さらに、前記パッケージ電極(22)の表面上に前記導電性接着剤(30)が形成された前記パッケージ(20)を用意するとき、前記パッケージ(20)の前記一面(21)において比較的高い位置に存在する前記パッケージ電極(22a)では、それより低い位置に存在する前記パッケージ電極(22b)よりも、前記導電性接着剤(30)の全体高さを低くして前記導電性接着剤(30)の量を少なくすることを特徴とする半導体装置の製造方法。
  2. 前記半導体チップ(10)を前記パッケージ(20)に搭載する工程では、前記半導体チップ(10)の前記一面(11)と前記パッケージ(20)の前記一面(21)との間において、前記チップ電極(12)および前記パッケージ電極(22)が位置する部位以外の部位に、補強用接着剤(40)を介在させ、この補強用接着剤(40)を介して前記半導体チップ(10)の前記一面(11)と前記パッケージ(20)の前記一面(21)とを接触させることを特徴とする請求項に記載の半導体装置の製造方法。
  3. 前記パッケージ(20)の前記一面(21)に存在する高さばらつきは、当該一面(21)における最も高い部位と最も低い部位との差として15μm以上のものであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2006193866A 2006-07-14 2006-07-14 半導体装置の製造方法 Expired - Fee Related JP4765804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006193866A JP4765804B2 (ja) 2006-07-14 2006-07-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006193866A JP4765804B2 (ja) 2006-07-14 2006-07-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008021902A JP2008021902A (ja) 2008-01-31
JP4765804B2 true JP4765804B2 (ja) 2011-09-07

Family

ID=39077639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006193866A Expired - Fee Related JP4765804B2 (ja) 2006-07-14 2006-07-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4765804B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797883B2 (ja) * 2006-08-22 2011-10-19 株式会社デンソー 部品の実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2881999B2 (ja) * 1990-08-06 1999-04-12 松下電器産業株式会社 半導体素子の実装方法および実装基板
JPH08111437A (ja) * 1994-10-12 1996-04-30 Matsushita Electron Corp 半導体装置の実装方法
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3564946B2 (ja) * 1997-06-09 2004-09-15 株式会社デンソー フリップチップの実装構造
JP3627450B2 (ja) * 1997-06-16 2005-03-09 株式会社デンソー 電子部品の実装方法
JP2000208675A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002141370A (ja) * 2000-11-02 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法及び製造装置ならびに半導体装置の実装方法
JP2005340393A (ja) * 2004-05-25 2005-12-08 Olympus Corp 小型実装モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2008021902A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
TWI429024B (zh) Semiconductor wafer embedded wiring board and manufacturing method thereof
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
WO2014174931A1 (ja) 電子部品、電子部品の製造方法、および、回路基板
TWI294657B (en) Semiconductor device and method of assembling semiconductor device
JPH10294423A (ja) 半導体装置
JP4862871B2 (ja) 半導体装置
US9560744B2 (en) Component and method for producing a component
JP6287789B2 (ja) パワーモジュール及びその製造方法
JP4923486B2 (ja) 電子デバイス、電子デバイスの製造方法
JP2012074497A (ja) 回路基板
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP4765804B2 (ja) 半導体装置の製造方法
JP5621712B2 (ja) 半導体チップ
JP6899244B2 (ja) 半導体装置
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
KR20040045017A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5034827B2 (ja) 半導体装置およびその製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP4894159B2 (ja) 半導体装置及びその製造方法
US9881890B2 (en) Semiconductor module, bonding jig, and manufacturing method of semiconductor module
JP6605971B2 (ja) センサ用パッケージおよびセンサ装置
JP4020049B2 (ja) フリップチップ実装構造
JP5177910B2 (ja) 半導体装置及びその製造方法
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JP2005340588A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

R151 Written notification of patent or utility model registration

Ref document number: 4765804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees