JP4765804B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4765804B2 JP4765804B2 JP2006193866A JP2006193866A JP4765804B2 JP 4765804 B2 JP4765804 B2 JP 4765804B2 JP 2006193866 A JP2006193866 A JP 2006193866A JP 2006193866 A JP2006193866 A JP 2006193866A JP 4765804 B2 JP4765804 B2 JP 4765804B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- electrode
- conductive adhesive
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
半導体チップ(10)をパッケージ(20)に搭載する工程では、パッケージ(20)の一面(21)において最も低い位置に存在するパッケージ電極(22b)とこれに対向するチップ電極(12)とが導電性接着剤(30)およびバンプ(31)を介して接触するように、半導体チップ(10)とパッケージ(20)とを互いに押し付け合って、バンプ(31)を導電性接着剤(30)に突き刺して、導電性接着剤(30)およびバンプ(31)を両電極(12、22)が近づく方向に変形させることにより、すべての両電極(12、22)を導電性接着剤(30)およびバンプ(31)を介して接触させ、
さらに、パッケージ電極(22)の表面上に導電性接着剤(30)が形成されたパッケージ(20)を用意するとき、パッケージ(20)の一面(21)において比較的高い位置に存在するパッケージ電極(22a)では、それより低い位置に存在するパッケージ電極(22b)よりも、導電性接着剤(30)の全体高さを低くして導電性接着剤(30)の量を少なくすることを特徴とする。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
図1は、本発明の第1実施形態に係る半導体装置S1の全体の概略断面構成を示す図であり、図2は、図1中の半導体装置S1の概略上面図であり、当該半導体装置S1において蓋26を取り外した状態を示している。
図5は、本発明の第2実施形態に係る半導体装置の製造方法の要部を示す工程図である。ここで、図5(b)は、本製造方法により製造された半導体装置におけるチップ電極12とパッケージ電極22との接合部を拡大して示す断面図である。なお、以下の各実施形態に示す図では、半導体装置の要部を示しているが、図に示されていない部分は、上記図1、図2のものと同様である。
図6は、本発明の第3実施形態に係る半導体装置の製造方法の要部を示す工程図である。ここで、図6(b)は、本製造方法により製造された半導体装置におけるチップ電極12とパッケージ電極22との接合部を拡大して示す断面図である。
図7は、本発明の第4実施形態に係る半導体装置の製造方法の要部を示す工程図である。ここで、図7(b)は、本製造方法により製造された半導体装置におけるチップ電極12とパッケージ電極22との接合部を拡大して示す断面図である。
なお、パッケージ20としては、セラミックを焼成してなり一面に複数個のパッケージ電極を有するものであればよく、上記したような開口部25(図1参照)を有する積層基板としてのパッケージ20に限定されるものではない。
20…パッケージ、21…パッケージの接合面、22…パッケージ電極、
30…接合部材としての導電性接着剤、31…接合部材としてのバンプ、
40…補強用接着剤。
Claims (3)
- 一面(11)に複数個のチップ電極(12)を有する半導体チップ(10)と、セラミックを焼成してなり一面(21)に複数個のパッケージ電極(22)を有するパッケージ(20)とを用意し、
前記半導体チップ(10)の前記一面(11)を前記パッケージ(20)の前記一面(21)に対向させるとともに個々の前記チップ電極(12)と前記パッケージ電極(22)との位置を合わせた状態で、前記半導体チップ(10)を前記パッケージ(20)に搭載し、前記両電極(12、22)を電気的に接続してなる半導体装置の製造方法において、
前記パッケージ(20)として、個々の前記パッケージ電極(22)の表面上に導電性接着剤(30)が形成されたものを用意するとともに、前記半導体チップ(10)として、個々の前記チップ電極(12)の表面上に導電性のバンプ(31)が形成されたものを用意し、
前記半導体チップ(10)を前記パッケージ(20)に搭載する工程では、前記パッケージ(20)の前記一面(21)において最も低い位置に存在する前記パッケージ電極(22b)とこれに対向する前記チップ電極(12)とが前記導電性接着剤(30)および前記バンプ(31)を介して接触するように、前記半導体チップ(10)と前記パッケージ(20)とを互いに押し付け合って、前記バンプ(31)を前記導電性接着剤(30)に突き刺して、前記導電性接着剤(30)および前記バンプ(31)を前記両電極(12、22)が近づく方向に変形させることにより、すべての前記両電極(12、22)を前記導電性接着剤(30)および前記バンプ(31)を介して接触させ、
さらに、前記パッケージ電極(22)の表面上に前記導電性接着剤(30)が形成された前記パッケージ(20)を用意するとき、前記パッケージ(20)の前記一面(21)において比較的高い位置に存在する前記パッケージ電極(22a)では、それより低い位置に存在する前記パッケージ電極(22b)よりも、前記導電性接着剤(30)の全体高さを低くして前記導電性接着剤(30)の量を少なくすることを特徴とする半導体装置の製造方法。 - 前記半導体チップ(10)を前記パッケージ(20)に搭載する工程では、前記半導体チップ(10)の前記一面(11)と前記パッケージ(20)の前記一面(21)との間において、前記チップ電極(12)および前記パッケージ電極(22)が位置する部位以外の部位に、補強用接着剤(40)を介在させ、この補強用接着剤(40)を介して前記半導体チップ(10)の前記一面(11)と前記パッケージ(20)の前記一面(21)とを接触させることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記パッケージ(20)の前記一面(21)に存在する高さばらつきは、当該一面(21)における最も高い部位と最も低い部位との差として15μm以上のものであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193866A JP4765804B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193866A JP4765804B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021902A JP2008021902A (ja) | 2008-01-31 |
JP4765804B2 true JP4765804B2 (ja) | 2011-09-07 |
Family
ID=39077639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193866A Expired - Fee Related JP4765804B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4765804B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4797883B2 (ja) * | 2006-08-22 | 2011-10-19 | 株式会社デンソー | 部品の実装方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2881999B2 (ja) * | 1990-08-06 | 1999-04-12 | 松下電器産業株式会社 | 半導体素子の実装方法および実装基板 |
JPH08111437A (ja) * | 1994-10-12 | 1996-04-30 | Matsushita Electron Corp | 半導体装置の実装方法 |
JP2951882B2 (ja) * | 1996-03-06 | 1999-09-20 | 松下電器産業株式会社 | 半導体装置の製造方法及びこれを用いて製造した半導体装置 |
JP3564946B2 (ja) * | 1997-06-09 | 2004-09-15 | 株式会社デンソー | フリップチップの実装構造 |
JP3627450B2 (ja) * | 1997-06-16 | 2005-03-09 | 株式会社デンソー | 電子部品の実装方法 |
JP2000208675A (ja) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2002141370A (ja) * | 2000-11-02 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法及び製造装置ならびに半導体装置の実装方法 |
JP2005340393A (ja) * | 2004-05-25 | 2005-12-08 | Olympus Corp | 小型実装モジュール及びその製造方法 |
-
2006
- 2006-07-14 JP JP2006193866A patent/JP4765804B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008021902A (ja) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI429024B (zh) | Semiconductor wafer embedded wiring board and manufacturing method thereof | |
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
WO2014174931A1 (ja) | 電子部品、電子部品の製造方法、および、回路基板 | |
TWI294657B (en) | Semiconductor device and method of assembling semiconductor device | |
JPH10294423A (ja) | 半導体装置 | |
JP4862871B2 (ja) | 半導体装置 | |
US9560744B2 (en) | Component and method for producing a component | |
JP6287789B2 (ja) | パワーモジュール及びその製造方法 | |
JP4923486B2 (ja) | 電子デバイス、電子デバイスの製造方法 | |
JP2012074497A (ja) | 回路基板 | |
US7315086B2 (en) | Chip-on-board package having flip chip assembly structure and manufacturing method thereof | |
JP4765804B2 (ja) | 半導体装置の製造方法 | |
JP5621712B2 (ja) | 半導体チップ | |
JP6899244B2 (ja) | 半導体装置 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20040045017A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP5034827B2 (ja) | 半導体装置およびその製造方法 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
US9881890B2 (en) | Semiconductor module, bonding jig, and manufacturing method of semiconductor module | |
JP6605971B2 (ja) | センサ用パッケージおよびセンサ装置 | |
JP4020049B2 (ja) | フリップチップ実装構造 | |
JP5177910B2 (ja) | 半導体装置及びその製造方法 | |
JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
JP2005340588A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4765804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |