JP5177910B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5177910B2 JP5177910B2 JP2010065379A JP2010065379A JP5177910B2 JP 5177910 B2 JP5177910 B2 JP 5177910B2 JP 2010065379 A JP2010065379 A JP 2010065379A JP 2010065379 A JP2010065379 A JP 2010065379A JP 5177910 B2 JP5177910 B2 JP 5177910B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- bump
- circuit board
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
図8(a)は、フリップチップ実装されたフェイスダウン構造の半導体装置A’を示しており、半導体素子200と回路基板100とはバンプBを介して電気的に接合され、半導体素子200と回路基板100との間隙には、封止材として補強のためのアンダーフィル樹脂400が充填されている。
図8(b)は、ワイヤボンド実装されたフェイスアップ構造の半導体装置A’を示しており、半導体素子200は封止材としてダイボンド樹脂500等で回路基板100に固定され、半導体素子200と回路基板100とは、ワイヤWによって電気的に接合されている。
また上記特許文献1に記載の実装方法によれば高密度に実装することは可能であっても、回路基板とは熱膨張係数の異なるインターポーザが熱により応力を生じるので、上記と同様にバンプにクラックが生じたり、半導体素子との接続が断線してしまうという問題があった。
本発明は、上記事情に鑑みなされたものであり、高密度実装が可能で、且つ回路基板に生じる熱応力の影響を半導体素子に生じさせることがない信頼性の高い半導体装置及びその製造方法を提供することを目的とするものである。
よって回路基板の熱応力がバンプや導体パターンに加わり、バンプにクラックが生じたり、半導体素子との接続が断線したりすることがなく信頼性の高い半導体装置を構成することができる。
またインターポーザを介して回路基板と半導体素子とが実装されるので、半導体素子が多ピン化して、電極間のピッチが狭くなっても、回路基板の電極のピッチは大きくとることができるので、半導体装置の高密度化が可能である。
また、第2のバンプの周辺部に撓みを有するようにして、該第2のバンプによって、回路基板上に浮き上がった状態で接合支持されているので、熱を受けたときでも回路基板とインターポーザの膨張係数の違いによって生じる引っ張り応力が上記撓みにより吸収でき、半導体素子に回路基板の熱応力の影響を与えることがない。
また半導体素子や回路基板も、インターポーザと同じ熱膨張係数のシリコンで構成されるものであれば、熱を受けたときには同様に熱膨張が生じるため、より一層熱応力による悪影響を受けることがなく、信頼性の高い半導体装置を構成することができる。
図1は本発明の半導体装置の基本構造を説明する断面図、図2は本発明の半導体装置の基本構造を示す断面図であり、そのうちの(a)は回路基板が熱膨張した場合の図、(b)は回路基板が熱収縮した場合の図である。図3(a)乃至(c)は本発明の半導体装置の製造工程を示す断面図である。図4は本発明の別実施形態の半導体装置の基本構造を説明する断面図、図5は本発明の別実施形態の半導体装置の基本構造を示す断面図であり、そのうちの(a)は回路基板が熱膨張した場合の図、(b)は回路基板が熱収縮した場合の図である。そして図6は本発明の更に別実施形態を示す半導体装置の断面図である。図7(a)乃至(c)は本発明の別実施形態の製造工程を示す断面図である。
半導体素子2とインターポーザ3とは、半導体素子2の表面の電極(不図示)と、インターポーザ3の上面3aに形成された第1のバンプB1を介してフェイスダウン実装し電気的に接合され、インターポーザ3と回路基板1とは、回路基板1側の電極(不図示)の上に、予め形成された第2のバンプB2を介してインターポーザ3の下面3bと電気的に接合されている。
本発明の半導体装置Aは、半導体素子2が回路基板1より浮き上がらせた状態にして電気的に接合していることを特徴としており、ここで用いられるインターポーザ3は、弾性力を作用させて支持できるような素材でなり、図1に示すように、第2のバンプの周辺部に撓みを有するよう構成される。これによれば、回路基板1の熱応力による膨張若しくは収縮をインターポーザ3の変形により吸収でき、半導体素子2に回路基板1の熱応力の影響を与えることがない。
これによれば、回路基板1の熱応力を吸収することができる。
また、半導体素子2や回路基板1も、インターポーザ3と同じ熱膨張係数のシリコンで構成されるものであれば、熱を受けたときには同様に熱膨張が生じるため、より一層熱応力による悪影響を受けることがなく、信頼性の高い半導体装置Aを構成することができる。
ここでスタッドバンプによりAuバンプを形成する場合は、Auワイヤ(直径18〜35μm)の先端をスパーク等によって溶融させ形成したボールをインターポーザ3へ熱圧着し、Auワイヤから切離して、30〜100μmのバンプを形成する。
また回路基板1とインターポーザ3とをつなぐ第2のバンプB2は、バンプ幅30〜100μmのAu又ははんだバンプからなり、第1のバンプB1と同様に超音波接合、熱圧着接合、常温表面活性化接合等によりフリップチップ実装している。
そして回路基板1は、セラミックやFR−4を代表とする有機樹脂基板等からなり、厚みは0.3〜1.5mm程度で、インターポーザ3との接合面には電極が形成されている。
逆に、図2(b)は、本発明の半導体装置Aの回路基板1が冷却され矢印方向に収縮した状態を示している。この場合、インターポーザ3は、図2(b)に示すように、回路基板1の熱収縮に追従するように、より一層撓みが増した状態となる。このように、インターポーザ3によって、回路基板1の熱応力による収縮を吸収できるので、半導体素子2とインターポーザ3との接合に何ら悪影響を及ぼすおそれがない。
まず、インターポーザ3の上面3aに第1のバンプB1(Auバンプ)を形成し、半導体素子2の電極2aと第1のバンプB1を電気的に接合させる(図3(a)参照)。
このとき第1のバンプB1と半導体素子2とは、超音波を用いて常温接合したものとすれば、熱応力を発生させることなく接合できる。常温接合は、上記の他、Arプラズマを照射して接合表面を活性化した後に加圧接合するものでもよい。
次いで、回路基板1上に第2のバンプB2(Auバンプ或いははんだバンプ)を形成し、回路基板1の第2のバンプB2とインターポーザ3の下面3bに形成される電極3cとを電気的に接合させる(図3(b)参照)。
このとき第2のバンプB2とインターポーザ3とは、第2のバンプB2を加熱接合により接合したものとすれば、加熱接合時の加熱及び冷却により、回路基板1が膨張、収縮するので、これに追従するインターポーザ3に半導体素子2と回路基板1の膨張率の差を吸収するための撓みを形成することができる(図3(c)参照)。
すなわち、この加熱により回路基板1は膨張し、リフロー接合の後、220℃以下になると第2バンプB2が凝固し、常温に戻るまで回路基板1とインターポーザ3が熱収縮する。このとき、インターポーザ3がシリコンでなり、100μm以下の厚みで構成されていれば、回路基板1とシリコンの線膨張係数の差による熱収縮量の差がインターポーザ3の撓みとして残る。このように、この製造方法によれば、本発明の半導体装置Aを容易に製造することができ、ここで用いられるインターポー3の適度な撓みを容易に形成することができる。
なお、ここで接合方法は上記の方法に限定されるものではなく、また本発明の半導体装置Aの全体形状、半導体素子やバンプ等の形状及び数値等は上記の記載や図例のものに限定されないことは言うまでもない。
半導体素子2とインターポーザ3とは、半導体素子2の表面の電極(不図示)と、インターポーザ3の上面3aに形成された第1のバンプB1を介して電気的に接合され、インターポーザ3と回路基板1とは、インターポーザ3の上面3aに予め形成された第2のバンプB2を介して電気的に接合されている。
ここで回路基板1は、回路基板1は、セラミックやFR−4を代表とする有機樹脂基板等からなり、第1のバンプB1及び第2のバンプB2をスタッドバンプにより形成する場合は、Auワイヤ(直径18〜35μm)の先端をスパーク等によって溶融させ形成したボールをインターポーザ3へ熱圧着し、Auワイヤから切離して、30〜100μmのバンプを形成する。
逆に、図5(b)は、本発明の半導体装置Aの回路基板1が冷却され矢印方向に収縮した状態を示している。この場合、インターポーザ3は、図5(b)に示すように、回路基板1の熱収縮に追従するように、より一層撓みが増した状態となる。このように、インターポーザ3によって、回路基板1の熱応力による収縮を吸収できるので、半導体素子2とインターポーザ3との接合に何ら悪影響を及ぼすおそれがない。
図6は、本実施例の回路基板1の構成を異にした半導体装置の基本構造を説明する断面図である。ここでは、回路基板1を半導体素子2が接触しないように切欠穴状に形成し、回路基板1の切欠部1dの上端に回路基板1側の電極(不図示)を形成して構成されている。なお、第1のバンプB1、第2のバンプB2の構成等は上述の実施例を同様であるので、説明を割愛する。
半導体素子2とインターポーザ3とは、半導体素子2の表面の電極(不図示)と、インターポーザ3の上面3aに形成された第1のバンプB1を介して電気的に接合され、インターポーザ3と回路基板1とは、インターポーザ3の上面3aに予め形成された第2のバンプB2を介して電気的に接合されている点は上述の実施例と同様で、インターポーザ3と第1のバンプを介して接合された半導体素子2が、切欠部1dに落とし込まれるように下向きに構成され、インターポーザ3と回路基板1とが、回路基板1の切欠部1dの上端に形成された電極と第2のバンプB2を介して接合されることにより、半導体素子2が吊り下げ保持されて構成される。
なお、この構成では、半導体素子2がインターポーザ3を用いてぶら下がった状態となるため、インターポーザ3を上述の例より厚みを持たせ、厚みを300μm以下のものとしてもよい。このとき、インターポーザ3は樹脂基板であるフレキシブル基板とすれば、電気配線を多層にすることができ、高密度な回路設計を構成することができる。
また図6に示すように、インターポーザ3と半導体素子2との接合間及びインターポーザ3と回路基板1との接合間にエポキシ樹脂等のアンダーフィル材4を充填してやれば、接合間の補強材となる。
まず、インターポーザ3の上面3aに第1のバンプB1及び第2のバンプ(Auバンプ)を形成し、半導体素子2の電極2aと第1のバンプB1を電気的に接合させる(図7(a)参照)。
このとき第1のバンプB1と半導体素子2とは、超音波を用いて常温接合したものとすれば、熱応力を発生させることなく接合できる。常温接合は、上記の他、Arプラズマを照射して接合表面を活性化した後に加圧接合するものでもよい。
次いで、回路基板1の外周部1bの上端に形成された電極1cの上にエポキシ樹脂等のアンダーフィル材4を充填しておき、その上に第2のバンプB2を荷重(100g/bump)かけて圧着させる。このとき、半導体素子2を搭載したインターポーザ3は図7(a)の状態から反転させた状態で回路基板1側と接合される(図7(b)参照)。
加圧により、インターポーザ3に形成された第2のバンプB2がアンダーフィル材4を押しのけて回路基板1の電極1cと接触し、加圧と同時に熱を加えるとアンダーフィル材4が硬化し、第2のバンプB2が該電極1cと接触した状態で固定される(図7(c)参照)。ここでの加熱温度はアンダーフィル材に用いる樹脂によって異なるが、260℃では5秒程度、200℃では10秒程度の加熱を行う。
すなわち、この加熱により回路基板1は膨張し、常温に戻るまで回路基板1とインターポーザ3が熱収縮する。このとき、インターポーザ3がシリコンでなり、100μm以下の厚みで構成されていれば、回路基板1とシリコンの線膨張係数の差による熱収縮量の差がインターポーザ3の撓みとして残る。
以上、この製造方法によれば、本発明の半導体装置Aを容易に製造することができ、ここで用いられるインターポーザ3の適度な撓みを容易に形成することができる。
なお、ここで接合方法は上記の方法に限定されるものではなく、また本発明の半導体装置Aの全体形状、半導体素子やバンプ等の形状及び数値等は上記の記載や図例のものに限定されないことは言うまでもない。
1 回路基板
2 半導体素子
3 インターポーザ
4 アンダーフィル材
Claims (3)
- 半導体素子と回路基板とが、導電パターンを形成した薄肉フィルム状のインターポーザを介して電気的に接合して構成された半導体装置であって、
上記回路基板は、外周部を有し、上記半導体素子の厚み以上の深さに形成された凹部を形成しており、
上記インターポーザの同一面に第1のバンプと第2のバンプを形成し、上記第1のバンプを介して半導体素子と接合されたインターポーザは、該半導体素子を下方に向け、該半導体素子の全体部分が上記凹部に落とし込まれるように吊り下げ保持した状態で、上記凹部の上記外周部に形成された上記第2のバンプで接合支持されており、
上記インターポーザは、上記第2のバンプの周辺部に撓みを有するようにして、該第2のバンプによって、上記回路基板上に浮き上がった状態で接合支持されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置おいて、
上記インターポーザは、柔軟性を有する程度まで薄肉にしたシリコンで構成されていることを特徴とする半導体装置。 - 請求項1または請求項2に記載の半導体装置を製造する方法であって、
上記半導体素子と上記インターポーザとを上記第1のバンプを介して常温接合した後、
該インターポーザと上記回路基板とを、上記第2のバンプを介して加熱接合により接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010065379A JP5177910B2 (ja) | 2010-03-23 | 2010-03-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010065379A JP5177910B2 (ja) | 2010-03-23 | 2010-03-23 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123897A Division JP4894159B2 (ja) | 2005-04-21 | 2005-04-21 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141365A JP2010141365A (ja) | 2010-06-24 |
JP5177910B2 true JP5177910B2 (ja) | 2013-04-10 |
Family
ID=42351142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010065379A Expired - Fee Related JP5177910B2 (ja) | 2010-03-23 | 2010-03-23 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5177910B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213497A (ja) * | 1995-02-03 | 1996-08-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3533284B2 (ja) * | 1996-04-24 | 2004-05-31 | 新光電気工業株式会社 | 半導体装置用基板及びその製造方法並びに半導体装置 |
JPH11340356A (ja) * | 1998-05-28 | 1999-12-10 | Nec Kansai Ltd | 半導体装置 |
JP2000012733A (ja) * | 1998-06-25 | 2000-01-14 | Toshiba Corp | パッケージ型半導体装置 |
US6154370A (en) * | 1998-07-21 | 2000-11-28 | Lucent Technologies Inc. | Recessed flip-chip package |
JP2001217280A (ja) * | 2000-02-07 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体実装構造 |
JP3892774B2 (ja) * | 2002-08-13 | 2007-03-14 | 富士通株式会社 | 半導体装置の製造方法 |
JP3967263B2 (ja) * | 2002-12-26 | 2007-08-29 | セイコーインスツル株式会社 | 半導体装置及び表示装置 |
-
2010
- 2010-03-23 JP JP2010065379A patent/JP5177910B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010141365A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI540693B (zh) | 封裝表面具接合元件的微電子元件 | |
US8461690B2 (en) | Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process | |
JP4551255B2 (ja) | 半導体装置 | |
US7586187B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
JP4917874B2 (ja) | 積層型パッケージ及びその製造方法 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
KR20030080032A (ko) | 플립 칩 상호연결을 구비한 칩 스케일 패키지 | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
JP2006222470A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5177910B2 (ja) | 半導体装置及びその製造方法 | |
JP2011187635A (ja) | 半導体装置およびその製造方法 | |
JP2009298118A (ja) | 記録ヘッド及び記録ヘッドの製造方法 | |
JP2010251547A (ja) | 半導体装置及びその製造方法 | |
JP5150578B2 (ja) | 半導体装置及びその製造方法 | |
JP5812123B2 (ja) | 電子機器の製造方法 | |
JP4466497B2 (ja) | センサモジュール | |
JP2005093780A (ja) | 半導体装置 | |
US9881890B2 (en) | Semiconductor module, bonding jig, and manufacturing method of semiconductor module | |
JP4606783B2 (ja) | 半導体装置 | |
JP2009218390A (ja) | 半導体装置およびその製造方法 | |
JP2005340588A (ja) | 半導体装置およびその製造方法 | |
JP2002299374A (ja) | 半導体装置及びその製造方法 | |
JP2004055937A (ja) | 半導体装置およびその製造方法 | |
KR101178840B1 (ko) | 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100415 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
LAPS | Cancellation because of no payment of annual fees |