KR101178840B1 - 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법 - Google Patents

반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR101178840B1
KR101178840B1 KR20100088822A KR20100088822A KR101178840B1 KR 101178840 B1 KR101178840 B1 KR 101178840B1 KR 20100088822 A KR20100088822 A KR 20100088822A KR 20100088822 A KR20100088822 A KR 20100088822A KR 101178840 B1 KR101178840 B1 KR 101178840B1
Authority
KR
South Korea
Prior art keywords
substrate
pad
circuit pattern
semiconductor package
piezoelectric element
Prior art date
Application number
KR20100088822A
Other languages
English (en)
Other versions
KR20120026740A (ko
Inventor
이대웅
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20100088822A priority Critical patent/KR101178840B1/ko
Publication of KR20120026740A publication Critical patent/KR20120026740A/ko
Application granted granted Critical
Publication of KR101178840B1 publication Critical patent/KR101178840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지용 기판은, 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체; 상기 기판 몸체의 상기 일면 상에 형성되며, 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 트레이스부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴; 및 상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴;을 포함한다.

Description

반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법{Substrate for semiconductor package and semiconductor package using the substrate and method of manufacturing semiconductor package using the same}
본 발명은 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 반도체 패키지의 제조방법에 관한 것으로, 보다 상세하게는, 실장 신뢰성을 향상시킬 수 있는 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전 되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적?전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
한편, 전기적 신뢰성을 만족시키기 위한 패키징 기술에서 그 연결부재로, 예를 들어, 전도성 와이어, 범프 및 솔더 볼을 사용한다. 여기서, 상기 전도성 와이어, 범프 및 솔더 볼은, 예를 들어, 솔더(Solder) 또는 금(Gold) 등의 전기 전도성 부재를 사용하여 형성한다.
그러나, 전술한 전도성 와이어의 경우에는 동작 자유도가 큰 연결부재이기 때문에 위치 보정을 통한 연결이 가능하다는 잇점이 있으나, 상기 범프 또는 솔더 볼의 경우에는 동작 자유도가 극히 제한되어 있기 때문에 상기 전도성 와이어와 달리 위치 보정이 거의 불가능하다는 단점이 있다.
그래서, 상기 범프 또는 솔더 볼을 갖는 반도체칩 또는 패키지의 실장시 외부 압력 및 열에 의한 응력에 의하여, 예를 들어, 상기 반도체칩 또는 패키지의 중앙부분이 아래로 또는 위로 볼록하게 만곡되어 스마일(Smile) 형상의 휘어짐이 발생되어, 이로 인해, 기판의 패드부와 상기 범프 또는 솔더 볼의 정위치 접합이 불가능하게 되는 부정합(Mismatch)가 발생하게 된다.
이러한 현상으로 인하여, 상기 패드부에 상기 범프 또는 솔더 볼의 실장이 어려워 접합 신뢰성이 저하되는 문제가 발생하게 된다.
본 발명은 패드부의 위치를 보정하여 범프와 상기 패드부들 사이의 접합력 및 전기 전도를 개선하여 접합 신뢰성을 향상시킬 수 있는 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법을 제공한다.
일 견지에서, 본 발명의 실시예에 따른 반도체 패키지용 기판은, 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체; 상기 기판 몸체의 상기 일면 상에 형성되며, 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 응력 흡수부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴; 및 상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴;을 포함한다.
상기 응력 흡수부는 탄성 및 전기적 성질을 포함한 물질로 이루어진 것을 특징으로 한다.
상기 절연패턴은 솔더 레지스트인 것을 특징으로 한다.
상기 기판 몸체의 상기 타면 상에 추가 회로패턴과 상기 추가 회로패턴을 일부 노출시키는 추가 절연패턴을 더 포함하는 것을 특징으로 한다.
상기 추가 회로패턴 상에 상기 추가 회로패턴과 전기적으로 연결하는 외부 접속부재를 더 포함하는 것을 특징으로 한다.
이 견지에서, 본 발명의 실시예에 따른 반도체 패키지는, 청구항 1의 구성을 갖는 기판; 및 상기 기판의 일면 상에 배치되며, 상기 기판의 회로패턴의 패드부와 전기적으로 연결하는 연결부재를 갖는 반도체칩;을 포함한다.
상기 연결부재는 범프 또는 솔더 볼인 것을 특징으로 한다.
상기 기판의 타면 상에 추가 회로패턴과 상기 추가 회로패턴을 일부 노출시키는 추가 절연패턴을 더 포함하는 것을 특징으로 한다.
상기 추가 회로패턴 상에 상기 추가 회로패턴과 전기적으로 연결하는 외부 접속부재를 더 포함하는 것을 특징으로 한다.
상기 기판과 반도체칩들 사이에 개재된 언더필 물질을 더 포함하는 것을 특징으로 한다.
삼 견지에서, 본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체의 상기 일면 상에 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 응력 흡수부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴을 형성하는 단계; 상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴을 형성하는 단계; 상기 기판의 일면 상에 상기 패드부와 전기적으로 연결하는 연결부재를 갖는 반도체칩을 실장하는 단계; 및 상기 압전소자부에 선택적으로 전압을 인가하여 상기 패드부와 상기 연결부재의 부정합을 보정하는 단계;를 포함한다.
상기 응력 흡수부는 탄성 및 전기적 성질을 포함한 물질로 이루어진 것을 특징으로 한다.
상기 절연패턴은 솔더 레지스트인 것을 특징으로 한다.
상기 기판 몸체의 상기 타면 상에 추가 회로패턴과 상기 추가 회로패턴을 일부 노출시키는 추가 절연패턴을 더 포함하는 것을 특징으로 한다.
상기 추가 회로패턴 상에 상기 추가 회로패턴과 전기적으로 연결하는 외부 접속부재를 더 포함하는 것을 특징으로 한다.
상기 연결부재는 범프 또는 솔더 볼인 것을 특징으로 한다.
상기 기판과 반도체칩들 사이에 개재된 언더필 물질을 더 포함하는 것을 특징으로 한다.
상기 압전소자부에 선택적으로 전압을 인가하여 상기 패드부와 상기 연결부재의 부정합을 보정하는 단계에서, 상기 압전소자부에 인가하는 전압은 1～10V인 것을 특징으로 한다.
사 견지에서, 본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체의 상기 일면 상에 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 응력 흡수부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴을 형성하는 단계; 상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴을 형성하는 단계; 상기 기판의 일면 상부에 연결부재를 갖는 반도체칩을 마련하는 단계; 상기 압전소자부에 선택적으로 전압을 인가하여 상기 패드부와 상기 연결부재의 부정합을 보정하는 단계; 및 상기 기판의 일면 상에 상기 패드부와 전기적으로 연결하는 연결부재를 갖는 상기 반도체칩을 실장하는 단계;를 포함한다.
본 발명은 패드부 양측면에 형성된 응력 흡수부와 전압 인가시 부피가 팽창되는 압전물질을 포함하는 압전소자부를 통하여 상기 패드부의 위치를 능동적으로 이동시킴으로써, 반도체칩 또는 패키지의 미소 형상 변형에 의해 발생되는 범프와 상기 패드부들 사이의 부정합(Mismatch)을 보정할 수 있다.
따라서, 본 발명은 상기 범프와 패드부들 사이의 부정합을 보정함으로써, 상기 범프와 패드부들 사이의 접합력 및 전기 전도를 개선할 수 있어 접합 신뢰성을 향상시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 반도체 패키지용 기판을 도시한 단면도이다.
도 1b는 본 발명의 일 실시예 따른 회로패턴을 도시한 평면도이다.
도 2a 및 도 2b는 전압 인가시 부피 팽창하는 특성을 갖는 압전소자부의 특성을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 4a 및 도4b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도이다.
도 5a 내지 도 5c는 압전소자부에 의한 패드부의 위치 변경을 설명하기 위한 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a는 본 발명의 일 실시예에 따른 반도체 패키지용 기판을 도시한 단면도이고, 도 1b는 본 발명의 회로패턴을 설명하기 위해 도시한 평면도이다.
도 1a를 참조하면, 본 발명에 따른 반도체 패키지용 기판(130)은, 기판 몸체(100), 패드부(102), 트레이스부(102b), 응력 흡수부(103) 및 압전소자부(104)를 포함하는 회로패턴(105)을 포함한다.
구체적으로, 상기 기판 몸체(100)는 일면 및 상기 일면에 대향하는 타면을 가지며, 예를 들어, 인쇄회로기판(Printed circuit board; PCB)일 수 있다.
상기 회로패턴(105)은 상기 기판 몸체(100)의 상기 일면 상에 형성된다. 여기서, 상기 회로패턴(105)은, 도 1b에서와 같이, 평면상에서 보았을 때, 패드부(102), 상기 패드부(102)와 전기적으로 연결하는 트레이스부(102b), 상기 패드부(102)와 상기 트레이스부(102b) 사이에 개재된 응력 흡수부(103) 및 상기 패드부(102)와 연결되며 상기 응력 흡수부(103)에 대향하는 부분에 형성된 압전소자부(104)를 포함한다.
상기 패드부(102) 및 상기 트레이스부(102b)는 전도성 금속물질, 예를 들어, Al 또는 Cu로 이루어지며, 상기 응력 흡수부(103)는 탄성 및 전기적 성질을 포함한 물질로 이루어진다. 이때, 상기 응력 흡수부(103)는 전기적 성질을 포함하는 물질로 이루어지기 때문에, 상기 패드부(102)와 상기 트레이스부(102b)들 간의 전기적 연결이 가능하다.
상기 압전소자부(104)는, 예를 들어, 어떤 결정에 압력을 가하면 전압(전위차)이 발생되고, 또 이들의 물질에 반대로 전압을 인가하면 물리적 변위가 생기는 원리를 이용한 물질로 이루어진다. 다시 말해서, 상기 압전소자부(104)는 전압의 인가량에 따라 부피가 팽창하거나 또는 수축되는 물질로 이루어진다.
한편, 상기 압전소자부(104)에 선택적으로 전압을 인가하여 상기 압전소자부(104)의 부피가 팽창할 경우, 상기 응력 흡수부(103)는 상기 패드부(102)가 미소하게 움직이면서 상기 트레이스부(102b)에 가하게 될 응력을 분포시키는 역할을 한다.
계속해서, 상기 기판 몸체(100)의 상기 일면 상에는 상기 패드부(102), 응력 흡수부(103) 및 압전소자부(104)를 일부 노출시키는 절연패턴(SR1)이 배치되어 있다. 상기 절연패턴(SR1)은, 예를 들어, 솔더 레지스트일 수 있다.
상기 기판 몸체(100)의 상기 타면 상에는 추가 회로패턴(106)과 상기 추가 회로패턴(106)을 일부 노출시키는 추가 절연패턴(SR2)이 배치되어 있다. 여기서, 상기 추가 회로패턴(106)은, 예를 들어, 볼 랜드일 수 있으며, 상기 추가 절연패턴(SR2)은, 예를 들어, 솔더 레지스트일 수 있다.
그리고, 자세하게 도시하여 설명하지 않았으나, 상기 추가 회로패턴(106) 상에는 후속의 솔더 볼과 같은 외부 접속부재가 부착됨이 바람직하다.
한편, 전술한 바와 같이, 압전소자부는 전압을 인가하는 양에 따라, 예를 들어, 부피가 팽창 또는 수축하는 특성을 갖는다.
이하에서는, 전압 인가시 압전소자부의 부피가 팽창하는 것을 설명하기 위하여 도 2a 및 도 2b를 도시하였다. 따라서, 도 2a 및 도 2b는 부피가 팽창하는 특성을 갖는 압전소자부의 특성을 나타낸 도면이며, 이를 간략하게 설명하면 하기와 같다.
도 2a를 참조하면, 압전소자부(104)에 전압을 인가하지 않을 경우, 예를 들어, 제1길이(L)를 갖는다.
도 2b를 참조하면, 상기 압전소자부(104)에 전압을 인가할 경우, 예를 들어, 상기 제1길이(L)를 갖는 상기 압전소자부(104)의 길이가 a만큼 팽창하여 증가하는 것을 알 수 있다.
전술한 바와 같이, 상기 압전소자부(104)는 전압을 인가하면 부피가 팽창하는 특성을 갖는다. 그래서, 상기 압전소자부(104)에 전압을 인가하면 a만큼의 길이가 증가하는 것을 알 수 있고, 상기 압전소자부(104)에 인가한 전압을 제거하면 다시 원상태로 돌아오는 것을 알 수 있다.
본 발명은 이러한 압전소자부의 특성을 이용하여 패드부의 위치를 능동적으로 이동시켜 후속의 반도체칩 또는 패키지의 미소 형상 변형에 의해 발생되는 범프와 상기 패드부들 사이의 부정합을 보정할 수 있다.
따라서, 본 발명은 상기 범프와 패드부들 사이의 부정합을 보정함으로써, 범프와 패드부들 사이의 접합력 및 전기 전도를 개선할 수 있어 접합 신뢰성을 향상시킬 수 있다.
한편, 도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이고, 이를 간략하게 설명하면 다음과 같다.
도 3을 참조하면, 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체(100)의 상기 일면 상에 회로패턴이 배치되어 있다.
상기 기판 몸체(100)는, 예를 들어, 인쇄회로기판(Printed circuit board; PCB)일 수 있으며, 플라스틱으로 이루어져 있기 때문에 후속하는 열처리 공정시 상기 기판 몸체(100)가 팽창되거나, 또는, 후속하는 냉각 공정시 상기 기판 몸체(100)가 수축될 수도 있다.
상기 회로패턴은 패드부(102), 트레이스부(102b), 응력 흡수부(103) 및 압전소자부(104)를 포함한다.
자세하게, 상기 회로패턴은, 평면상에서 보았을 때, 상기 패드부(102)와 전기적으로 연결하는 트레이스부(102b), 상기 패드부(102)와 상기 트레이스부(102b) 사이에 개재된 응력 흡수부(103) 및 상기 패드부(102)와 연결되며 상기 응력 흡수부(103)에 대향하는 부분에 형성된 압전소자부(104)를 포함한다.
여기서, 도면부호 102는 상기 압전소자부(104)에 전압을 인가하지 않았을 경우의 패드부를 나타내며, 도면부호 102a는 상기 압전소자부(104)에 전압을 인가하여 위치가 보정된 패드부를 나타낸다.
계속해서, 상기 기판 몸체(100)의 상기 일면 상에는 상기 패드부(102), 응력 흡수부(103) 및 압전소자부(104)를 일부 노출시키는 절연패턴(SR1)이 배치되어 있다. 상기 절연패턴(SR1)은, 예를 들어, 솔더 레지스트일 수 있다.
상기 기판 몸체(100)의 상기 일면 상에는 상기 회로패턴의 상기 패드부(102a)와 전기적으로 연결하는 연결부재(110)를 갖는 반도체칩(108)이 부착되어 있다. 상기 연결부재(110)는 범프 또는 솔더 볼일 수 있다.
한편, 상기 반도체칩(108) 대신에, 상기 기판 몸체(100)의 상기 일면 상에 상기 패드부(102a)와 전기적으로 연결하는 패키지를 부착할 수도 있다.
계속해서, 상기 기판 몸체(100)의 일면 상에는 상기 기판 몸체(100)와 상기 반도체칩(108)들 사이를 매립하는 언더필 물질(111)이 개재되어 있다. 이때, 상기 언더필 물질(111)을 통해, 상기 기판 몸체(100)와 상기 반도체칩(108)들 간의 접합 결합력을 더욱더 향상시켜 실장 신뢰성을 향상시킬 수 있다.
상기 기판 몸체(100)의 상기 타면 상에는 상기 추가 회로패턴(106)과 상기 추가 회로패턴(106)을 일부 노출시키는 추가 절연패턴(SR2)이 배치되어 있다. 상기 추가 회로패턴(106) 상에는 후속의 솔더 볼과 같은 외부 접속부재(112)가 부착됨이 바람직하다.
자세하게 설명하지 않았지만, 상기 기판 몸체(100), 회로패턴(105), 반도체칩(108), 그리고, 그 외의 구성들은 도 1a 및 도 1b에서의 그것들과 동일하며, 그 상세한 설명은 생략하도록 한다.
도 4a 및 도4b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도로서, 압전소자부에 전압을 인가하였을 때, 상기 압전소자부의 위치가 변경되는 것을 설명하기 위한 도면이다.
도 4a를 참조하면, 도 1a, 도 1b 및 도 3에서 전술한 바와 같이, 기판 몸체(100) 및 압전소자부(104)를 포함하는 회로패턴(105)을 포함하는 반도체 패키지용 기판(130) 상에 연결부재(110)를 갖는 반도체칩(108)을 실장하려고 한다.
이때, 상기 기판(130) 상에 상기 반도체칩(108)의 실장시, 예를 들어, 외부 압력 및 열에 의한 응력에 의하여 상기 반도체칩(108)의 중앙부분이 아래로 또는 위로 볼록하게 만곡되어 휘어지는 현상이 발생 될 수 있다. 이로 인해, 상기 기판(130)의 패드부(102)와 상기 연결부재(110)의 정위치 접합이 불가능하게 되는 부정합(Mismatch)가 발생될 수도 있다.
한편, 상기 반도체칩(108) 대신에 패키지(도시안됨)를 대체할 수 있다.
그리고, 도면부호 102는 압전소자부(104)에 전압을 인가하지 않았을 경우의 패드부를 나타낸다.
도 4b를 참조하면, 전압을 인가하면 부피가 팽창하는 특성을 갖는 상기 압전소자부(104)에 대하여 선택적으로 전압을 인가하여 상기 연결부재(110)와 상기 패드부(102)들 사이의 부정합을 보정해준다.
예를 들어, 부정합이 발생되어 연결부재(110)의 정위치 접합이 불가능한 부분의 압전소자부(104)에 대하여 선택적으로 전압을 인가하면 상기 압전소자부(104)의 부피를 팽창되면서 상기 패드부(102)의 위치가 변경(이동)되어 상기 연결부재(110)와 상기 패드부(102)들 사이의 부정합을 보정해줄 수 있다.
상기 압전소자부(104)에 선택적으로 인가되는 전압은, 예를 들어, 1～10V일 수 있으며, 상기 인가되는 전압에 의하여 상기 패드부(102)는, 예를 들어, 0.05mm 정도의 위치를 이동한다.
상기 패드부(102)의 위치 보정시 상기 압전소자부(104)에 의하여 능동적으로 이동되며 위치가 보정된 패드부(102a)에 의하여 상기 트레이스부(102b)에 가해지는 응력을 분산시키는 응력 탄성부(103)는 상기 압전소자부(104)의 부피 팽창에 의하여 수축된다.
전술한 바와 같이, 상기 압전소자부(104)는 전압을 인가하는 양에 따라 부피가 팽창 또는 수축하는 특성을 가진다고 설명한 바 있다.
도면부호 A는, 압전소자부(104)에 전압을 인가하여 부피를 수축시킴과 동시에 응력 탄성부(103)를 팽창시켜, 화살표 방향과 같이, 패드부(102)의 위치가 보정된 것을 나타내며, 도면부호 B는, 압전소자부(104)에 전압을 인가하여 부피를 팽창시킴과 동시에 응력 탄성부(103)를 수축시켜, 화살표 방향과 같이, 패드부(102)의 위치가 보정된 것을 나타낸다.
이를 통해, 부정합이 발생되어 연결부재(110)의 정위치 접합이 불가능한 부분의 접합을 개선하여 접합 신뢰성을 향상시킬 수 있다. 여기서, 도면부호 102a는 위치가 보정된 패드부를 나타낸다.
한편, 전술한 본 발명은 상기 패드부(102)의 위치 보정을 2가지 방법을 통하여 수행할 수 있다.
우선, 첫 번째 방법으로, 상기 기판(130) 상에 상기 반도체칩(108)을 실장한 후에, 상기 압전소자부(104)에 선택적으로 전압을 인가하여 상기 패드부(102)와 상기 연결부재(110)의 부정합을 보정해주는 방법이 있다.
이와 다르게, 두 번째 방법으로, 상기 기판(130) 상에 상기 반도체칩(108)을 실장하기 전에, 상기 압전소자부(104)에 선택적으로 전압을 인가하여 상기 패드부(102)와 상기 연결부재(110)의 부정합을 보정해준 다음 상기 반도체칩(108)을 상기 기판(130) 상에 실장하는 방법이 있다.
한편, 기판 몸체는 온도에 따라 상기 기판 몸체의 부피가 팽창 또는 수축으로 인하여 상기 기판 몸체의 패드부와 반도체칩의 연결부재들 간의 정위치 접합이 불가능하게 되어 부정합(Mismatch)이 발생되는 경우가 있다.
이하에서는, 전술한 기판 몸체의 부피 팽창 또는 수축에 따른, 즉, 기판 몸체의 변형에 따른 압전소자부에 의한 패드부의 위치 변경을 설명하도록 한다.
도 5a 내지 도 5c는 이를 설명하기 위한 단면도들이다.
도 5a를 참조하면, 패드부(202)를 갖는 기판 몸체(200) 상에 연결부재(210)를 갖는 반도체칩(208)을 고온에서 실장할 경우, 열에 의하여 상기 기판 몸체(200)가 팽창될 수 있는데, 예를 들어, 상기 반도체칩(208)의 가장자리부에 위치한 상기 연결부재(210)와 상기 기판 몸체(200)의 가장자리부에 위치한 패드부(202)들 간의 전기적 연결이 불가능하여 부정합이 발생될 수 있다.
상기 부정합의 발생으로 인하여 상기 연결부재(210)와 상기 패드부(202)들 간의 전기적 연결을 가능하도록 하기 위하여, 상기 패드부(202)에 인접한 위치에 연결되며 상기 부정합이 발생되어 연결부재(110)의 정위치 접합이 불가능한 부분의 압전소자부(104)에 대하여 선택적으로 전압을 인가하여 상기 패드부(202)의 위치를 변경하여 보정할 수 있다.
여기서, 도시된 화살표 방향은, 예를 들어, 상기 반도체칩(208)의 가장자리부에 위치한 상기 연결부재(210)와 상기 기판 몸체(200)의 가장자리부에 위치한 패드부(202)들 간의 전기적 연결이 가능하도록 상기 패드부(202)의 위치를 보정한 방향이며, 도면부호 202a는 위치가 보정된 패드부를 나타낸다.
본 발명은, 전압을 인가하여 상기 패드부(202)의 위치를 변경하는 이러한 보정을 통하여 상기 연결부(210)와 패드부(202)들 사이의 접합력 및 전기 전도를 개선할 수 있어 접합 신뢰성을 향상시킬 수 있다.
이어서, 도 5b에 도시된 바와 같이, 상기 보정된 패드부(202a)에 전압을 제거할 경우, 상기 보정된 패드부(202a)는 기존의 위치로 복원된다. 이때, 상기 반도체칩(208)의 가장자리부에 부착되어 있는 연결부재(210)는 비스듬하게 구현될 수 있다.
이를, 도 5c에 도시된 바와 같이, 기존의 위치로 복원된 패드부(202)를 갖는 기판 몸체(200)를 냉각할 경우, 상기 기판 몸체(200)는, 예를 들어, 플라스틱으로 이루어진 인쇄회로기판이기 때문에 수축되며, 상기 기판 몸체(200)의 수축에 의하여 응력이 감소되어, 도 5b에서의 비스듬하게 구현된 상기 연결부재(210)를 안정적으로 구현하여 접합할 수 있다.
전술한 도 5a 내지 도 5c는 전압 인가시 압전소자부의 위치 변경과 후속의 냉각 공정시 기판 몸체의 팽창 및 수축에 의한 기판 변형을 설명하기 위한 도면들로서, 이러한 특성을 통하여 패드부의 위치를 보정하여 범프와 상기 패드부들 사이의 접합력 및 전기 전도를 개선하여 접합 신뢰성을 향상시킬 수 있다.
한편, 자세하게 설명하지 않았지만, 상기 도 5a 내지 도 5c의 기판 몸체(200), 패드부(202), 반도체칩(208), 연결부재(210), 그리고, 그 외의 구성들은 도 1a 및 도 1b에서의 그것들과 동일하며, 그 상세한 설명은 생략하도록 한다.
전술한 바와 같이, 본 발명은 패드부 양측면에 응력 흡수부와 전압 인가시 부피가 팽창되는 압전물질을 포함하는 압전소자부를 배치시킨다. 여기서, 상기 응력 흡수부와 상기 압전소자부는 상기 패드부와 연결되며, 상기 응력 흡수부와 상기 압전소자부는 동일선상에서 보았을 때, 서로 대응하는 위치에 배치됨이 바람직하다.
이러한 구성을 통해, 본 발명은 전압 인가시 상기 압전소자부의 위치를 능동적으로 이동시켜 상기 압전소자부와 연결된 상기 패드부의 위치 또한 능동적으로 이동시킴으로써, 반도체칩 또는 패키지의 미소 형상 변형, 예를 들어, '휨 현상'에 의하여 발생되는 범프와 같은 접속부재와 상기 패드부들 사이의 부정합(Mismatch)을 보정할 수 있다.
결과적으로, 본 발명은 상기 응력 흡수부 및 압전소자부를 이용하여 상기 패드부의 위치조절이 가능하기 때문에, 상기 접속부재와 상기 패드부들 사이의 부정합을 보정하여 상기 접속부재와 상기 패드부들 사이의 접합력 및 전기전도를 개선할 수 있으므로 실장 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 기판 몸체 102a : 패드부
102b : 트레이스부 103 : 응력 흡수부
104 : 압전소자부 105 : 회로패턴

Claims (19)

  1. 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체;
    상기 기판 몸체의 상기 일면 상에 형성되며, 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 응력 흡수부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴; 및
    상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴;
    을 포함하는 반도체 패키지용 기판.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 응력 흡수부는 탄성 및 전기적 성질을 포함한 물질로 이루어진 것을 특징으로 하는 반도체 패키지용 기판.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 절연패턴은 솔더 레지스트인 것을 특징으로 하는 반도체 패키지용 기판.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 기판 몸체의 상기 타면 상에 추가 회로패턴과 상기 추가 회로패턴을 일부 노출시키는 추가 절연패턴을 더 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 추가 회로패턴 상에 상기 추가 회로패턴과 전기적으로 연결하는 외부 접속부재를 더 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  6. 청구항 1의 구성을 갖는 기판; 및
    상기 기판의 일면 상에 배치되며, 상기 기판의 회로패턴의 패드부와 전기적으로 연결하는 연결부재를 갖는 반도체칩;
    을 포함하는 반도체 패키지.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    상기 연결부재는 범프 또는 솔더 볼인 것을 특징으로 하는 반도체 패키지.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    상기 기판의 타면 상에 추가 회로패턴과 상기 추가 회로패턴을 일부 노출시키는 추가 절연패턴을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서,
    상기 추가 회로패턴 상에 상기 추가 회로패턴과 전기적으로 연결하는 외부 접속부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    상기 기판과 반도체칩들 사이에 개재된 언더필 물질을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체의 상기 일면 상에 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 응력 흡수부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴을 형성하는 단계;
    상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴을 형성하는 단계;
    상기 기판의 일면 상에 상기 패드부와 전기적으로 연결하는 연결부재를 갖는 반도체칩을 실장하는 단계; 및
    상기 압전소자부에 선택적으로 전압을 인가하여 상기 패드부와 상기 연결부재의 부정합을 보정하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 응력 흡수부는 탄성 및 전기적 성질을 포함한 물질로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 절연패턴은 솔더 레지스트인 것을 특징으로 하는 반도체 패키지의 제조방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 기판 몸체의 상기 타면 상에 추가 회로패턴과 상기 추가 회로패턴을 일부 노출시키는 추가 절연패턴을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 추가 회로패턴 상에 상기 추가 회로패턴과 전기적으로 연결하는 외부 접속부재를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 연결부재는 범프 또는 솔더 볼인 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 기판과 반도체칩들 사이에 개재된 언더필 물질을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 압전소자부에 선택적으로 전압을 인가하여 상기 패드부와 상기 연결부재의 부정합을 보정하는 단계에서, 상기 압전소자부에 인가하는 전압은 1～10V인 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 일면 및 상기 일면에 대향하는 타면을 갖는 기판 몸체의 상기 일면 상에 패드부, 상기 패드부와 전기적으로 연결하는 트레이스부, 상기 패드부와 상기 트레이스부 사이에 개재된 응력 흡수부 및 상기 패드부와 연결되며 상기 응력 흡수부에 대응하는 부분에 형성된 압전소자부를 포함하는 회로패턴을 형성하는 단계;
    상기 기판 몸체의 상기 일면 상에 상기 패드부를 노출시키는 절연패턴을 형성하는 단계;
    상기 기판의 일면 상부에 연결부재를 갖는 반도체칩을 마련하는 단계;
    상기 압전소자부에 선택적으로 전압을 인가하여 상기 패드부와 상기 연결부재의 부정합을 보정하는 단계; 및
    상기 기판의 일면 상에 상기 패드부와 전기적으로 연결하는 연결부재를 갖는 상기 반도체칩을 실장하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
KR20100088822A 2010-09-10 2010-09-10 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법 KR101178840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100088822A KR101178840B1 (ko) 2010-09-10 2010-09-10 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100088822A KR101178840B1 (ko) 2010-09-10 2010-09-10 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20120026740A KR20120026740A (ko) 2012-03-20
KR101178840B1 true KR101178840B1 (ko) 2012-09-03

Family

ID=46132447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100088822A KR101178840B1 (ko) 2010-09-10 2010-09-10 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101178840B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836652B1 (ko) 2007-03-07 2008-06-10 삼성전기주식회사 압전성 웨이퍼를 이용한 패키지 및 그 제조방법
JP2009117692A (ja) 2007-11-08 2009-05-28 Seiko Epson Corp 電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836652B1 (ko) 2007-03-07 2008-06-10 삼성전기주식회사 압전성 웨이퍼를 이용한 패키지 및 그 제조방법
JP2009117692A (ja) 2007-11-08 2009-05-28 Seiko Epson Corp 電子装置の製造方法

Also Published As

Publication number Publication date
KR20120026740A (ko) 2012-03-20

Similar Documents

Publication Publication Date Title
TWI540693B (zh) 封裝表面具接合元件的微電子元件
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US6507119B2 (en) Direct-downset flip-chip package assembly and method of fabricating the same
JP4917874B2 (ja) 積層型パッケージ及びその製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
JP2015038927A (ja) 電子装置及び電子装置の製造方法
JP2009527893A (ja) 柔軟介入物接触を有するバンプなしフリップチップ組立体
JP2009130362A (ja) 薄型半導体装置
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
KR101178840B1 (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법
JP4943959B2 (ja) 半導体装置
US20050196907A1 (en) Underfill system for die-over-die arrangements
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP4606783B2 (ja) 半導体装置
US20130069226A1 (en) Semiconductor package having interposer
JP4894159B2 (ja) 半導体装置及びその製造方法
US8703533B2 (en) Semiconductor package and method for manufacturing the same
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
KR101142341B1 (ko) 반도체 패키지의 제조방법
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2002299374A (ja) 半導体装置及びその製造方法
KR101261484B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee