KR101142341B1 - 반도체 패키지의 제조방법 - Google Patents
반도체 패키지의 제조방법 Download PDFInfo
- Publication number
- KR101142341B1 KR101142341B1 KR1020100093222A KR20100093222A KR101142341B1 KR 101142341 B1 KR101142341 B1 KR 101142341B1 KR 1020100093222 A KR1020100093222 A KR 1020100093222A KR 20100093222 A KR20100093222 A KR 20100093222A KR 101142341 B1 KR101142341 B1 KR 101142341B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor chip
- manufacturing
- semiconductor package
- abandoned
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 칩과 기판 사이의 공간을 안정적으로 충진할 수 있는 반도체 패키지의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지의 제조방법은, 반도체 칩의 일면 상에 다수의 본딩 패드 및 더미 패드를 형성하는 단계, 상기 반도체 칩의 상기 본딩 패드 상에 접속부재를 부착함과 아울러 상기 반도체 칩의 더미 패드 상에 다수의 볼 타입 충진물질을 각각 부착하는 단계, 상면에 상기 본딩 패드와 대응하는 본드 핑거가 배치된 기판의 상면 상에 상기 접속부재를 매개로 하여 상기 반도체 칩을 플립 칩 본딩하는 단계 및 상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계를 포함한다.
Description
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 보다 상세하게, 반도체 칩과 기판 사이의 공간을 안정적으로 충진할 수 있는 반도체 패키지의 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 기판 및 상기 기판 상에 안착된 반도체 칩을 포함하며, 상기 반도체 칩을 상기 기판과 전기적으로 연결시키기 위해 와이어 본딩하는 방식 또는 범프를 형성하는 방식을 적용한다.
상기 와이어 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판 상에 접착제의 재하에 반도체 칩을 부착하고, 상기 기판과 상기 반도체 칩이 전기적으로 연결되도록 상기 반도체 칩의 본딩 패드와 상기 기판의 본드 핑거를 와이어 본딩 공정을 통해 금속 와이어로 연결한다. 하지만, 상기 와이어 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 상기 금속 와이어를 통하여 반도체 칩과 기판 간의 전기적인 신호 교환이 이루어지기 때문에 반도체 패키지의 동작속도가 느리며, 많은 수의 와이어가 사용되는 것으로 인해 반도체 칩의 전기적 특성 열화가 발생되는 단점이 있다.
상기 범프를 형성하는 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판 상에 금속 범프의 개재 하에 반도체 칩을 플립 칩 본딩함으로써, 상기 기판과 상기 반도체 칩이 상기 범프에 의해 전기적으로 연결된다. 그리고 나서, 상기 반도체 칩과 기판 사이의 공간을 충진하기 위한 언더필 공정을 수행한다.
구체적으로, 상기 언더필 공정은 플로우(Flow) 타입으로 수행하는데, 상기 플로우 타입의 언더필 공정이란, 기판 상에 반도체 칩을 플립 칩 본딩한 후에 상기 반도체 칩 주변으로 액체 상태의 충진물질을 흘려넣는 방식의 공정으로서, 상기 액체 상태 충진물질 자체의 유동성과 표면 장력 등을 이용하여 반도체 칩과 기판 사이의 공간에 충진물질을 채워넣는 방식이다.
그러나, 전술한 종래 기술의 경우에는, 상기 플로우 타입의 언더필 공정시 액체 상태의 충진물질이 반도체 칩과 기판 사이의 공간에 원활하게 흘러들어가지 못해 상기 반도체 칩과 기판 사이의 공간에 보이드(Void)가 발생된다. 즉, 상기 액체 상태의 충진물질은 기판 상에 반도체 칩이 플립 칩 본딩된 상태에서 상기 반도체 칩 가장자리 부분을 통해 플로우되기 때문에, 상기 반도체 칩의 중앙 하부까지 제대로 플로우되기 어려우며, 이로 인해, 상기 반도체 칩의 중앙 하부에 보이드가 발생되어 반도체 칩과 기판 사이의 공간이 제대로 충진되기 어렵다.
특히, 반도체 패키지의 소형화 추세에 부합하여 상기 반도체 칩과 기판 사이의 공간이 감소됨에 따라, 상기 액체 상태의 충진물질이 제대로 플로우되는 것이 더욱 어려워지고 있으며, 그 결과, 상기 반도체 칩과 기판 사이의 공간을 안정적으로 충진할 수 있는 기술이 요구되고 있는 실정이다.
본 발명은 반도체 칩과 기판 사이의 공간을 안정적으로 충진할 수 있는 반도체 패키지의 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 반도체 칩의 일면 상에 다수의 본딩 패드 및 더미 패드를 형성하는 단계, 상기 반도체 칩의 상기 본딩 패드 상에 접속부재를 부착함과 아울러 상기 반도체 칩의 더미 패드 상에 다수의 볼 타입 충진물질을 각각 부착하는 단계, 상면에 상기 본딩 패드와 대응하는 본드 핑거가 배치된 기판의 상면 상에 상기 접속부재를 매개로 하여 상기 반도체 칩을 플립 칩 본딩하는 단계 및 상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계를 포함한다.
상기 접속부재는 범프를 포함한다.
상기 더미 패드는 상기 본딩 패드와 동일한 재질로 형성한다.
상기 볼 타입 충진물질은, B-스테이지 상태의 에폭시 물질을 볼 타입 틀에 주입하고 이를 경화시켜 형성한다.
상기 경화는 150～200℃의 온도 조건으로 수행한다.
상기 경화된 볼 타입 충진물질은 겔(Gel) 또는 고체 상태를 갖는다.
상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계는, 상기 플립 칩 본딩 단계시 가해지는 열 또는 압력 중 적어도 어느 하나를 사용하여 수행한다.
상기 기판은 상기 상면에 리세스부를 구비하고 있으며, 상기 기판의 본드 핑거는 상기 리세스부에 배치된다.
상기 볼 타입 충진물질은 상기 접속부재의 높이보다 높은 높이를 갖는다.
본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은, 기판의 상면에 다수의 본드 핑거 및 더미 패드를 형성하는 단계, 상기 기판 상면의 더미 패드 상에 다수의 볼 타입 충진물질을 부착하는 단계, 일면에 상기 본드 핑거과 대응하는 본딩 패드가 배치된 반도체 칩의 상기 본딩 패드 상에 접속부재를 부착하는 단계, 상기 기판의 상면 상에 상기 접속부재를 매개로 하여 상기 반도체 칩을 플립 칩 본딩하는 단계 및 상기 플립 칩 본딩된 반도체 칩과 상기 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계를 포함한다.
상기 접속부재는 범프를 포함한다.
상기 더미 패드는 상기 본딩 패드와 동일한 재질로 형성한다.
상기 볼 타입 충진물질은, B-스테이지 상태의 에폭시 물질을 볼 타입 틀에 주입하고 이를 경화시켜 형성한다.
상기 경화는 150～200℃의 온도 조건으로 수행한다.
상기 경화된 볼 타입 충진물질은 겔(Gel) 또는 고체 상태를 갖는다.
상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계는, 상기 플립 칩 본딩 단계시 가해지는 열 또는 압력 중 적어도 어느 하나를 사용하여 수행한다.
상기 기판은 상기 상면에 리세스부를 구비하고 있으며, 상기 기판의 본드 핑거는 상기 리세스부에 배치된다.
상기 볼 타입 충진물질은 상기 접속부재의 높이보다 높은 높이를 갖는다.
본 발명은, 기판 또는 반도체 칩 상에 다수의 볼 타입 충진물질을 부착하고 상기 반도체 칩을 기판 상에 플립 칩 본딩시킴과 동시에 상기 볼 타입 충진물질을 액화시켜 상기 반도체 칩과 기판 사이의 공간을 상기 충진물질로 충진시킨다.
이에 따라, 본 발명은 기판 또는 반도체 칩 상에 다수개의 볼 타입 충진물질이 부착된 상태에서 상기 반도체 칩이 플립 칩 본딩되고, 이와 동시에, 상기 플립 칩 본딩시 가해지는 열 및 압력에 의해 상기 볼 타입 충진물질이 액화됨에 따라, 상기 반도체 칩과 기판 사이의 공간을 안정적으로 충진시킬 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도이다.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 1a를 참조하면, 일면 및 그에 대향하는 타면을 갖는 반도체 칩(100)의 상기 일면 상에 다수의 본딩 패드(110)와 다수의 더미 패드(120)들을 형성한다. 상기 더미 패드(120)들은, 예컨대, 상기 본딩 패드(110) 형성시 함께 형성되며 상기 본딩 패드(110)와 동일한 재질로 형성한다. 한편, 상기 더미 패드(120)들은 상기 본딩 패드(110)를 형성하기 전 또는 후에 형성되는 것도 가능하며, 상기 본딩 패드(110)와 서로 다른 재질, 예컨대, 절연 물질로 형성되어도 무방하다.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도로서, 도시된 바와 같이, 반도체 칩(100)의 일면 상에 본딩 패드(110)들이 배열되어 있고, 상기 본딩 패드(110)를 제외한 나머지 반도체 칩(100)의 일면 부분 상에 다수의 더미 패드(120)들이 배치되어 있다. 상기 다수의 더미 패드(120)들은 상기 반도체 칩(100)의 일면 상에 규칙적으로 배치되거나 또는 랜덤하게 배치되는 것이 가능하며, 바람직하게, 상기 반도체 칩(100)의 일면 중 어느 한 부분에 편중되지 않도록 분산되게 배치된다.
도 1b를 참조하면, 상기 반도체 칩(100)의 본딩 패드(110) 상에 접속부재(130)를 부착함과 아울러 상기 반도체 칩(100)의 더미 패드(120) 상에 다수의 볼 타입 충진물질(140b)을 부착한다. 상기 접속부재(130)는, 예컨대, 범프를 포함한다. 상기 볼 타입 충진물질(140b)은, B-스테이지 상태의 에폭시 물질을 볼 타입 틀에 주입하고 이를 약 150～200℃ 정도의 온도 조건으로 경화시켜 형성된 물질이며, 이렇게 경화된 볼 타입 충진물질(140b)은 겔(Gel) 또는 고체 상태를 갖는다.
도 1c를 참조하면, 상면 및 이에 대향하는 하면을 가지며 상기 상면에 상기 반도체 칩(100)의 본딩 패드(110)와 대응하는 본드 핑거(210)가 배치된 기판(200)을 마련한다. 여기서, 상기 기판(200)의 상면 부분은 리세스부를 가지며, 상기 본드 핑거(210)는, 예컨대, 상기 리세스부에 배치되어 상기 기판(200)의 상면보다 낮은 높이에 배치된다.
상기 본드 핑거(210)가 배치된 기판(200)의 상면 상에 반도체 칩(100)을 배치시킨다. 상기 반도체 칩(100)은 본딩 패드(110) 및 더미 패드(120)가 형성된 일면이 상기 본드 핑거(210)가 배치된 기판(200)의 상면과 마주보도록 페이스-다운(Face-Down) 방식으로 배치된다. 이때, 상기 반도체 칩(100)의 더미 패드(120)에 부착된 볼 타입 충진물질(140b)은 상기 기판(200)의 상면에 닿으면서 눌린 형상을 갖는다.
도 1d를 참조하면, 상기 반도체 칩(100)에 부착된 접속부재(130)가 상기 기판(200)의 본드 핑거(210)와 접속되도록 상기 기판(200)의 상면 상에 배치된 반도체 칩(100)을 열압착하여, 상기 접속부재(130)를 매개로 하여 반도체 칩(100)을 기판(200) 상에 플립 칩 본딩한다. 이때, 상기 볼 타입 충진물질은 상기 반도체 칩(100)의 플립 칩 본딩시 가해지는 열 또는 압력 중 적어도 하나에 의해 액화되며(140b→140), 그 결과, 상기 반도체 칩(100)과 상기 기판(200) 사이의 공간이 상기 충진물질(140)로 충진된다.
도 1e를 참조하면, 상기 반도체 칩(100)이 플립 칩 본딩되고 상기 반도체 칩(100)과 기판(200) 사이의 공간이 충진물질(140)로 채워진 기판(200)의 상면을 밀봉하도록 봉지부재(150)를 형성한다. 그리고, 상기 기판(200)의 상면에 대향하는 하면의 볼랜드(도시안됨) 상에 외부접속단자(160)를 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 패키지의 제조를 완성한다.
전술한 바와 같이, 본 발명의 실시예에서는 반도체 칩을 일면 상에 에폭시 물질이 경화되어 겔 또는 고체 상태를 갖는 볼 타입 충진물질을 부착된 상태에서 기판 상에 플립 칩 본딩시킴으로써, 상기 플립 칩 본딩시 가해지는 열 또는 압력을 통해 상기 볼 타입 충진물질을 액화시킬 수 있으며, 그 결과, 반도체 칩과 기판 사이의 공간이 상기 액화된 충진물질로 충진된다.
즉, 본 발명의 실시예에서는 반도체 칩의 일면 상에 볼 타입 충진물질을 소망하는 위치에 분산시켜 부착하고, 상기 볼 타입 충진물질이 부착된 반도체 칩을 플립 칩 본딩시킵과 동시에 상기 플립 칩 본딩시 가해지는 열 또는 압력을 이용해 상기 볼 타입 충진물질을 액화시킴으로써, 상기 반도체 칩과 기판 사이의 공간이 충진물질로 충진시킬 수 있는 것이다. 따라서, 본 발명은 상기 반도체 칩의 플립 칩 본딩 후에 충전물질을 흘려보내는 경우에 유발되는 보이드의 발생 없이, 반도체 칩과 기판 사이의 공간을 안정적으로 충진시킬 수 있다.
특히, 본 발명은 반도체 칩의 플립 칩 본딩시 가해지는 열 또는 압력을 이용하여 볼 타입 충진물질을 액화시켜 상기 반도체 칩과 기판 사이의 공간을 충진하므로, 별도의 추가되는 공정 없이도 반도체 칩과 기판 사이의 공간을 안정적으로 충진시킬 수 있다. 또한, 본 발명은 반도체 패키지의 소형화 추세에 부합하여 상기 반도체 칩과 기판 사이의 공간이 감소되더라도 적용 가능하다는 장점이 있다.
한편, 전술한 본 발명의 실시예에서는 반도체 칩의 일면 상에 다수의 볼 타입 충진물질을 부착함으로써 상기 반도체 칩과 기판 사이의 공간을 안정적으로 충진하는 경우에 대해 도시하고 설명하였으나, 본 발명의 다른 실시예로서, 기판의 상면 상에 다수의 볼 타입 충진물질을 부착하여 반도체 칩과 상기 기판 사이의 공간을 안정적으로 충진하는 것도 가능하다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 3a에 도시된 바와 같이, 상면 및 이에 대향하는 하면을 가지며 상기 상면에 본드 핑거(210)가 배치된 기판(200)의 상기 상면 상에 다수의 더미 패드(220)를 형성한다.
여기서, 상기 기판(200)의 상면 부분은 리세스부를 가지며, 상기 본드 핑거(210)는, 예컨대, 상기 리세스부에 배치되어 상기 기판(200)의 상면보다 낮은 높이에 배치된다. 상기 더미 패드(120)들은, 예컨대, 상기 본드 핑거(210) 형성시 함께 형성되며 상기 본드 핑거(210)와 동일한 재질로 형성한다. 한편, 상기 더미 패드(220)들은 상기 본드 핑거(210)를 형성하기 전 또는 후에 형성하는 것도 가능하며, 상기 본드 핑거(210)와 서로 다른 재질, 예컨대, 절연 물질로 형성되어도 무방하다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도로서, 도시된 바와 같이, 기판(200)의 상면 상에 본드 핑거(110)들이 배열되어 있고, 상기 본드 핑거(210)를 제외한 나머지 기판(200)의 상면 부분 상에 다수의 더미 패드(220)들이 배치되어 있다. 상기 다수의 더미 패드(220)들은 상기 기판(100)의 상면 상에 규칙적으로 배치되거나 또는 랜덤하게 배치되는 것이 가능하며, 바람직하게, 상기 기판(100)의 일면 중 어느 한 부분에 편중되지 않도록 분산되게 배치된다.
도 3b를 참조하면, 상기 기판(200)의 더미 패드(120) 상에 다수의 볼 타입 충진물질(140b)을 부착한다. 상기 볼 타입 충진물질(140b)은, B-스테이지 상태의 에폭시 물질을 볼 타입 틀에 주입하고 이를 약 150～200℃ 정도의 온도 조건으로 경화시켜 형성된 물질이며, 이렇게 경화된 볼 타입 충진물질(140b)은 겔(Gel) 또는 고체 상태를 갖는다.
도 3c를 참조하면, 일면 및 그에 대향하는 타면을 가지며, 상기 일면 상에 상기 기판(200)의 본드 핑거(210)와 대응하는 본딩 패드(110)가 형성된 반도체 칩(100)을 마련한다. 그런 다음, 상기 반도체 칩(100)의 본딩 패드(110) 상이 접속부재(130)를 부착한다. 상기 접속부재(130)는, 예컨대, 범프를 포함한다.
그리고 나서, 상기 본드 핑거(210)가 배치된 기판(200)의 상면 상에 상기 반도체 칩(100)을 배치시킨다. 상기 반도체 칩(100)은 본딩 패드(110)가 형성된 일면이 상기 본드 핑거(210)가 배치된 기판(200)의 상면과 마주보도록 페이스-다운(Face-Down) 방식으로 배치된다. 이때, 상기 기판(100)의 더미 패드(120)에 부착된 볼 타입 충진물질(140b)은 상기 반도체 칩(100)의 일면에 닿으면서 눌린 형상을 갖는다.
도 3d를 참조하면, 상기 반도체 칩(100)에 부착된 접속부재(130)가 상기 기판(200)의 본드 핑거(210)와 접속되도록 상기 기판(200)의 상면 상에 배치된 반도체 칩(100)을 열압착하여, 상기 접속부재(130)를 매개로 하여 반도체 칩(100)을 기판(200) 상에 플립 칩 본딩한다. 이때, 상기 볼 타입 충진물질은 상기 반도체 칩(100)의 플립 칩 본딩시 가해지는 열 또는 압력 중 적어도 하나에 의해 액화되며(140b→140), 그 결과, 상기 반도체 칩(100)과 상기 기판(200) 사이의 공간이 상기 충진물질(140)로 충진된다.
도 3e를 참조하면, 상기 반도체 칩(100)이 플립 칩 본딩되고 상기 반도체 칩(100)과 기판(200) 사이의 공간이 충진물질(140)로 채워진 기판(200)의 상면을 밀봉하도록 봉지부재(150)를 형성한다. 그리고, 상기 기판(200)의 상면에 대향하는 하면의 볼랜드(도시안됨) 상에 외부접속단자(160)를 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 다른 실시예에 따른 반도체 패키지의 제조를 완성한다.
전술한 바와 같이, 본 발명의 다른 실시예에서는 기판의 상면 상에 에폭시 물질이 경화되어 겔 또는 고체 상태를 갖는 볼 타입 충진물질을 부착된 상태에서 반도체 칩을 플립 칩 본딩시킴으로써, 상기 플립 칩 본딩시 가해지는 열 또는 압력을 통해 상기 볼 타입 충진물질을 액화시킬 수 있으며, 그 결과, 반도체 칩과 기판 사이의 공간이 상기 액화된 충진물질로 충진된다.
즉, 본 발명의 실시예에서는 반도체 칩의 일면 상에 볼 타입 충진물질을 소망하는 위치에 분산시켜 부착하고, 상기 볼 타입 충진물질이 부착된 반도체 칩을 플립 칩 본딩시킵과 동시에 상기 플립 칩 본딩시 가해지는 열 또는 압력을 이용해 액화시킴으로써, 상기 반도체 칩과 기판 사이의 공간이 충진물질로 충진시킬 수 있는 것이다. 따라서, 본 발명은 상기 반도체 칩의 플립 칩 본딩 후에 충전물질을 흘려보내는 경우에 유발되는 보이드의 발생 없이, 반도체 칩과 기판 사이의 공간을 안정적으로 충진시킬 수 있다.
특히, 본 발명은 반도체 칩의 플립 칩 본딩시 가해지는 열 또는 압력을 이용하여 볼 타입 충진물질을 액화시켜 상기 반도체 칩과 기판 사이의 공간을 충진하므로, 별도의 추가되는 공정 없이도 반도체 칩과 기판 사이의 공간을 안정적으로 충진시킬 수 있다. 또한, 본 발명은 반도체 패키지의 소형화 추세에 부합하여 상기 반도체 칩과 기판 사이의 공간이 감소되더라도 적용 가능하다는 장점이 있다.
한편, 전술한 본 발명의 실시예 및 다른 실시예에서는, 반도체 칩의 일면 또는 기판의 상면 상에 다수의 더미 패드들을 형성하고 상기 더미 패드들 상에 볼 타입 충진물질을 부착하는 경우에 대해 도시하고 설명하였으나, 본 발명은 이에 한정되지 아니하며, 도시하지는 않았으나 상기 더미 패드들을 형성하지 않고 반도체 칩의 일면 또는 기판의 상면 상에 볼 타입 충진물질을 접착제 등의 개재하에 부착하는 것도 가능하다.
또한, 전술한 본 발명의 실시예 및 다른 실시예에서는, 상기 반도체 칩의 일면 또는 기판의 상면 상에 부착된 볼 타입 충진물질을 용이하게 액화시키기 위하여 기판에 리세스부를 형성하고 상기 리세스부에 접속부재와 접속되는 본드 핑거를 배치하는 경우에 대해 도시하고 설명하였으나, 본 발명은 이에 한정되지 아니하며, 도시하지는 않았으나 상기 볼 타입 충진물질을 용이하게 액화시키기 위하여 상기 기판에 리세스부를 형성하지 않고 상기 볼 타입 충진물질을 상기 접속부재의 높이보다 높은 높이를 갖도록 형성하는 것도 가능하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 반도체 칩 110 : 본딩 패드
120, 220 : 더미 패드 130 : 접속부재
140b : 볼 타입 충진물질 140 : 충진물질
150 : 봉지부재 160 : 외부접속단자
200 : 기판 210 : 본드 핑거
120, 220 : 더미 패드 130 : 접속부재
140b : 볼 타입 충진물질 140 : 충진물질
150 : 봉지부재 160 : 외부접속단자
200 : 기판 210 : 본드 핑거
Claims (18)
- 반도체 칩의 일면 상에 다수의 본딩 패드 및 더미 패드를 형성하는 단계;
상기 반도체 칩의 상기 본딩 패드 상에 접속부재를 부착함과 아울러 상기 반도체 칩의 더미 패드 상에 다수의 볼 타입 충진물질을 각각 부착하는 단계;
상면에 상기 본딩 패드와 대응하는 본드 핑거가 배치된 기판의 상면 상에 상기 접속부재를 매개로 하여 상기 반도체 칩을 플립 칩 본딩하는 단계; 및
상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계;
를 포함하는 반도체 패키지의 제조방법. - 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 접속부재는 범프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 더미 패드는 상기 본딩 패드와 동일한 재질로 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 볼 타입 충진물질은, B-스테이지 상태의 에폭시 물질을 볼 타입 틀에 주입하고 이를 경화시켜 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,
상기 경화는 150～200℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,
상기 경화된 볼 타입 충진물질은 겔(Gel) 또는 고체 상태를 갖는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계는, 상기 플립 칩 본딩 단계시 가해지는 열 또는 압력 중 적어도 어느 하나를 사용하여 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 기판은 상기 상면에 리세스부를 구비하고 있으며, 상기 기판의 본드 핑거는 상기 리세스부에 배치된 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 볼 타입 충진물질은 상기 접속부재의 높이보다 높은 높이를 갖는 것을 특징으로 하는 반도체 패키지의 제조방법. - 기판의 상면에 다수의 본드 핑거 및 더미 패드를 형성하는 단계;
상기 기판 상면의 더미 패드 상에 다수의 볼 타입 충진물질을 부착하는 단계;
일면에 상기 본드 핑거과 대응하는 본딩 패드가 배치된 반도체 칩의 상기 본딩 패드 상에 접속부재를 부착하는 단계;
상기 기판의 상면 상에 상기 접속부재를 매개로 하여 상기 반도체 칩을 플립 칩 본딩하는 단계; 및
상기 플립 칩 본딩된 반도체 칩과 상기 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계;
를 포함하는 반도체 패키지의 제조방법. - 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 접속부재는 범프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 더미 패드는 상기 본딩 패드와 동일한 재질로 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 볼 타입 충진물질은, B-스테이지 상태의 에폭시 물질을 볼 타입 틀에 주입하고 이를 경화시켜 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 13 항에 있어서,
상기 경화는 150～200℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 13 항에 있어서,
상기 경화된 볼 타입 충진물질은 겔(Gel) 또는 고체 상태를 갖는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 상기 볼 타입 충진물질로 충진시키는 단계는, 상기 플립 칩 본딩 단계시 가해지는 열 또는 압력 중 적어도 어느 하나를 사용하여 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 기판은 상기 상면에 리세스부를 구비하고 있으며, 상기 기판의 본드 핑거는 상기 리세스부에 배치된 것을 특징으로 하는 반도체 패키지의 제조방법. - 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,
상기 볼 타입 충진물질은 상기 접속부재의 높이보다 높은 높이를 갖는 것을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100093222A KR101142341B1 (ko) | 2010-09-27 | 2010-09-27 | 반도체 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100093222A KR101142341B1 (ko) | 2010-09-27 | 2010-09-27 | 반도체 패키지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120031688A KR20120031688A (ko) | 2012-04-04 |
| KR101142341B1 true KR101142341B1 (ko) | 2012-05-18 |
Family
ID=46135077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100093222A KR101142341B1 (ko) | 2010-09-27 | 2010-09-27 | 반도체 패키지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101142341B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347601A (zh) * | 2013-07-23 | 2015-02-11 | 三星电子株式会社 | 半导体封装件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135597A (ja) | 1996-10-31 | 1998-05-22 | Sony Corp | 電子部品の実装構造及びその製造方法 |
| JPH11330152A (ja) | 1998-05-19 | 1999-11-30 | Sony Chem Corp | 粒状異方性導電接着剤 |
| KR20030084138A (ko) * | 2002-04-25 | 2003-11-01 | 한국과학기술원 | 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법 |
-
2010
- 2010-09-27 KR KR1020100093222A patent/KR101142341B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135597A (ja) | 1996-10-31 | 1998-05-22 | Sony Corp | 電子部品の実装構造及びその製造方法 |
| JPH11330152A (ja) | 1998-05-19 | 1999-11-30 | Sony Chem Corp | 粒状異方性導電接着剤 |
| KR20030084138A (ko) * | 2002-04-25 | 2003-11-01 | 한국과학기술원 | 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347601A (zh) * | 2013-07-23 | 2015-02-11 | 三星电子株式会社 | 半导体封装件及其制造方法 |
| US9245816B2 (en) | 2013-07-23 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
| US9570423B2 (en) | 2013-07-23 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
| CN104347601B (zh) * | 2013-07-23 | 2018-03-20 | 三星电子株式会社 | 半导体封装件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120031688A (ko) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038136A (en) | Chip package with molded underfill | |
| TWI495021B (zh) | 半導體封裝結構的製造方法 | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| US8237273B2 (en) | Metal post chip connecting device and method free to use soldering material | |
| US20010038166A1 (en) | Method of underfilling an integrated circuit chip | |
| JP2015523743A (ja) | Ｂｖａインタポーザ | |
| TW201426928A (zh) | 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ） | |
| KR20150055605A (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
| JP2011077108A (ja) | 半導体装置 | |
| JP2012109437A (ja) | 半導体装置及びその製造方法 | |
| JP5830847B2 (ja) | 半導体装置の製造方法及び接合方法 | |
| US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
| JP2012064991A (ja) | フリップチップボンデッドパッケージ | |
| KR101142341B1 (ko) | 반도체 패키지의 제조방법 | |
| TWI478257B (zh) | 封裝結構及封裝製程 | |
| TW201705311A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
| WO2017216918A1 (ja) | 半導体装置 | |
| CN108281398B (zh) | 半导体封装件及其制造方法 | |
| KR20120033006A (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN205657052U (zh) | 一种倒装芯片 | |
| KR20080061969A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| TWI750082B (zh) | 半導體覆晶封裝結構及方法 | |
| US20130069226A1 (en) | Semiconductor package having interposer | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150625 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160425 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170426 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 8 |