TWI750082B - 半導體覆晶封裝結構及方法 - Google Patents

半導體覆晶封裝結構及方法 Download PDF

Info

Publication number
TWI750082B
TWI750082B TW110113791A TW110113791A TWI750082B TW I750082 B TWI750082 B TW I750082B TW 110113791 A TW110113791 A TW 110113791A TW 110113791 A TW110113791 A TW 110113791A TW I750082 B TWI750082 B TW I750082B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
signal interface
chip
interface layer
Prior art date
Application number
TW110113791A
Other languages
English (en)
Other versions
TW202240803A (zh
Inventor
湯霽嬨
Original Assignee
大陸商蘇州震坤科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州震坤科技有限公司 filed Critical 大陸商蘇州震坤科技有限公司
Application granted granted Critical
Publication of TWI750082B publication Critical patent/TWI750082B/zh
Publication of TW202240803A publication Critical patent/TW202240803A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一種半導體覆晶封裝結構及方法，該結構包括晶片、訊號介面層、黏著層、基板及塑封體，訊號介面層包含金屬層及塑封層，金屬層以蝕刻方式形成數個訊號線，每個訊號線具有至少一凸塊及至少一連接端子部，塑封層包覆於金屬層，僅曝露出凸塊及連接端子部，並由凸塊與晶片電性連接，連接端子部與基板電性連接，訊號介面層經黏著層固定於基板上，最後由塑封體包覆於基板上且晶片及訊號介面層被封密於內部，僅曝露出基板之下表面，藉此提高封裝製程的良率。

Description

半導體覆晶封裝結構及方法
本發明為一種半導體覆晶封裝的技術領域。
半導體覆晶封裝技術，是在晶片之接墊上生成凸塊（solder bump），在基板上也設有接點與晶片上的凸塊相對應，接著翻轉晶片且在凸塊對準接點後放置於基板上，經由迴銲（reflow）製程將凸塊融化，待凸塊冷卻凝固之後，便形成晶片與基板之間的信號傳輸通路。晶片與基板之間的間隙會使用底部填充劑（Underfill）佈滿，因為矽質的覆晶晶片熱膨脹係數比基板材質低很多，因此，在熱循環測試中會產生相對位移，導致機械疲勞從而引起不良焊接，利用底部填充劑固化後，就能防止上述位移發生。但由於晶片與基板之間的間隙小，底部填充劑並不易流入晶片與基板之間，或須較長的滲入時間，以致容易產生氣泡，或影響黏晶製程的效率。為解決此問題，本發明人即思考改良之結構及方法。
本發明之主要目的係提供一種半導體覆晶封裝結構及方法，增設一訊號介面層於晶片與基板之間，在晶片與訊號介面層結合後，再以黏合劑固定於基板上，達到固定及電性連接的目的，如此能降低氣泡產生及大幅提升覆晶封裝製程的生產效率。
為實現前述目的，本發明採用了如下技術方案：本發明為一種半導體覆晶封裝結構，包括：一晶片；一訊號介面層，包括金屬層及塑封層，金屬層設有數個訊號線，每個訊號線具有至少一凸塊及至少一連接端子部，塑封層包覆於金屬層，僅曝露出凸塊及連接端子部，晶片設置於訊號介面層上並與凸塊電性連接；一基板，訊號介面層位於基板上且與連接端子部電性連接；一黏著層，位於訊號介面層與基板之間並固定此兩構件；一塑封體，包覆基板上且密閉晶片及訊號介面層，僅曝露出基板之下表面。
再者，本發明為一種半導體覆晶封裝方法，其步驟包括：蝕刻金屬層形成數個訊號線，每個訊號線具有至少一凸塊及至少一連接端子部；形成一訊號介面層，由塑封層包覆於金屬層，僅曝露出凸塊及連接端子部；將晶片與訊號介面層結合後放置於基板上，由凸塊與晶片電性連接，連接端子部與基板電性連接，並注入黏合劑於訊號介面層與基板之間形成黏著層；由塑封體包覆於基板上且密閉晶片及訊號介面層，僅曝露出基板之下表面。
作為較佳優選實施方案之一，訊號介面層底部具有容置區，容置區位於連接端子部與塑封層下層之間的區域。
作為較佳優選實施方案之一，晶片具有下表面，下表面設有數個作為電性傳輸的接墊，由接墊與凸塊電性連接。
作為較佳優選實施方案之一，接墊形成下陷之凹部，用以容置凸塊。
作為較佳優選實施方案之一，訊號介面層的連接端子部是向下凸起，基板上設有數個上接點，連接端子部並與相對的上接點電性連接。
作為較佳優選實施方案之一，金屬層為一銅箔。
與現有技術相比，本發明半導體覆晶封裝結構及方法，具有下列具體的功效： 1.本發明利用訊號介面層與晶片結合再設置於基板上，能讓黏合劑平順地流入訊號介面層與基板之間，不會殘留氣泡。 2.本發明因由訊號介面層設置於基板上，在注入黏合劑後更容易流入訊號介面層與基板之間，如此能大幅減少黏合作業時間，進而縮短生產時間，提高產能。 3.本發明於訊號介面層底部設有容置區，注入之黏合劑可經容置區流入訊號介面層與基板之間，確實均勻分佈，提昇產品的良率。 4. 本發明之訊號介面層是由塑封層包覆於金屬層外圍，僅讓凸塊及連接端子部露出來，因此金屬層的大部份訊號線皆被封裝包覆，能避免金屬層氧化而影響封裝良率。
下面將結合具體實施例和附圖，對本發明的技術方案進行清楚、完整地描述。需要說明的是，當元件被稱為「安裝於或固定於」另一個元件，意指它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是「連接」另一個元件，意指它可以是直接連接到另一個元件或者可能同時存在居中元件。在所示出的實施例中，方向表示上、下、左、右、前和後等是相對的，用於解釋本案中不同部件的結構和運動是相對的。當部件處於圖中所示的位置時，這些表示是恰當的。但是，如果元件位置的說明發生變化，那麼認為這些表示也將相應地發生變化。
除非另有定義，本文所使用的所有技術和科學術語與屬於本發明技術領域的技術人員通常理解的含義相同。本文中所使用的術語只是為了描述具體實施例的目的，不是旨在限制本發明。本文所使用的術語「和/或」包括一個或多個相關的所列項目的任意的和所有的組合。
如圖1所示，為本發明半導體覆晶封裝結構之剖面。本發明半導體覆晶封裝結構，包括晶片1、訊號介面層2、黏著層3、基板4及塑封體5。訊號介面層2包含金屬層21及塑封層22，金屬層21包含數個訊號線211，每個訊號線211具有至少一凸塊212及至少一連接端子部213，塑封層22包覆金屬層21，僅曝露出凸塊212及連接端子部213。晶片1設置於訊號介面層2上並與凸塊212電性連接。訊號介面層2由黏著層3固定於基板4上，基板4是與連接端子部213電性連接；塑 封體5包覆基板4上且密閉晶片1及訊號介面層2，僅曝露出基板4之下表面，藉此形成一半導體覆晶封裝結構。
接著就各構件的結構作一詳細的說明，請一併參閱圖2：晶片1為欲採覆晶封裝的半導體元件，晶片1具有下表面11，下表面11設有數個作為電性傳輸的接墊12。
訊號介電層2包括金屬層21及塑封層22。金屬層21包含數個訊號線211，每個訊號線211具有至少一凸塊212及至少一連接端子部213。其中數個凸塊212的數目及位置是對應於晶片1之接墊12數目，當晶片1結合於訊號介面層2上，是由接墊12與凸塊212接觸而完成電性連接。於一較佳實施例中，晶片1之接墊12形成下陷之凹部121，用以容置凸塊212，增加接墊12與凸塊212之間的接觸面積，改善電性傳導之能力。再者，晶片1之接墊12與凸塊212可透過塗佈錫膏或設置錫球，後續施以回焊的製程，電性連接凸塊212與接墊12。請配合圖3所示，在本實施例中金屬層21為銅箔，並以蝕刻方式形成數個訊號線211，蝕刻後每個訊號線211並形成向上凸起的凸塊212及向下凸起的連接端子部213，各訊號線211相互不接觸。圖3中，金屬層21雖具有外框體214，外框體214是在蝕刻後暫時連接各訊號線211，但此外框體214會在塑封層22封裝完成就會去除。塑封層22為絕緣材料，包覆於金屬層21上、下面區域，如圖4所示，包覆後僅曝露出局部之連接端子部213及凸部212頂部，此方式也可避免金屬層21之後受氧化而影響封裝良率。另外如圖2所示，訊號介面層2底部還形成容置區23，容置區23位於連接端子部213與塑封層22下層之間的區域。
基板4為具有線路分佈的印刷電路板，可為單層或多層式結構。在本實施例中為一多層式結構。基板4具有上表面41及下表面42，上表面41設有數上接點43，下表面42設有數下接點44，上接點43與下接點44之間是由貫穿基板4孔及分佈於孔的金屬線路所連接。於一較佳實施例中，下接點44可為錫球(Solder Ball)。其中數個上接點43的數目及位置是對應連接端子部213的數目。當訊號介面層2以連接端子部213放置於基板4上相對應的上接點43後，即完成兩構件的電性連接，但訊號介面層2與基板4之間仍具有間隙，此為黏著層3的分佈位置。
黏著層3是位於訊號介面層2與基板4之間，用以黏固前述兩構件，避免在熱循環測試中，矽質的晶片1因熱膨脹係數比基板4材質低很多，而產生相對位移。黏著層3是以黏合劑經灌注流道進入容置區23內，之後流入訊號介面層2與基板4之間，待固化即回定前述兩構件的位置，此方式讓黏著層3具有不易殘留氣泡的效果，且能縮短覆晶封裝的黏著固定作業的時間。
當晶片1結合於訊號介面層2，訊號介面層2以黏合層5固定於基板4上後，就能以塑封體5包覆於基板4的上表面41上，並將晶片1及訊號介面層2封密於內部，僅曝露出下表面42及下接點44，如此即為本發明半導體覆晶封裝結構。
如圖5所示，為本發明半導體覆晶封裝方法之流程圖，請配合參閱圖6A~6D，本發明半導體覆晶封裝方法，其步驟包括：
步驟501：蝕刻金屬層21形成數個訊號線211，每個訊號線211具有至少一凸塊212及至少一連接端子部213；如圖6A所示，經蝕刻後訊號線211形成上凸起的凸塊212及向下凸起的連接端子部213，由於圖中是由多個訊號線211重疊在一起，圖中部份凸塊212分屬不同的訊號線211。
步驟502：形成一訊號介面層2，是由塑封層22包覆於金屬層21，僅曝露出凸塊212及連接端子部213；如圖6B所示，凸塊212僅頂端區域露出於塑封層22，連接端子部13則完整露出，訊號介面層2底部另形成容置區23。
步驟503：將晶片1與訊號介面層2結合後放置於基板4上，由數凸塊212與晶片1電性連接，數連接端子部213與基板4電性連接，並注入黏合劑於訊號介面層2與基板4之間形成一黏著層3；如圖6C所示，以黏合劑經相鄰連接端子部213之間進入容置區23內，之後流入訊號介面層2與基板4之間，待固化即固定訊號介面層2與基板4的位置。
步驟504:由塑封體5包覆於基板4上且密閉晶片1及訊號介面層2，僅曝露出基板4之下表面42。如圖6D所示，覆晶封裝作業完成後，僅曝露出基板4之下表面42及下接點44，以利後續安裝作業。
綜合以上所述，本發明半導體覆晶封裝結構及方法，是增加訊號介面層2於晶片1與基板4之間，其中訊號介面層2以塑封層22包覆金屬層21，能避免金屬層21氧化影響封裝良率，以訊號介面層2放置基板4上，有助於黏合劑流入訊號介面層2與基板4之間，不會讓固化後所形成的黏著層3殘留氣泡，且此能縮短黏合劑注入時間，提高封裝產能，符合專利申請之要件。
以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施例之範圍。即凡依本發明申請專利範圍所作的均等變化及修飾，皆為本發明之專利範圍所涵蓋。
1:晶片 11:下表面 12:接墊 121:凹部 2:訊號介面層 21:金屬層 211:訊號線 212:凸塊 213:連接端子部 22:塑封層 3:黏著層 4:基板 41:上表面 42:下表面 43:上接點 44:下接點 5:塑封體 501~504:步驟
圖1為本發明半導體覆晶封裝結構之剖面。
圖2為本發明半導體覆晶封裝結構之部份構件的分解剖面圖。
圖3為本發明半導體覆晶封裝結構之金屬層的俯視圖。
圖4為本發明半導體覆晶封裝結構之訊號介面層的俯視圖。
圖5為本發明半導體覆晶封裝方法的流程圖。
圖6A為本發明半導體覆晶封裝方法之形成金屬層的剖面圖。
圖6B為本發明半導體覆晶封裝方法之形成訊號介面層的剖面圖。
圖6C為本發明半導體覆晶封裝方法之訊號介面層固定於基板上之剖面圖。
圖6D為本發明半導體覆晶封裝方法完成封裝作業之成品的剖面圖。
1:晶片
2:訊號介面層
21:金屬層
211:訊號線
212:凸塊
213:連接端子部
22:塑封層
3:黏著層
4:基板
41:上表面
42:下表面
43:上接點
44:下接點
5:塑封體

Claims (12)

  1. 一種半導體覆晶封裝結構，包括：一晶片；一訊號介面層，包括金屬層及塑封層，該金屬層設有數個訊號線，每個該訊號線具有至少一凸塊及至少一連接端子部，該塑封層包覆於該金屬層，僅曝露該凸塊及該連接端子部，該晶片設置於該訊號介面層上並與該凸塊電性連接；一基板，該訊號介面層位於該基板上且與該連接端子部電性連接；一黏著層，位於該訊號介面層與該基板之間並固定此兩構件的位置，以及一塑封體，包覆該基板上且密閉該晶片及該訊號介面層，僅曝露該基板之下表面。
  2. 如請求項1所述之半導體覆晶封裝結構，該訊號介面層底部具有容置區，該容置區位於該連接端子部與該塑封層下層之間的區域。
  3. 如請求項1所述之半導體覆晶封裝結構，該晶片具有下表面，該下表面設有數個作為電性傳輸的接墊，由該接墊與該凸塊電性連接。
  4. 如請求項3所述之半導體覆晶封裝結構，該接墊形成下陷之凹部，用以容置該凸塊。
  5. 如請求項1所述之半導體覆晶封裝結構，該訊號介面層的該連接端子部是向下凸起，該基板上設有數個上接點，該連接端子部並與相對的該上接點電性連接。
  6. 如請求項1所述之半導體覆晶封裝結構，該金屬層為一銅箔，並以蝕刻製程形成數該訊號線。
  7. 一種半導體覆晶封裝方法，步驟包括： 蝕刻金屬層形成數個訊號線，每個訊號線具有至少一凸塊及至少一連接端子部；形成一訊號介面層，由塑封層包覆於該金屬層，僅曝露該凸塊及該連接端子部；將晶片與該訊號介面層結合後放置於基板上，由該凸塊與該晶片電性連接，該連接端子部與該基板電性連接，並注入黏合劑於該訊號介面層與該基板之間形成黏著層；由塑封體包覆於該基板上且密閉該晶片及該訊號介面層，僅曝露該基板之下表面。
  8. 如請求項7所述之半導體覆晶封裝方法，該訊號介面層底部具有容置區，在注入黏合劑後是經該容置區流入該訊號介面層與該基板之間。
  9. 如請求項8所述之半導體覆晶封裝方法，該容置區位於該連接端子部與該塑封層下層之間的區域。
  10. 如請求項7所述之半導體覆晶封裝方法，該晶片具有下表面，該下表面設有數個作為電性傳輸的接墊，並該接墊與該凸塊電性連接。
  11. 如請求項10所述之半導體覆晶封裝方法，該接墊形成下陷之凹部，用以容置該凸塊。
  12. 如請求項7所述之半導體覆晶封裝方法，該訊號介面層的該連接端子部是向下凸起，該基板上設有數個上接點，該連接端子部並與相對的該上接點電性連接。
TW110113791A 2021-04-14 2021-04-16 半導體覆晶封裝結構及方法 TWI750082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110401304.9A CN113113366A (zh) 2021-04-14 2021-04-14 半导体覆晶封装结构及方法
CN202110401304.9 2021-04-14

Publications (2)

Publication Number Publication Date
TWI750082B true TWI750082B (zh) 2021-12-11
TW202240803A TW202240803A (zh) 2022-10-16

Family

ID=76717593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113791A TWI750082B (zh) 2021-04-14 2021-04-16 半導體覆晶封裝結構及方法

Country Status (2)

Country Link
CN (1) CN113113366A (zh)
TW (1) TWI750082B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824785A (zh) * 2013-12-05 2014-05-28 南通富士通微电子股份有限公司 封装结构的形成方法
US20150228602A1 (en) * 2014-02-12 2015-08-13 Sony Corporation Semicondcutor chip and semionducot module
US20180247897A1 (en) * 2017-02-24 2018-08-30 SK Hynix Inc. Semiconductor package having an electro-magnetic interference shielding or electro-magnetic wave scattering structure
TW202021162A (zh) * 2013-07-19 2020-06-01 日商日亞化學工業股份有限公司 發光裝置
TW202038404A (zh) * 2018-11-28 2020-10-16 台灣積體電路製造股份有限公司 積體電路裝置、互連元件晶粒及積體晶片上系統的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202021162A (zh) * 2013-07-19 2020-06-01 日商日亞化學工業股份有限公司 發光裝置
CN103824785A (zh) * 2013-12-05 2014-05-28 南通富士通微电子股份有限公司 封装结构的形成方法
US20150228602A1 (en) * 2014-02-12 2015-08-13 Sony Corporation Semicondcutor chip and semionducot module
US20180247897A1 (en) * 2017-02-24 2018-08-30 SK Hynix Inc. Semiconductor package having an electro-magnetic interference shielding or electro-magnetic wave scattering structure
TW202038404A (zh) * 2018-11-28 2020-10-16 台灣積體電路製造股份有限公司 積體電路裝置、互連元件晶粒及積體晶片上系統的製造方法

Also Published As

Publication number Publication date
CN113113366A (zh) 2021-07-13
TW202240803A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
TWI495021B (zh) 半導體封裝結構的製造方法
US7772687B2 (en) Multiple electronic component containing substrate
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6326700B1 (en) Low profile semiconductor package and process for making the same
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
JP2000323603A (ja) 半導体回路装置及びその製造方法
JP2012015142A (ja) 半導体パッケージおよびその製造方法
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
KR101474189B1 (ko) 집적회로 패키지
JP2010263108A (ja) 半導体装置及びその製造方法
TWI750082B (zh) 半導體覆晶封裝結構及方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4626063B2 (ja) 半導体装置の製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
JP4038021B2 (ja) 半導体装置の製造方法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
JP3968321B2 (ja) 半導体装置およびその製造方法
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
KR101142341B1 (ko) 반도체 패키지의 제조방법
TWI393224B (zh) 覆晶封裝及其製造方法
KR100473336B1 (ko) 반도체패키지
JP3703960B2 (ja) 半導体装置
JP2009021366A (ja) 半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法