CN113113366A - 半导体覆晶封装结构及方法 - Google Patents

半导体覆晶封装结构及方法 Download PDF

Info

Publication number
CN113113366A
CN113113366A CN202110401304.9A CN202110401304A CN113113366A CN 113113366 A CN113113366 A CN 113113366A CN 202110401304 A CN202110401304 A CN 202110401304A CN 113113366 A CN113113366 A CN 113113366A
Authority
CN
China
Prior art keywords
layer
chip
substrate
signal interface
interface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110401304.9A
Other languages
English (en)
Inventor
汤霁嬨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Zhenkun Technology Co ltd
Original Assignee
Suzhou Zhenkun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Zhenkun Technology Co ltd filed Critical Suzhou Zhenkun Technology Co ltd
Priority to CN202110401304.9A priority Critical patent/CN113113366A/zh
Priority to TW110113791A priority patent/TWI750082B/zh
Publication of CN113113366A publication Critical patent/CN113113366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Abstract

本发明揭示了一种半导体覆晶封装结构及方法，所述结构包括芯片、讯号介面层、黏着层、基板及塑封体，讯号介面层包含金属层及塑封层，金属层以蚀刻方式形成数个讯号线，每个讯号线具有至少一凸块及至少一连接端子部，塑封层包覆于金属层，仅曝露出凸块及连接端子部，并由凸块与芯片电性连接，连接端子部与基板电性连接，讯号介面层经黏着层固定于基板上，最后由塑封体包覆于基板上且芯片及讯号介面层被封密于内部，仅曝露出基板的下表面，以此提高封装制程的良率。

Description

半导体覆晶封装结构及方法
技术领域
本发明属于半导体覆晶封装技术领域，具体涉及一种半导体覆晶封装结构及方法。
背景技术
半导体覆晶封装技术，是在芯片的接垫上生成凸块(solder bump)，在基板上也设有接点与芯片上的凸块相对应，接着翻转芯片且在凸块对准接点后放置于基板上，经由回焊(reflow)制程将凸块融化，待凸块冷却凝固之后，便形成芯片与基板之间的信号传输通路。芯片与基板之间的间隙会使用底部填充剂(Underfill)布满，因为矽质的覆晶芯片热膨胀系数比基板材质低很多，因此，在热循环测试中会产生相对位移，导致机械疲劳从而引起不良焊接，利用底部填充剂固化后，就能防止上述位移发生。但由于芯片与基板之间的间隙小，底部填充剂并不易流入芯片与基板之间，或须较长的渗入时间，以致容易产生气泡，或影响黏晶制程的效率。
因此，针对上述技术问题，有必要提供一种半导体覆晶封装结构及方法。
发明内容
本发明的目的在于提供一种半导体覆晶封装结构及方法，增设一讯号介面层于芯片与基板之间，在芯片与讯号介面层结合后，再以黏合剂固定于基板上，达到固定及电性连接的目的，如此能降低气泡产生及大幅提升覆晶封装制程的生产效率，解决现有技术中的问题。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一实施例中，本发明为一种半导体覆晶封装结构，包括：一芯片；一讯号介面层，包括金属层及塑封层，金属层设有数个讯号线，每个讯号线具有至少一凸块及至少一连接端子部，塑封层包覆于金属层，仅曝露出凸块及连接端子部，芯片设置于讯号介面层上并与凸块电性连接；一基板，讯号介面层位于基板上且与连接端子部电性连接；一黏着层，位于讯号介面层与基板之间并固定此两构件；一封装体，包覆基板上且密闭芯片及讯号介面层，仅曝露出基板的下表面。
再者，本发明为一种半导体覆晶封装方法，其步骤包括：蚀刻金属层形成数个讯号线，每个讯号线具有至少一凸块及至少一连接端子部；形成一讯号介面层，由塑封层包覆于金属层，仅曝露出凸块及连接端子部；将芯片与讯号介面层结合后放置于基板上，由凸块与芯片电性连接，连接端子部与基板电性连接，并注入黏合剂于讯号介面层与基板之间形成黏着层；由塑封体包覆于基板上且密闭芯片及讯号介面层，仅曝露出基板的下表面。
作为较佳优选实施方案之一，讯号介面层底部具有容置区，容置区位于连接端子部与塑封层下层之间的区域。
作为较佳优选实施方案之一，芯片具有下表面，下表面设有数个作为电性传输的接垫，由接垫与凸块电性连接。
作为较佳优选实施方案之一，接垫形成下陷的凹部，用以容置凸块。
作为较佳优选实施方案之一，讯号介面层的连接端子部是向下凸起，基板上设有数个上接点，连接端子部并与相对的上接点电性连接。
作为较佳优选实施方案之一，金属层为一铜箔。
与现有技术相比，本发明的半导体覆晶封装结构及方法，具有下列具体的功效：
1、本发明利用讯号介面层与芯片结合再设置于基板上，能让黏合剂平顺地流入讯号介面层与基板之间，不会残留气泡。
2、本发明因由讯号介面层设置于基板上，在注入黏合剂后更容易流入讯号介面层与基板之间，如此能大幅减少黏合作业时间，进而缩短生产时间，提高产能。
3、本发明于讯号介面层底部设有容置区，注入的黏合剂可经容置区流入讯号介面层与基板之间，实现均匀分布，提升产品的良率。
4、本发明的讯号介面层是由塑封层包覆于金属层外围，仅让凸块及连接端子部露出来，因此金属层的大部份讯号线皆被封装包覆，能避免金属层氧化而影响封装良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明半导体覆晶封装结构的剖面图；
图2为本发明半导体覆晶封装结构的部份构件的分解剖面图；
图3为本发明半导体覆晶封装结构的金属层的俯视图；
图4为本发明半导体覆晶封装结构的讯号介面层的俯视图；
图5为本发明半导体覆晶封装方法的流程图；
图6A为本发明半导体覆晶封装方法的形成金属层的剖面图；
图6B为本发明半导体覆晶封装方法的形成讯号介面层的剖面图；
图6C为本发明半导体覆晶封装方法的讯号介面层固定于基板上的剖面图；
图6D为本发明半导体覆晶封装方法完成封装作业的成品的剖面图。
附图标号说明：1-芯片；11-下表面；12-接垫；121-凹部；2-讯号介面层；21-金属层；211-讯号线；212-凸块；213-连接端子部；22-塑封层；3-黏着层；4-基板；41-上表面；42-下表面；43-上接点；44-下接点；5-塑封体；501～504-步骤。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
如图1所示，为本发明半导体覆晶封装结构的剖面图。本发明半导体覆晶封装结构，包括芯片1、讯号介面层2、黏着层3、基板4及塑封体5。讯号介面层2包含金属层21及塑封层22，金属层21包含数个讯号线211，每个讯号线211具有至少一凸块212及至少一连接端子部213，塑封层22包覆金属层21，仅曝露出凸块212及连接端子部213。芯片1设置于讯号介面层2上并与凸块212电性连接。讯号介面层2由黏着层3固定于基板4上，基板4是与连接端子部213电性连接；封装体4包覆基板4上且密闭芯片1及讯号介面层2，仅曝露出基板4的下表面，借此形成一半导体覆晶封装结构。
接着就各构件的结构作一详细的说明，请一并参阅图2：
芯片1为需要进行覆晶封装的半导体元件，芯片1具有下表面11，下表面11设有数个作为电性传输的接垫12。
讯号介电层2包括金属层21及塑封层22。金属层21包含数个讯号线211，每个讯号线211具有至少一凸块212及至少一连接端子部213。其中数个凸块212的数目及位置是对应于芯片1的接垫12数目，当芯片1结合于讯号介面层2上，是由接垫12与凸块212接触而完成电性连接。于一较佳实施例中，芯片1的接垫12形成下陷的凹部121，用以容置凸块212，增加接垫12与凸块212之间的接触面积，改善电性传导的能力。再者，芯片1的接垫12与凸块212可透过涂布锡膏或设置锡球，后续通过焊接，电性连接凸块212与接垫12。请配合图3所示，在本实施例中金属层21为铜箔，并以蚀刻方式形成数个讯号线211，蚀刻后每个讯号线211形成向上凸起的凸块212及向下凸起的连接端子部213，各讯号线211相互不接触。图3中，金属层21虽具有外框体214，外框体214是在蚀刻后暂时连接各讯号线211，但此外框体214会在塑封层22封装完成就会去除。塑封层22为绝缘材料，包覆于金属层21上、下面区域，如图4所示，包覆后仅曝露出局部的连接端子部213及凸部212顶部，此方式也可避免金属层21之后受氧化而影响封装良率。另外如图2所示，讯号介面层2底部还形成容置区23，容置区23位于连接端子部213与塑封层22下层之间的区域。
基板4为具有线路分布的印刷电路板，可为单层或多层式结构。在本实施例中为一多层式结构。基板4具有上表面41及下表面42，上表面41设有数个上接点43，下表面42设有数个下接点44，上接点43与下接点44之间是由贯穿基板4孔及分布于孔的金属线路所连接。于一较佳实施例中，下接点44可为锡球(Solder Ball)。其中数个上接点43的数目及位置是对应连接端子部213的数目。当讯号介面层2以连接端子部213放置于基板4上相对应的上接点43后，即完成两构件的电性连接，但讯号介面层2与基板4之间仍具有间隙，此为黏着层3的分布位置。
黏着层3是位于讯号介面层2与基板4之间，用以黏固前述两构件，避免在热循环测试中，矽质的芯片1因热膨胀系数比基板4材质低很多，而产生相对位移。黏着层3是以黏合剂经灌注流道进入容置区23内，之后流入讯号介面层2与基板4之间，待固化即回定前述两构件的位置，此方式让黏着层3具有不易残留气泡的效果，且能缩短覆晶封装的黏着固定作业的时间。
当芯片1结合于讯号介面层2，讯号介面层2以黏合层5固定于基板4上后，就能以塑封体5包覆于基板4的上表面41上，并将芯片1及讯号介面层2封密于内部，仅曝露出下表面42及下接点44，如此即为本发明半导体覆晶封装结构。
如图5所示，为本发明半导体覆晶封装方法的流程图，请配合参阅图6A～6D，本发明半导体覆晶封装方法，其步骤包括：
步骤501：蚀刻金属层21形成数个讯号线211，每个讯号线211具有至少一凸块212及至少一连接端子部213；如图6A所示，经蚀刻后讯号线211形成上凸起的凸块212及向下凸起的连接端子部213，由于图中是由多个讯号线211重叠在一起，图中部份凸块212分属不同的讯号线211。
步骤502：形成一讯号介面层2，是由塑封层22包覆于金属层21，仅曝露出凸块212及连接端子部213；如图6B所示，凸块212仅顶端区域露出于塑封层22，连接端子部13则完整露出，讯号介面层2底部另形成容置区23。
步骤503：将芯片1与讯号介面层2结合后放置于基板4上，由数个凸块212与芯片1电性连接，数个连接端子部213与基板4电性连接，并注入黏合剂于讯号介面层2与基板4之间形成一黏着层3；如图6C所示，以黏合剂经相邻连接端子部213之间进入容置区23内，之后流入讯号介面层2与基板4之间，待固化即固定讯号介面层2与基板4的位置。
步骤504:由塑封体5包覆于基板4上且密闭芯片1及讯号介面层2，仅曝露出基板4的下表面42。如图6D所示，覆晶封装作业完成后，仅曝露出基板4的下表面42及下接点44，便于后续安装作业。
综合以上所述，本发明的半导体覆晶封装结构及方法，是增加讯号介面层2于芯片1与基板4之间，其中讯号介面层2以塑封层22包覆金属层21，能避免金属层21氧化影响封装良率，以讯号介面层2放置基板4上，有助于黏合剂流入讯号介面层2与基板4之间，不会让固化后所形成的黏着层3残留气泡，且此能缩短黏合剂注入时间，提高封装产能，符合专利申请的条件。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (12)

1.一种半导体覆晶封装结构，其特征在于，包括：
一芯片；
一讯号介面层，包括金属层及塑封层，所述金属层设有数个讯号线，每个所述讯号线具有至少一凸块及至少一连接端子部，所述塑封层包覆于所述金属层，仅曝露所述凸块及所述连接端子部，所述芯片设置于所述讯号介面层上并与所述凸块电性连接；
一基板，所述讯号介面层位于所述基板上且与所述连接端子部电性连接；
一黏着层，位于所述讯号介面层与所述基板之间并固定此两构件的位置，以及
一封装体，包覆所述基板上且密闭所述芯片及所述讯号介面层，仅曝露所述基板的下表面。
2.根据权利要求1所述的半导体覆晶封装结构，其特征在于，所述讯号介面层底部具有容置区，所述容置区位于所述连接端子部与所述塑封层下层之间的区域。
3.根据权利要求1所述的半导体覆晶封装结构，其特征在于，所述芯片具有下表面，所述下表面设有数个作为电性传输的接垫，由所述接垫与所述凸块电性连接。
4.根据权利要求3所述的半导体覆晶封装结构，其特征在于，所述接垫形成下陷的凹部，用以容置所述凸块。
5.根据权利要求1所述的半导体覆晶封装结构，其特征在于，所述讯号介面层的所述连接端子部是向下凸起，所述基板上设有数个上接点，所述连接端子部并与相对的所述上接点电性连接。
6.根据权利要求1所述的半导体覆晶封装结构，其特征在于，所述金属层为一铜箔，并以蚀刻制程形成数个所述讯号线。
7.一种半导体覆晶封装方法，步骤包括：
蚀刻金属层形成数个讯号线，每个讯号线具有至少一凸块及至少一连接端子部；
形成一讯号介面层，由塑封层包覆于所述金属层，仅曝露所述凸块及所述连接端子部；将芯片与所述讯号介面层结合后放置于基板上，由所述凸块与所述芯片电性连接，所述连接端子部与所述基板电性连接，并注入黏合剂于所述讯号介面层与所述基板之间形成黏着层；
由塑封体包覆于所述基板上且密闭所述芯片及所述讯号介面层，仅曝露所述基板的下表面。
8.根据权利要求7所述的半导体覆晶封装方法，其特征在于，所述讯号介面层底部具有容置区，在注入黏合剂后是经所述容置区流入所述讯号介面层与所述基板之间。
9.根据权利要求8所述的半导体覆晶封装方法，其特征在于，所述容置区位于所述连接端子部与所述塑封层下层之间的区域。
10.根据权利要求7所述的半导体覆晶封装方法，其特征在于，所述芯片具有下表面，所述下表面设有数个作为电性传输的接垫，并所述接垫与所述凸块电性连接。
11.根据权利要求10所述的半导体覆晶封装方法，其特征在于，所述接垫形成下陷的凹部，用以容置所述凸块。
12.根据权利要求7所述的半导体覆晶封装方法，其特征在于，所述讯号介面层的所述连接端子部是向下凸起，所述基板上设有数个上接点，所述连接端子部并与相对的所述上接点电性连接。
CN202110401304.9A 2021-04-14 2021-04-14 半导体覆晶封装结构及方法 Pending CN113113366A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110401304.9A CN113113366A (zh) 2021-04-14 2021-04-14 半导体覆晶封装结构及方法
TW110113791A TWI750082B (zh) 2021-04-14 2021-04-16 半導體覆晶封裝結構及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110401304.9A CN113113366A (zh) 2021-04-14 2021-04-14 半导体覆晶封装结构及方法

Publications (1)

Publication Number Publication Date
CN113113366A true CN113113366A (zh) 2021-07-13

Family

ID=76717593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110401304.9A Pending CN113113366A (zh) 2021-04-14 2021-04-14 半导体覆晶封装结构及方法

Country Status (2)

Country Link
CN (1) CN113113366A (zh)
TW (1) TWI750082B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102123039B1 (ko) * 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
CN103824785B (zh) * 2013-12-05 2017-01-11 南通富士通微电子股份有限公司 封装结构的形成方法
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US20200168527A1 (en) * 2018-11-28 2020-05-28 Taiwan Semiconductor Manfacturing Co., Ltd. Soic chip architecture

Also Published As

Publication number Publication date
TW202240803A (zh) 2022-10-16
TWI750082B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
JP3277996B2 (ja) 回路装置、その製造方法
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7772687B2 (en) Multiple electronic component containing substrate
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
KR19990067623A (ko) 반도체장치와 그 제조방법 및 실장기판
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US20070166879A1 (en) Multi-chip stack package and fabricating method thereof
JPH10270592A (ja) 半導体装置及びその製造方法
JP4075204B2 (ja) 積層型半導体装置
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR101515777B1 (ko) 반도체 패키지 제조방법
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
KR20140045461A (ko) 집적회로 패키지
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
CN113113366A (zh) 半导体覆晶封装结构及方法
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100473336B1 (ko) 반도체패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
JPS6089945A (ja) 封止半導体装置
KR101535404B1 (ko) 반도체 패키지 및 그 제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
CN117637660A (zh) 一种qfn封装结构及其制作方法、qfn器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination