CN117637660A - 一种qfn封装结构及其制作方法、qfn器件 - Google Patents
一种qfn封装结构及其制作方法、qfn器件 Download PDFInfo
- Publication number
- CN117637660A CN117637660A CN202410101020.1A CN202410101020A CN117637660A CN 117637660 A CN117637660 A CN 117637660A CN 202410101020 A CN202410101020 A CN 202410101020A CN 117637660 A CN117637660 A CN 117637660A
- Authority
- CN
- China
- Prior art keywords
- qfn
- pin
- pad
- pads
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000005476 soldering Methods 0.000 claims abstract description 111
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims description 151
- 230000017525 heat dissipation Effects 0.000 claims description 31
- 238000001746 injection moulding Methods 0.000 claims description 23
- 239000005022 packaging material Substances 0.000 claims description 14
- 239000004033 plastic Substances 0.000 claims description 14
- 239000012778 molding material Substances 0.000 claims description 13
- 238000007373 indentation Methods 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 abstract description 73
- 230000008569 process Effects 0.000 abstract description 36
- 238000005336 cracking Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 22
- LJQOBQLZTUSEJA-UHFFFAOYSA-N 1,2,3,5-tetrachloro-4-(2,3,5,6-tetrachlorophenyl)benzene Chemical compound ClC1=C(Cl)C(Cl)=CC(Cl)=C1C1=C(Cl)C(Cl)=CC(Cl)=C1Cl LJQOBQLZTUSEJA-UHFFFAOYSA-N 0.000 description 13
- 238000000465 moulding Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本申请公开了一种QFN封装结构及其制作方法、QFN器件，应用于器件封装技术领域。QFN封装结构包括封装外壳、引脚焊盘和预置焊锡层。封装外壳包括第一表面，多个引脚焊盘间隔分布于第一表面；多个预置焊锡层分别毗邻于每个引脚焊盘的相对两侧；多个引脚焊盘，以及，位于每个引脚焊盘两侧的预置焊锡层分别嵌入封装外壳内。将预置焊锡层预先嵌入封装外壳内，在后续焊接时，焊锡能够与预置焊锡层结合，并利用结合后的焊锡包覆每个引脚焊盘，以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效而开裂风险，进而保证QFN封装器件与PCB板的可靠性。
Description
技术领域
本申请涉及器件封装技术领域，尤其涉及一种QFN封装结构及其制作方法、QFN器件。
背景技术
方形扁平无引脚封装（Quad Flat No-leads Package，QFN）是一种无引脚封装形式，呈正方形或矩形。QFN封装的底面包括导热焊盘和导电焊盘，导热焊盘位于QFN封装的底面中央位置，并裸露于底面，导热焊盘用于导热；导电焊盘围绕在导热焊盘的外围四周，用于电气连接。
QFN封装的元器件粘结至导热焊盘上，利用QFN封装形式进行封装的元器件可以统称为QFN封装器件。QFN封装器件的底面各焊盘经过表面贴装后直接焊接在印刷电路板（printed circuit board，PCB）上。QFN封装器件在工作过程中所产生的热量，通过导热焊盘传导到PCB上，从而降低QFN封装器件的自身温度；以及，利用导电焊盘实现元器件与PCB的电气连接。
但是，在QFN封装器件与PCB焊接过程中，QFN封装器件侧焊接时焊锡会呈周边散开，焊锡外溢超过QFN封装器件侧，这会导致QFN封装器件与PCB的焊接界面处产生窄脖结构。那么，在QFN封装器件进行环境可靠性测试时，由于测试温度环境的差异变化，会导致在窄脖结构处产生应力，进而使得焊接界面产生裂纹，从而焊点开裂。
发明内容
本申请提供了一种QFN封装结构及其制作方法、QFN器件，以解决焊接界面产生的窄脖结构易导致焊点开裂的问题。
第一方面，本申请提供了一种QFN封装结构，包括：封装外壳、引脚焊盘和预置焊锡层。封装外壳包括第一表面；多个引脚焊盘间隔分布于封装外壳的第一表面；多个预置焊锡层分别毗邻于每个引脚焊盘的相对两侧；多个引脚焊盘，以及，位于每个引脚焊盘两侧的预置焊锡层分别嵌入封装外壳内。
本申请实施例提供的QFN封装结构，将预置焊锡层预先嵌入封装外壳内，在后续焊接时，焊锡能够与预置焊锡层结合，并利用结合后的焊锡包覆每个引脚焊盘，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效而开裂风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实现方式中，任意相邻两个引脚焊盘对应的相邻的两个预置焊锡层之间的距离大于或等于预设间隔距离；其中，预设间隔距离满足QFN封装结构的制作需求。这样，可以避免相邻两个引脚焊盘的距离过近而相互影响。
在一些实现方式中，引脚焊盘的露出于封装外壳的表面、预置焊锡层的露出于封装外壳的表面与封装外壳的第一表面共面。这样，引脚焊盘的露出于封装外壳的表面与第一表面共面，可以实现引脚焊盘与PCB板的电连接，进而实现封装元器件与PCB板的电连接。预置焊锡层的露出于封装外壳的表面与第一表面共面，可以实现封装外壳内的预置焊锡层与后续焊接过程中的焊锡结合，提高焊接强度和焊点的可靠性。
在一些实现方式中，引脚焊盘的露出于封装外壳的表面与封装外壳的第一表面共面。这样，可以便于后续实现引脚焊盘与PCB板的电连接，进而实现封装元器件与PCB板的电连接。预置焊锡层的露出于封装外壳的表面相对于第一表面凸出。这样，在后续焊接过程中，可以利用焊锡凸出部实现封装外壳内的预置焊锡层与后续焊接过程中的焊锡结合，通过改变结合表面由平面至曲面，可以进一步提高焊接强度和焊点的可靠性。
在一些实现方式中，封装外壳包括多个缺口，缺口由第一表面向封装外壳内凹陷第一深度而形成；每个缺口毗邻于对应预置焊锡层的背离引脚焊盘的一侧。封装外壳还包括位于相邻两个缺口之间的连接部。这样，在后续QFN封装结构与PCB板焊接时，缺口用于容纳焊接时的焊锡，焊锡位于QFN封装结构与PCB板之间，且填充进封装外壳内，并与封装外壳内的预置焊锡层结合，可以提高焊接强度和焊点的可靠性。
在一些实现方式中，还包括：散热焊盘；散热焊盘位于封装外壳的第一表面，且位于多个引脚焊盘所围区域的中心。这样，元器件粘结至散热焊盘上，利用散热焊盘可以实现元器件的散热。
第二方面，本申请提供了一种QFN封装结构，包括：封装外壳和引脚焊盘。封装外壳包括第一表面，第一表面包括多组缺口组，每组缺口组间隔环绕于第一表面的边缘，一组缺口组包括间隔分布的两个缺口；多个引脚焊盘间隔分布于封装外壳的第一表面，且每个引脚焊盘对应位于一组缺口组的两个缺口之间；多个引脚焊盘嵌入封装外壳内。
本申请实施例提供的QFN封装结构，在封装外壳的引脚焊盘的两侧预留缺口。在后续焊接时，焊锡填充缺口并包覆每个引脚焊盘，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
第三方面，本申请提供了一种QFN封装结构的制作方法，用于制作第一方面提供的QFN封装结构，该方法包括：提供多个引脚焊盘，多个引脚焊盘按照预设间隔环绕分布；在每个引脚焊盘的相对两侧分别电镀预置焊锡层，形成多个预制件，预制件包括引脚焊盘和电镀于引脚焊盘相对两侧的预置焊锡层；将塑封材料注塑在多个预制件的表面，并朝远离预制件的方向注塑预设高度，形成封装外壳。
本申请实施例提供的QFN封装结构的制作方法，将预置焊锡层预先嵌入封装外壳内，在后续焊接时，焊锡能够与预置焊锡层结合，并利用结合后的焊锡包覆每个引脚焊盘，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实现方式中，在将注塑材料注塑在多个预制件的表面之前，还包括：在多个预制件的一侧表面贴附引线框架膜；其中，引线框架膜包括多个第一凹槽和多个第二凹槽，多个第一凹槽和多个第二凹槽交错间隔排列，多个第一凹槽的深度和多个第二凹槽的深度相同；多个预制件一一对应嵌入多个第二凹槽内，每个第一凹槽位于任意相邻两个预制件之间。这样，既可以利用引线框架膜对注塑过程进行保护，又可以利用引线框架膜上的各个凹槽，在封装外壳上的毗邻于预置焊锡层的区域形成多个缺口。
在一些实现方式中，将塑封材料注塑在多个预制件的表面，包括：将塑封材料注塑于任意相邻的两个预制件之间以及每个第一凹槽内；在完成注塑之后，将引线框架膜移除，以在封装外壳上形成多个缺口，每个预制件的相对两侧分别毗邻一个缺口。这样，以便于后续焊接时，焊锡能够填充缺口，并与预置焊锡层结合，利用结合后的焊锡包覆每个引脚焊盘，以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。
第四方面，本申请提供了一种QFN封装结构的制作方法，用于制作第二方面提供的QFN封装结构，该方法包括：提供多个引脚焊盘，多个引脚焊盘按照预设间隔环绕分布；在每个引脚焊盘的一侧表面贴附引线框架膜；其中，引线框架膜包括多个第一凹槽和多个第二凹槽，多个第一凹槽和多个第二凹槽交错间隔排列，多个第一凹槽的深度和多个第二凹槽的深度相同；多个引脚焊盘一一对应嵌入多个第二凹槽内，每个第一凹槽位于任意相邻两个引脚焊盘之间；将塑封材料注塑于多个引脚焊盘之间和每个第一凹槽内，并朝远离引脚焊盘的方向注塑预设高度；在完成注塑之后，将引线框架膜移除，以形成包括多个缺口的封装外壳，每个引脚焊盘的相对两侧分别毗邻一个缺口。
本申请实施例提供的QFN封装结构的制作方法，在封装外壳的引脚焊盘的两侧预留缺口。在后续焊接时，焊锡填充缺口并包覆每个引脚焊盘，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
第五方面，本申请提供了一种QFN器件，包括：元器件、PCB板和第一方面提供的QFN封装结构。元器件粘结于QFN封装结构的散热焊盘上，封装外壳包覆元器件，元器件通过引线与引脚焊盘连接；PCB板通过焊锡与QFN封装结构的引脚焊盘和散热焊盘焊接，焊锡与封装外壳内的预置焊锡层结合。这样，在每个引脚焊盘位置无法形成窄脖结构，并利用焊锡包覆引脚焊盘，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实现方式中，焊锡嵌入封装外壳的每个缺口内，并与毗邻于缺口的预置焊锡层结合。这样，结合后的焊锡和预置焊锡层可以将每个引脚焊盘包裹住，消除焊接过程中因产生的局部焊锡导致的窄脖结构。
第六方面，本申请提供了一种QFN器件，包括：元器件、PCB板和第二方面提供的QFN封装结构。元器件粘结于QFN封装结构的散热焊盘上，封装外壳包覆元器件，元器件通过引线与引脚焊盘连接；PCB板通过焊锡与QFN封装结构的引脚焊盘和散热焊盘焊接，焊锡嵌入封装外壳的每个缺口内。这样，利用焊锡将每个引脚焊盘包裹住，消除焊接过程中因产生的局部焊锡导致的窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是一种QFN封装器件的结构示意图；
图2是一种QFN封装器件与印刷电路板焊接的结构示意图；
图3是一种焊接界面的显微结构示意图；
图4是本申请实施例提供的QFN封装结构的第一个结构示意图；
图5是图4中A-A截面的第一个局部结构示意图；
图6是本申请实施例提供的QFN封装结构的制作方法的第一个工艺流程图；
图7是图4中A-A截面的第二个局部结构示意图；
图8是本申请实施例提供的QFN封装结构的第二个结构示意图；
图9是图8中B-B截面的局部结构示意图；
图10是本申请实施例提供的QFN封装结构的制作方法的第二个工艺流程图；
图11是本申请实施例提供的QFN封装结构的第三个结构示意图；
图12是图11中C-C截面的局部结构示意图；
图13是本申请实施例提供的QFN器件的第一个结构示意图；
图14是本申请实施例提供的窄脖结构的对比结构示意图；
图15是本申请实施例提供的QFN器件的第二个结构示意图；
图16是本申请实施例提供的QFN器件的第三个结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部实施例。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的其他实施例，都属于本申请的保护范围。
在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
以下，对本申请实施例中提及的专业术语进行解释说明，以便于本领域技术人员理解。
方形扁平无引脚封装（Quad Flat No-leads Package，QFN）是一种无引脚封装形式，利用QFN封装形式进行封装的元器件可以统称为QFN封装器件。QFN封装器件的焊盘形状呈圆形、正方形或矩形等。QFN封装器件的底面包括导热焊盘和导电焊盘，导热焊盘位于QFN封装的底面中央位置，并裸露于底面，导热焊盘用于导热；导电焊盘围绕在导热焊盘的外围四周，用于电气连接。
引线框架为QFN封装使用的载体，例如可以作为集成电路的芯片载体。引线框架主要由两部分组成：芯片焊盘（die paddle）和引脚（lead finger）。引线框架是一种借助于键合材料（金丝、铝丝、铜丝）使芯片内部电路引出端（键合点）通过内引线与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用。在集成电路中，引线框架和封装材料起着固定芯片，保护内部元件，传递电信号并向外散发元件热量的作用。
环氧塑封料（Epoxy Molding Compound，EMC），全称为环氧树脂模塑料，是用于半导体封装的一种热固性化学材料。EMC是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等填料，以及添加多种助剂加工而成，主要功能为保护半导体芯片不受外界环境（水汽、温度、污染等）的影响，并实现导热、绝缘、耐湿、耐压和支撑等复合功能。
电子电路表面组装技术（Surface Mount Technology，SMT），又称为表面贴装或表面安装技术。SMT是一种将无引脚或短引线表面组装元器件安装在印刷电路板（printedcircuit board，PCB）的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。QFN封装经过表面贴装后管脚与PCB焊盘之间的导电路径短，自感系数和封装体内的布线电阻很低，以提供良好的电性能。
图1是一种QFN封装器件的结构示意图。
如图1所示，QFN封装器件包括封装体11和引线框架，引线框架包括导热焊盘12和导电焊盘13。导热焊盘12位于封装体11的底面11a中央位置，并裸露于底面11a，导热焊盘12用于导热。导电焊盘13围绕在导热焊盘12的外围四周，并裸露于底面11a，导电焊盘13用于电气连接。
以封装的元器件为芯片为例，芯片的晶圆位于导热焊盘12上，二者通过银浆或粘结膜连接。将塑封材料通过注塑工艺注塑在引线框架上，形成封装体11。封装体11将芯片的晶圆包覆，导热焊盘12和导电焊盘13均露出于封装体11的底面11a，形成QFN封装器件。这样，图1所示的QFN封装器件即为采用QFN封装后的芯片，芯片可以为射频芯片或音频芯片等。其中，银浆不仅是作为粘结剂使用，其优越的导热性能能够将芯片产生的热量传递给导热焊盘12，从而降低工作状态下的芯片温度，保护芯片。
图2是一种QFN封装器件与印刷电路板焊接的结构示意图。
如图2所示，印刷电路板30的表面分布有焊锡20，QFN封装器件经过SMT直接焊接在印刷电路板30上。
结合图1，QFN封装器件的底面11a与焊锡20结合，利用导电焊盘13实现芯片与印刷电路板30的电气连接。QFN封装器件的底部中央位置具有一个大面积裸露的导热焊盘12用来导热，导热焊盘12可作散热通道。芯片在工作过程中所产生的热量，通过导热焊盘12传导到印刷电路板30上，从而降低芯片自身温度，极大地提升芯片的散热性。
图3是一种焊接界面的显微结构示意图。其中，图3示出图2的纵切局部截面结构。
如图3所示，在QFN封装器件与印刷电路板30焊接时，QFN封装器件侧焊接时焊锡20会呈周边散开，结合图2，焊锡20的横向宽度大于QFN封装器件的横向宽度。如图3中白色线条处，焊锡20外溢超过QFN封装器件侧，这会导致QFN封装器件与印刷电路板30的焊接界面30a处产生窄脖结构30b。例如，焊锡20相对于底面11a外溢至导电焊盘13的外侧，使得外溢的焊锡20与导电焊盘13的焊接界面30a处产生窄脖结构30b。
在QFN封装器件进行环境可靠性测试时，由于测试温度环境的差异变化，例如测试温度循环在-40~70℃，会导致在窄脖结构30b处产生应力。应力的产生会使得焊接界面产生裂纹，特别的，在产生应力的窄脖结构30b处的裂纹更深。这样，QFN封装器件与印刷电路板30之间产生裂纹，会导致焊点开裂，使得QFN封装器件与印刷电路板30的可靠性降低。
为解决上述技术问题，本申请实施例提供一种QFN封装结构及其制作方法。
图4是本申请实施例提供的QFN封装结构的第一个结构示意图。
如图4所示，在一些实施例中，QFN封装结构可以包括：封装外壳101、引脚焊盘102、预置焊锡层103和散热焊盘104。
封装外壳101内封装有元器件。封装外壳101可以包括第一表面101a，第一表面101a可以作为QFN封装结构的底面，用于与PCB板焊接。
引脚焊盘102用于与PCB板电气连接。引脚焊盘102可以包括多个，多个引脚焊盘102间隔分布于封装外壳101的第一表面101a，并裸露于第一表面101a。示例性的，多个引脚焊盘102环绕于第一表面101a的四周边缘。
散热焊盘104的内表面用于粘结待封装元器件，如芯片的晶圆，二者通过银浆或粘结膜连接，散热焊盘104用于芯片的散热。散热焊盘104位于封装外壳101的第一表面101a，并裸露于第一表面101a。散热焊盘104位于第一表面101a的中心区域，示例性的，散热焊盘104位于多个引脚焊盘102所围区域的中心。
预置焊锡层103可以包括多个，多个预置焊锡层103间隔分布于封装外壳101的第一表面101a，且环绕于第一表面101a的四周边缘。多个预置焊锡层103分别毗邻于每个引脚焊盘102的相对两侧，示例性的，一个引脚焊盘102的相对两侧分别设置一预置焊锡层103。或者，在其他实施例中，可以在引脚焊盘102的一侧设置预置焊锡层103。
图5是图4中A-A截面的第一个局部结构示意图。
如图5所示，在一些实施例中，多个引脚焊盘102，以及，位于每个引脚焊盘102两侧的预置焊锡层103分别嵌入封装外壳101内。引脚焊盘102内嵌至封装外壳101的深度为h102，预置焊锡层103内嵌至封装外壳101的深度可以与引脚焊盘102内嵌至封装外壳101的深度为h102相等。
多个引脚焊盘102和对应的多个预置焊锡层103由封装外壳101的第一表面101a嵌入封装外壳101内。这样，多个引脚焊盘102嵌入封装外壳101内，便于后续封装元器件时，能够便于元器件通过引线与引脚焊盘102连接。多个预置焊锡层103嵌入封装外壳101内，以消除在后续焊接时，因焊锡外溢至对应引脚焊盘102侧而产生的窄脖结构。
多个引脚焊盘102和对应的多个预置焊锡层103的至少部分露出于第一表面101a，以便于后续与PCB板焊接。引脚焊盘102的露出于封装外壳101的表面、预置焊锡层103的露出于封装外壳101的表面与封装外壳101的第一表面101a共面。这样，引脚焊盘102的露出于封装外壳101的表面与第一表面101a共面，可以实现引脚焊盘102与PCB板的电连接，进而实现封装元器件与PCB板的电连接。预置焊锡层103的露出于封装外壳101的表面与第一表面101a共面，可以实现封装外壳101内的预置焊锡层103与后续焊接过程中的焊锡结合，提高焊接强度和焊点的可靠性。
本申请实施例提供的QFN封装结构，将预置焊锡层103预先嵌入封装外壳101内，在后续焊接时，焊锡能够与预置焊锡层103结合，并利用结合后的焊锡包覆每个引脚焊盘102，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实施例中，任意相邻两个引脚焊盘102之间具有第一距离L1，示例性的，第一距离L1可以为0.15mm-0.17mm。任意相邻两个引脚焊盘102对应的相邻的两个预置焊锡层103之间具有第二距离L2，第二距离L2大于或等于预设间隔距离，示例性的，预设间隔距离可以为50μm。这样，可以满足QFN封装结构的制作需求。
本申请实施例对预置焊锡层103的形状不进行限定，只需预置焊锡层103位于封装外壳101内，且位于引脚焊盘102的相对两侧，能够起到消除窄脖结构的作用即可。本申请实施例对预置焊锡层103的宽度（或厚度）不进行限定，只需预置焊锡层103的宽度（或厚度）可以满足QFN封装结构的制作需求即可，另外，预置焊锡层103的宽度（或厚度）还可以与焊锡外溢宽度相关。
图6是本申请实施例提供的QFN封装结构的制作方法的第一个工艺流程图。其中，图6示出图4所在视角的局部结构。
如图6所示，在一些实施例中，QFN封装结构的制作方法可以包括以下步骤S101-步骤S103：
步骤S101，提供多个引脚焊盘102，多个引脚焊盘102按照预设间隔环绕分布。
步骤S102，在每个引脚焊盘102的相对两侧分别电镀预置焊锡层103，形成多个预制件，预制件包括引脚焊盘102和电镀于引脚焊盘102相对两侧的预置焊锡层103。
步骤S103，将塑封材料注塑在多个预制件的表面，并朝远离预制件的方向注塑预设高度，形成封装外壳101。
在步骤S101中，如图6中（a）所示，提供引线框架（图中未示出），引线框架上包括散热焊盘104（图中未示出）和多个引脚焊盘102。
多个引脚焊盘102可以围绕成圆形、方形或矩形的区域，例如，结合图4，多个引脚焊盘102围绕成矩形区域。矩形区域的每一条边包括多个引脚焊盘102，矩形区域的每一条边上的引脚焊盘102的数量可以相同，也可以不同。
沿着矩形区域对应边的延展方向，多个引脚焊盘102按照预设间隔等间距分布，其中，预设间隔可以为相邻两个引脚焊盘102的边缘之间的第一距离L1。示例性的，预设间隔可以为0.15mm-0.17mm。在其他实施例中，多个引脚焊盘102也可以不等间距分布，但至少任意相邻两个引脚焊盘102之间的距离需满足预设间隔，以避免相邻两个引脚焊盘102的距离过近而相互影响。
以两个引脚焊盘102为例，两个引脚焊盘102之间的第一距离L1为0.15mm-0.17mm。
在步骤S102中，如图6中（b）所示，沿着矩形区域对应边的延展方向，采用溅射方法在每个引脚焊盘102的相对两侧电镀预置焊锡层103。
电镀焊锡的工艺过程可以包括：通过在芯片封装成型过程中，采取溅射方法在引脚焊盘102的两侧沉积阻挡层。然后，在阻挡层上涂覆光刻胶，使用掩模板进行紫外线曝光，在引脚焊盘102的两侧定义凸点的位置和形状，在凸点位置电镀一层Cu作为润湿层。然后，电镀焊锡，剥离光刻胶并用过氧化氢或等离子蚀刻去除其他位置多余的阻挡层。最后对焊锡进行回流，以在表面张力的作用下在引脚焊盘102的相对两侧形成光滑的预置焊锡层103。
沿着矩形区域对应边的延展方向，预置焊锡层103的厚度H103可以为20μm至25μm。相邻两个引脚焊盘102的边缘之间的第一距离L1为0.15-0.17mm左右，按照第一距离L1为最小0.15mm空间、预置焊锡层103为最大厚度H103为0.025mm计算。相邻两个引脚焊盘102之间具有两个预置焊锡层103，那么相邻两个引脚焊盘102对应的相邻的两个预置焊锡层103之间具有第二距离L2，第二距离L2=0.15-0.025×2=0.1mm。也就是说，在镀锡后的相邻两个引脚焊盘102的中间空间还剩余0.1mm间距，大于预设间隔距离50um，这样，可以满足QFN封装结构的制作需求。
在每个引脚焊盘102的相对两侧分别电镀预置焊锡层103，为便于下文描述，将一个引脚焊盘102及其相对两侧的预置焊锡层103统称为预制件，相邻两个预制件之间的距离为第二距离L2。
在步骤S103中，如图6中（c）所示，通过高温注塑的方式将EMC塑封材料注塑在多个预制件的表面，EMC塑封材料填充在相邻两个预制件之间，并朝远离预制件的方向注塑预设高度。在芯片封装成型过程中，EMC塑封材料包覆各个焊盘以及粘结于散热焊盘104上的芯片晶圆，实现芯片侧封装工艺，形成封装外壳101。
引线框架具有处理方式多样化、结构设计多样化的特点，且搭配属性相吻合的EMC塑封材料，可以改进、增强封装结构体内部各界层的结合力，阻止外部湿气进入产品内部造成芯片失效，增强产品可靠性。
本申请实施例提供的QFN封装结构的制作方法，将预置焊锡层103预先嵌入封装外壳101内，在后续焊接时，焊锡能够与预置焊锡层103结合，并利用结合后的焊锡包覆每个引脚焊盘102，可以消除后续焊接过程中产生的局部（外溢）焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效而裂开风险，进而保证QFN封装器件与PCB板的可靠性。
图7是图4中A-A截面的第二个局部结构示意图。
如图7所示，在一些实施例中，在QFN封装结构中，引脚焊盘102的露出于封装外壳101的表面与封装外壳101的第一表面101a共面。这样，可以便于后续实现引脚焊盘102与PCB板的电连接，进而实现封装元器件与PCB板的电连接。
预置焊锡层103的露出于封装外壳101的表面相对于第一表面101a凸出，形成焊锡凸出部1031。焊锡凸出部1031可以为弧形，焊锡凸出部1031相对于第一表面101a凸出的高度为H1031。或者，焊锡凸出部1031内嵌至封装外壳101内（图中未示出），使得焊锡凸出部1031未凸出于第一表面101a，且焊锡凸出部1031与第一表面101a之间具有一定距离。
这样，在后续焊接过程中，可以利用焊锡凸出部1031实现封装外壳101内的预置焊锡层103与后续焊接过程中的焊锡结合，通过改变结合表面由平面至曲面，可以进一步提高焊接强度和焊点的可靠性。
需要说明的是，图7所示QFN封装结构的制作工艺可以参照图6所示内容，制作工艺的区别之处在于在每个引脚焊盘102的相对两侧电镀焊锡时，可以增加焊锡量以使预置焊锡层103形成焊锡凸出部1031，并使焊锡凸出部1031凸出于封装外壳101的第一表面101a；或者，可以减少焊锡量以使预置焊锡层103形成焊锡凸出部1031，并使焊锡凸出部1031相对于凸出于第一表面101a内嵌至封装外壳101，其他制作工艺内容此处不赘述。
图8是本申请实施例提供的QFN封装结构的第二个结构示意图。
如图8所示，在一些实施例中，QFN封装结构可以包括：封装外壳101、引脚焊盘102、预置焊锡层103和散热焊盘104，封装外壳101的第一表面101a包括多个缺口1011。
需要说明的是，封装外壳101、引脚焊盘102、预置焊锡层103和散热焊盘104的其余结构特性均可以参照图4所示内容，此处不赘述。
图9是图8中B-B截面的局部结构示意图。
如图9所示，在一些实施例中，每个缺口1011毗邻于对应预置焊锡层103的背离引脚焊盘102的一侧，示例性的，一个引脚焊盘102的左右两侧分别设有一预置焊锡层103，每个预置焊锡层103的相对于引脚焊盘102的外侧分别设有缺口1011。
缺口1011由封装外壳101的第一表面101a向封装外壳101内凹陷第一深度h1而形成，第一深度h1可以小于或等于引脚焊盘102内嵌至封装外壳101的深度h102。或者，第一深度h1可以大于引脚焊盘102内嵌至封装外壳101的深度h102。
相邻两个引脚焊盘102对应的相邻的两个缺口1011之间具有一定间隔，以在相邻两个缺口1011之间形成连接部1012。
在后续QFN封装结构与PCB板焊接时，缺口1011用于容纳焊接时的焊锡，焊锡位于QFN封装结构与PCB板之间，且填充进封装外壳101内，并与封装外壳101内的预置焊锡层103结合，可以提高焊接强度和焊点的可靠性。
本申请实施例对缺口1011的形状不进行限定，只需缺口1011位于封装外壳101内，且位于引脚焊盘102的相对两侧，在填充进焊锡后能够起到消除窄脖结构的作用即可。本申请实施例对缺口1011的宽度不进行限定，只需缺口1011的宽度可以满足QFN封装结构的制作需求即可，另外，缺口1011的宽度还可以与焊锡外溢宽度相关。
本申请实施例提供的QFN封装结构，将预置焊锡层103预先嵌入封装外壳101内，并在预置焊锡层103的外侧预留缺口1011。在后续焊接时，焊锡填充缺口1011并能够与预置焊锡层103结合，并利用结合后的焊锡包覆每个引脚焊盘102，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效而开裂风险，进而保证QFN封装器件与PCB板的可靠性。
图10是本申请实施例提供的QFN封装结构的制作方法的第二个工艺流程图。其中，图10示出图8所在视角的局部结构。
如图10所示，在一些实施例中，QFN封装结构的制作方法可以包括以下步骤S201-步骤S205：
步骤S201，提供多个引脚焊盘102，多个引脚焊盘102按照预设间隔环绕分布。
步骤S202，在每个引脚焊盘102的相对两侧分别电镀预置焊锡层103，形成多个预制件，预制件包括引脚焊盘102和电镀于引脚焊盘102相对两侧的预置焊锡层103。
步骤S203，在多个预制件的一侧表面贴附引线框架膜105。
步骤S204，将塑封材料注塑在引线框架膜105和多个预制件的表面，并朝远离预制件的方向注塑预设高度，形成封装外壳101。
步骤S205，在完成注塑之后，将引线框架膜105移除，以在封装外壳101上形成多个缺口1011，每个预制件的相对两侧分别毗邻一个缺口1011。
如图10中（a）和（b）所示，步骤S201和步骤S202的内容可以参照图6所示步骤S101-步骤S102的内容，此处不赘述。
在步骤S203中，如图10中（c）所示，引线框架膜105可以对注塑过程进行保护，避免塑封材料注塑至QFN封装结构的其他区域。
引线框架膜105可以包括多个第一凹槽1051和多个第二凹槽（图中未示出），第一凹槽1051和第二凹槽的深度均小于引线框架膜105的整体厚度h105。示例性的，引线框架膜105的整体厚度h105可以为20-50μm。
多个第一凹槽1051和多个第二凹槽由引线框架膜105的同一个表面向引线框架膜105内凹陷一定深度而形成。多个第一凹槽1051的深度和多个第二凹槽的深度可以相同，以保证后续注塑工艺后形成的封装外壳101的第一表面101a与引脚焊盘102的露出表面共面。
多个第一凹槽1051和多个第二凹槽交错间隔分布排列，相邻的第一凹槽1051和第二凹槽之间具有一定间隔，以使引线框架膜105具有框架凸出部1052。
第二凹槽的宽度大于或等于预制件的宽度，相邻两个第二凹槽之间的距离等于相邻两个预制件之间的距离。多个预制件一一对应嵌入多个第二凹槽内，以利用引线框架膜105将每个预制件包裹住。每个框架凸出部1052毗邻于对应预制件的预置焊锡层103，每个第一凹槽1051位于任意相邻两个预制件之间，即位于相邻两个框架凸出部1052之间。
第一凹槽1051具有一定宽度W1，第一凹槽1051的宽度W1大于或等于可以满足QFN封装结构的制作需求的预设间隔距离。第一凹槽1051用于使封装外壳101上形成连接部1012，第一凹槽1051的宽度和深度决定连接部1012的宽度和高度。
框架凸出部1052具有一定宽度W2，框架凸出部1052用于使封装外壳101上形成缺口1011，框架凸出部1052的宽度W2和高度决定缺口1011的宽度和深度。
利用引线框架膜105上的各个第二凹槽容纳各个预制件，可以使得引脚焊盘102陷入引线框架膜105中一定深度，进而使得引线框架膜105在引脚焊盘102相对两侧的预置焊锡层103的两侧具有一定厚度，形成倒装结构，便于后续注塑塑封材料。
在步骤S204中，如图10中（d）所示，通过高温注塑的方式将EMC塑封材料注塑在多个预制件的表面、引线框架膜105的表面，以及，每个第一凹槽1051内，EMC塑封材料填充在相邻两个预制件之间和每个第一凹槽1051内，并朝远离预制件的方向注塑预设高度。EMC塑封材料包覆每个预制件、每个框架凸出部1052和每个第一凹槽1051，形成封装外壳101。
需要说明的是，步骤S204的其余内容可参照图6所示步骤S103的内容，此处不赘述。
在步骤S205中，如图10中（e）所示，在完成注塑之后，将引线框架膜105移除，以在封装外壳101上与框架凸出部1052对应的区域形成多个缺口1011，以及，在与第一凹槽1051对应的区域形成连接部1012。
连接部1012的两侧分别连接一缺口1011，每个预制件的相对两侧分别毗邻一个缺口1011，缺口1011毗邻于对应预制件的预置焊锡层103。
本申请实施例提供的QFN封装结构的制作方法，将预置焊锡层103预先嵌入封装外壳101内，并在封装外壳101的与预置焊锡层103临近的位置预留缺口1011，便于后续焊接时，焊锡能够填充缺口1011，并与预置焊锡层103结合，利用结合后的焊锡包覆每个引脚焊盘102，以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实施例中，带有缺口1011的QFN封装结构中，预置焊锡层103可带有焊锡凸出部1031（如图7所示的QFN封装结构）。在制作这种QFN封装结构时，引线框架膜105的第二凹槽的形状与图7所示QFN封装结构中的预制件（引脚焊盘102两侧的预置焊锡层103带有焊锡凸出部1031）的形状相同，以便引线框架膜105能够包覆图7所示QFN封装结构，便于后续的注塑工艺。其他内容均可以参照图10所示内容，此处不赘述。
图11是本申请实施例提供的QFN封装结构的第三个结构示意图。
如图11所示，在一些实施例中，QFN封装结构可以包括：封装外壳101、引脚焊盘102和散热焊盘104。
封装外壳101的第一表面101a包括多组缺口组，每组缺口组间隔环绕于第一表面101a的四周边缘。其中，一组缺口组包括间隔分布的两个缺口1011。
图12是图11中C-C截面的局部结构示意图。
如图12所示，在一些实施例中，缺口1011由封装外壳1011的第一表面101a向封装外壳1011内凹陷第一深度h1而形成。缺口1011的第一深度h1可以小于或等于引脚焊盘102内嵌至封装外壳101的深度h102。或者，第一深度h1可以大于引脚焊盘102内嵌至封装外壳101的深度h102。
多个引脚焊盘102间隔分布于封装外壳101的第一表面101a的四周边缘，且每个引脚焊盘102对应位于一组缺口组的两个缺口1011之间。相邻两个引脚焊盘102对应的相邻的两个缺口1011之间具有一定间隔，以在相邻两个缺口1011之间形成连接部1012。
多个引脚焊盘102嵌入封装外壳101内，引脚焊盘102的相对两侧分别具有一缺口1011。在后续QFN封装结构与PCB板焊接时，缺口1011用于容纳焊接时的焊锡，焊锡位于QFN封装结构与PCB板之间，且通过缺口1011填充进封装外壳101内，以包覆毗邻于缺口1011的引脚焊盘102，可以提高焊接强度和焊点的可靠性。
需要说明的是，本申请实施例提供的QFN封装结构的其余结构特性可以参照图4所示的QFN封装结构的结构特性和图8所示QFN封装结构的结构特性，此处不赘述。
在一些实施例中，QFN封装结构的制作方法可以包括以下步骤S301-步骤S304：
步骤S301，提供多个引脚焊盘102，多个引脚焊盘102按照预设间隔环绕分布。
步骤S302，在每个引脚焊盘102的一侧表面贴附引线框架膜105。其中，引线框架膜105包括多个第一凹槽1051和多个第二凹槽，多个第一凹槽1051和多个第二凹槽交错间隔排列，多个第一凹槽1051的深度和多个第二凹槽的深度相同；多个引脚焊盘102一一对应嵌入多个第二凹槽内，每个第一凹槽1051位于任意相邻两个引脚焊盘102之间。
步骤S303，将塑封材料注塑于多个引脚焊盘102之间和每个第一凹槽1051内，并朝远离引脚焊盘102的方向注塑预设高度。
步骤S304，在完成注塑之后，将引线框架膜105移除，以形成包括多个缺口1011的封装外壳101，每个引脚焊盘102的相对两侧分别毗邻一个缺口1011。
需要说明的是，本申请实施例提供的步骤S301-步骤S304的工艺内容可以对应参照图10所示步骤S201、步骤S203-步骤S205的相应内容，此处不赘述。
本申请实施例提供的QFN封装结构的制作方法，在封装外壳101的引脚焊盘102的两侧预留缺口1011。在后续焊接时，焊锡填充缺口1011并包覆每个引脚焊盘102，可以消除后续焊接过程中产生的局部焊锡导致的窄脖结构。这样，在每个焊盘位置无法形成窄脖结构，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实施例中，本申请实施例提供的QFN封装结构，预置焊锡层103还可以包围在对应引脚焊盘102的周围（图中未示出）；同样的，对于预留缺口的方案，缺口1011可以包围在对应引脚焊盘102或预置焊锡层103的四周（图中未示出），以在后续焊接时，焊锡能够全包围对应的引脚焊盘102。对于这种QFN封装结构的结构特性及制作方法等内容，可相应参照前述各实施例的相关内容，此处不赘述。
图13是本申请实施例提供的QFN器件的第一个结构示意图。
如图13所示，在一些实施例中，QFN器件可以包括：元器件（图中未示出）、PCB板201和图4所示的QFN封装结构。
元器件粘结于QFN封装结构的散热焊盘104上，封装外壳101包覆元器件，元器件通过引线与引脚焊盘102连接。示例性的，元器件可以为芯片晶圆，利用QFN封装结构封装元器件后形成QFN封装器件，即形成采用QFN封装形成封装的芯片。
结合图5，采用SMT焊接方式，在PCB板201上涂布焊锡202，将QFN封装器件的第一表面101a朝向PCB板201并扣合在焊锡202上。通过焊锡202将PCB板201与QFN封装结构的引脚焊盘102和散热焊盘104焊接，焊锡202与封装外壳101内的预置焊锡层103结合。
这样，结合后的焊锡202和预置焊锡层103可以将每个引脚焊盘102包裹住，消除焊接过程中因产生的局部焊锡导致的窄脖结构。
图14是本申请实施例提供的窄脖结构的对比结构示意图。
如图14中（a）所示，采用现有的QFN封装结构，封装外壳101内包括引脚焊盘102。在焊接时，焊锡202只分布在封装外壳101的表面，且相对于引脚焊盘102外溢至两侧，形成窄脖结构30b。
如图14中（b）所示，采用本申请实施例提供的QFN封装结构，引脚焊盘102的相对两侧设有预置焊锡层103，使得在焊接时，焊锡202与预置焊锡层103结合。结合后的焊锡202嵌入封装外壳101内，并包覆引脚焊盘102，使得焊锡202在封装外壳101内外形成圆滑过渡，无法形成窄脖结构。
这样，在每个引脚焊盘102位置无法形成窄脖结构，并利用焊锡202包覆引脚焊盘102，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
图15是本申请实施例提供的QFN器件的第二个结构示意图。
如图15所示，在一些实施例中，QFN器件可以包括：元器件（图中未示出）、PCB板201和图8所示的QFN封装结构。其中，元器件与QFN封装结构的结构特性可以参照图13所示内容，此处不赘述。
结合图9，采用SMT焊接方式，在PCB板201上涂布焊锡202，将QFN封装器件的第一表面101a朝向PCB板201并扣合在焊锡202上，通过焊锡202将PCB板201与QFN封装结构的引脚焊盘102和散热焊盘104焊接。焊锡202填充封装外壳101的每个缺口1011，并与毗邻于缺口1011的预置焊锡层103结合。
这样，结合后的焊锡202和预置焊锡层103可以将每个引脚焊盘102包裹住，消除焊接过程中因产生的局部焊锡导致的窄脖结构。再次参见图14中（b）所示内容，在每个引脚焊盘102位置无法形成窄脖结构，并利用焊锡202包覆引脚焊盘102，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
图16是本申请实施例提供的QFN器件的第三个结构示意图。
如图16所示，在一些实施例中，QFN器件可以包括：元器件（图中未示出）、PCB板201和图11所示的QFN封装结构。其中，元器件与QFN封装结构的结构特性可以参照图13所示内容，此处不赘述。
结合图12，采用SMT焊接方式，在PCB板201上涂布焊锡202，将QFN封装器件的第一表面101a朝向PCB板201并扣合在焊锡202上，通过焊锡202将PCB板201与QFN封装结构的引脚焊盘102和散热焊盘104焊接。同时，焊锡202填充至封装外壳101的每个缺口1011，可以将每个引脚焊盘102包裹住，消除焊接过程中因产生的局部焊锡导致的窄脖结构。
再次参见图14中（b）所示内容，在每个引脚焊盘102位置无法形成窄脖结构，并利用焊锡202包覆引脚焊盘102，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
在一些实施例中，QFN器件还可以包括：元器件（图中未示出）、PCB板201和图7所示的QFN封装结构。这种QFN器件的结构特性可以相应参照图7和图13所示内容，此处不赘述。在SMT焊接时，焊锡202与预置焊锡层103的焊锡凸出部1031结合，可以提高焊锡202与预置焊锡层103的稳定性。同时，结合后的焊锡202和预置焊锡层103可以将每个引脚焊盘102包裹住，消除焊接过程中因产生的局部焊锡导致的窄脖结构。利用焊锡202包覆引脚焊盘102，可以有效提升焊点的可靠性，从而降低焊点的可靠性失效风险，进而保证QFN封装器件与PCB板的可靠性。
本申请实施例还提供一种电子设备，包括前述任一实施例提供的QFN器件。本申请实施例所述的电子设备包括但不限定于手机、笔记本电脑、平板电脑、膝上型电脑、个人数字助理或可穿戴式设备等。
需要说明的是，本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (15)
1.一种QFN封装结构，其特征在于，包括：
封装外壳（101），包括第一表面（101a）；
引脚焊盘（102），多个所述引脚焊盘（102）间隔分布于所述封装外壳（101）的所述第一表面（101a）；
预置焊锡层（103），多个所述预置焊锡层（103）分别毗邻于每个所述引脚焊盘（102）的相对两侧；
多个所述引脚焊盘（102），以及，位于每个所述引脚焊盘（102）两侧的所述预置焊锡层（103）分别嵌入所述封装外壳（101）内。
2.根据权利要求1所述的QFN封装结构，其特征在于，
任意相邻两个所述引脚焊盘（102）对应的相邻的两个所述预置焊锡层（103）之间的距离大于或等于预设间隔距离；
其中，所述预设间隔距离满足所述QFN封装结构的制作需求。
3.根据权利要求1所述的QFN封装结构，其特征在于，
所述引脚焊盘（102）的露出于所述封装外壳（101）的表面、所述预置焊锡层（103）的露出于所述封装外壳（101）的表面与所述封装外壳（101）的所述第一表面（101a）共面。
4.根据权利要求1所述的QFN封装结构，其特征在于，
所述引脚焊盘（102）的露出于所述封装外壳（101）的表面与所述封装外壳（101）的所述第一表面（101a）共面；
所述预置焊锡层（103）的露出于所述封装外壳（101）的表面相对于所述第一表面（101a）凸出。
5.根据权利要求3或4所述的QFN封装结构，其特征在于，
所述封装外壳（101）包括多个缺口（1011），所述缺口（1011）由所述第一表面（101a）向所述封装外壳（101）内凹陷第一深度而形成；
每个所述缺口（1011）毗邻于对应所述预置焊锡层（103）的背离所述引脚焊盘（102）的一侧。
6.根据权利要求5所述的QFN封装结构，其特征在于，
所述封装外壳（101）还包括位于相邻两个所述缺口（1011）之间的连接部（1012）。
7.根据权利要求1所述的QFN封装结构，其特征在于，
还包括：散热焊盘（104）；
所述散热焊盘（104）位于所述封装外壳（101）的所述第一表面（101a），且位于多个所述引脚焊盘（102）所围区域的中心。
8.一种QFN封装结构，其特征在于，包括：
封装外壳（101），包括第一表面（101a），所述第一表面（101a）包括多组缺口组，每组所述缺口组间隔环绕于所述第一表面（101a）的边缘，一组所述缺口组包括间隔分布的两个缺口（1011）；
引脚焊盘（102），多个所述引脚焊盘（102）间隔分布于所述封装外壳（101）的所述第一表面（101a），且每个所述引脚焊盘（102）对应位于一组所述缺口组的两个所述缺口（1011）之间；多个所述引脚焊盘（102）嵌入所述封装外壳（101）内。
9.一种QFN封装结构的制作方法，其特征在于，用于制作如权利要求1-7任一项所述的QFN封装结构，所述方法包括：
提供多个引脚焊盘，多个所述引脚焊盘按照预设间隔环绕分布；
在每个所述引脚焊盘的相对两侧分别电镀预置焊锡层，形成多个预制件，所述预制件包括所述引脚焊盘和电镀于所述引脚焊盘相对两侧的预置焊锡层；
将塑封材料注塑在多个所述预制件的表面，并朝远离所述预制件的方向注塑预设高度，形成封装外壳。
10.根据权利要求9所述的制作方法，其特征在于，在所述将塑封材料注塑在多个所述预制件的表面之前，还包括：
在多个所述预制件的一侧表面贴附引线框架膜；
其中，所述引线框架膜包括多个第一凹槽和多个第二凹槽，多个所述第一凹槽和多个所述第二凹槽交错间隔排列，多个所述第一凹槽的深度和多个所述第二凹槽的深度相同；
多个所述预制件一一对应嵌入多个所述第二凹槽内，每个所述第一凹槽位于任意相邻两个所述预制件之间。
11.根据权利要求10所述的制作方法，其特征在于，所述将塑封材料注塑在多个所述预制件的表面，包括：
将所述塑封材料注塑于任意相邻的两个所述预制件之间以及每个所述第一凹槽内；
在完成注塑之后，将所述引线框架膜移除，以在所述封装外壳上形成多个缺口，每个所述预制件的相对两侧分别毗邻一个所述缺口。
12.一种QFN封装结构的制作方法，其特征在于，用于制作如权利要求8所述的QFN封装结构，所述方法包括：
提供多个引脚焊盘，多个所述引脚焊盘按照预设间隔环绕分布；
在每个所述引脚焊盘的一侧表面贴附引线框架膜；其中，所述引线框架膜包括多个第一凹槽和多个第二凹槽，多个所述第一凹槽和多个所述第二凹槽交错间隔排列，多个所述第一凹槽的深度和多个所述第二凹槽的深度相同；多个所述引脚焊盘一一对应嵌入多个所述第二凹槽内，每个所述第一凹槽位于任意相邻两个所述引脚焊盘之间；
将塑封材料注塑于多个所述引脚焊盘之间和每个所述第一凹槽内，并朝远离所述引脚焊盘的方向注塑预设高度；
在完成注塑之后，将所述引线框架膜移除，以形成包括多个缺口的封装外壳，每个所述引脚焊盘的相对两侧分别毗邻一个所述缺口。
13.一种QFN器件，其特征在于，包括：
如权利要求1-7任一项所述的QFN封装结构；
元器件，粘结于所述QFN封装结构的散热焊盘（104）上，所述封装外壳（101）包覆所述元器件，所述元器件通过引线与所述引脚焊盘（102）连接；
PCB板（201），通过焊锡（202）与所述QFN封装结构的所述引脚焊盘（102）和所述散热焊盘（104）焊接，所述焊锡（202）与所述封装外壳（101）内的预置焊锡层（103）结合。
14.根据权利要求13所述的QFN器件，其特征在于，
所述焊锡（202）嵌入所述封装外壳（101）的每个缺口（1011）内，并与毗邻于所述缺口（1011）的所述预置焊锡层（103）结合。
15.一种QFN器件，其特征在于，包括：
如权利要求8所述的QFN封装结构；
元器件，粘结于所述QFN封装结构的散热焊盘（104）上，所述封装外壳（101）包覆所述元器件，所述元器件通过引线与所述引脚焊盘（102）连接；
PCB板（201），通过焊锡（202）与所述QFN封装结构的所述引脚焊盘（102）和所述散热焊盘（104）焊接，所述焊锡（202）嵌入所述封装外壳（101）的每个所述缺口（1011）内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410101020.1A CN117637660B (zh) | 2024-01-25 | 2024-01-25 | 一种qfn封装结构及其制作方法、qfn器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410101020.1A CN117637660B (zh) | 2024-01-25 | 2024-01-25 | 一种qfn封装结构及其制作方法、qfn器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117637660A true CN117637660A (zh) | 2024-03-01 |
| CN117637660B CN117637660B (zh) | 2024-05-31 |
Family
ID=90021874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410101020.1A Active CN117637660B (zh) | 2024-01-25 | 2024-01-25 | 一种qfn封装结构及其制作方法、qfn器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117637660B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101685809A (zh) * | 2008-09-22 | 2010-03-31 | 晶致半导体股份有限公司 | 半导体封装件及其导线架 |
| CN103280436A (zh) * | 2013-04-23 | 2013-09-04 | 华为机器有限公司 | 表贴器件及其制备方法 |
| CN111384000A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 芯片封装 |
| CN114388468A (zh) * | 2021-11-25 | 2022-04-22 | 日月光半导体制造股份有限公司 | 半导体封装件的接合结构及其形成方法 |
| CN116246986A (zh) * | 2023-05-10 | 2023-06-09 | 南京睿芯峰电子科技有限公司 | 具有外露引线框架的封装件及其制作方法 |
-
2024
- 2024-01-25 CN CN202410101020.1A patent/CN117637660B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101685809A (zh) * | 2008-09-22 | 2010-03-31 | 晶致半导体股份有限公司 | 半导体封装件及其导线架 |
| CN103280436A (zh) * | 2013-04-23 | 2013-09-04 | 华为机器有限公司 | 表贴器件及其制备方法 |
| CN111384000A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 芯片封装 |
| CN114388468A (zh) * | 2021-11-25 | 2022-04-22 | 日月光半导体制造股份有限公司 | 半导体封装件的接合结构及其形成方法 |
| CN116246986A (zh) * | 2023-05-10 | 2023-06-09 | 南京睿芯峰电子科技有限公司 | 具有外露引线框架的封装件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117637660B (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| US6861750B2 (en) | Ball grid array package with multiple interposers | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| US20100025810A1 (en) | Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features | |
| KR100483642B1 (ko) | 반도체장치및반도체장치의제조방법 | |
| KR101809521B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2006128455A (ja) | 半導体装置およびその製造方法 | |
| KR20080057174A (ko) | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 | |
| EP3577684B1 (en) | Power semiconductor module | |
| CN110459521B (zh) | 覆晶封装基板和电子封装件 | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| KR100250562B1 (ko) | 반도체장치 | |
| KR101944007B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| US9748157B1 (en) | Integrated circuit packaging system with joint assembly and method of manufacture thereof | |
| CN117637660B (zh) | 一种qfn封装结构及其制作方法、qfn器件 | |
| US20180240738A1 (en) | Electronic package and fabrication method thereof | |
| CN209880583U (zh) | 半导体封装结构 | |
| CN209880589U (zh) | 半导体封装结构 | |
| KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
| CN112117243A (zh) | 半导体封装结构及其制备方法 | |
| US20230115598A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100388211B1 (ko) | 멀티 칩 패키지 | |
| JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |