JP2002299374A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002299374A
JP2002299374A JP2001104685A JP2001104685A JP2002299374A JP 2002299374 A JP2002299374 A JP 2002299374A JP 2001104685 A JP2001104685 A JP 2001104685A JP 2001104685 A JP2001104685 A JP 2001104685A JP 2002299374 A JP2002299374 A JP 2002299374A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
wiring pattern
resin layer
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001104685A
Other languages
English (en)
Inventor
Koji Yoshida
浩二 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001104685A priority Critical patent/JP2002299374A/ja
Publication of JP2002299374A publication Critical patent/JP2002299374A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 廉価な汎用ワイヤボンダーを用いて突起状電
極を形成することにより、超音波接合法を用いて半導体
チップと回路基板とを突起状電極で結合させた半導体装
置を、従来よりも廉価に作製できる半導体装置の製造方
法、及び半導体装置を提供する。 【解決手段】 本半導体装置の製造方法は、回路基板１
０上に形成された配線パターン１２に突起状電極１４を
形成する第１工程と、配線パターン１２の突起状電極上
１４に、接続パッド１６を有する半導体チップ１８を対
向させ、突起状電極１４に接続パッド１６を押し付けつ
つ半導体チップ１８に超音波振動を与えて、突起状電極
１４と接続パッド１６とを相互に機械的かつ電気的に結
合させる第２工程とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
等の半導体装置及びその製造方法に関し、更に詳細に
は、半導体チップの接続パッドを回路基板に接続する際
に用いて好適な半導体装置の製造方法、及びこのような
製造方法で製造された半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体チップと回路基板とを結合
させてフリップチップパッケージを作製する技術では、
超音波接合法への関心が高まっている。この超音波接合
法でフリップチップパッケージを作製する技術が、例え
ば、特開2000-315917号公報、特開2000-49564号公報、
及び特開平10-223687号公報に記載されている。これら
の公報に記載された技術では、突起状電極が接続パッド
に形成された比較的小チップかつ少ピンの半導体チップ
を、硬いセラミック基板の配線パターンに押しつけた状
態で超音波振動を与えることにより、セラミック基板に
半導体チップを接合させている。
【０００３】
【発明が解決しようとする課題】ところで、上述の突起
状電極を接続パッドに形成する技術として、例えば、特
開2000-195895号公報に記載されたスタッドバンプ工法
が挙げられる。このスタッドバンプ工法では、スタッド
バンプボンダーと呼ばれるボンディング装置を使用し、
半導体チップの接続パッドに、金（Ａｕ）ワイヤを用い
て突起状電極を形成する。しかし、スタッドバンプボン
ダーは、半導体チップの接続パッドに突起状電極を形成
するためだけの特別な構成を備える装置であるため、接
続パッドと配線パターンとを接続するような汎用のワイ
ヤボンダーに比較して、数倍の装置価格を有する。この
ことが、フリップチップパッケージを製造する上で、更
なるコストダウンを難しくする要因の一つとなってい
る。
【０００４】そこで、本発明の目的は、高価なスタッド
バンプボンダーを使用せず、汎用のワイヤボンダーを用
いて突起状電極を形成することにより、超音波接合法を
用いて半導体チップと回路基板とを突起状電極で結合さ
せた半導体装置（フリップチップパッケージ）を、従来
よりも廉価に作製することができる半導体装置の製造方
法、及び、そのような製造方法で作製される半導体装置
を提供することである。
【０００５】
【課題を解決するための手段】本発明者は、検討を重ね
た結果、突起状電極を半導体チップ側ではなく、回路基
板の配線パターン側に形成するようにすれば、汎用のワ
イヤボンダーを使用して突起状電極を作製し、製造コス
トを低減することが可能になることを着想した。
【０００６】上記目的を達成するために、上述の着想に
基づいて、本発明に係る半導体装置の製造方法は、回路
基板上に形成された配線パターンに突起状電極を形成す
る第１工程と、配線パターンの突起状電極上に、接続パ
ッドを有する半導体チップを対向させ、突起状電極に接
続パッドを押し付けつつ半導体チップに超音波振動を与
えて、突起状電極と接続パッドとを相互に機械的かつ電
気的に結合させる第２工程と、を備えることを特徴とし
ている。
【０００７】本発明に係る半導体装置の製造方法では、
半導体チップと回路基板との結合工程に先立って、回路
基板上の配線パターンに突起状電極を形成するので、ス
タッドバンプボンダーに比べて廉価な汎用のワイヤボン
ダーを使用することができる。例えば、汎用のワイヤボ
ンダーの装置単価は、スタッドバンプボンダーの装置単
価の１／３程度であるため、装置コストが大幅に低減
し、超音波接合法を用いて半導体チップと回路基板とを
突起状電極で結合させた半導体装置を、従来よりも廉価
に作製することが可能になる。また、半導体チップと回
路基板との接続に先立って、回路基板側に突起状電極を
形成するので、回路基板よりも高価な半導体チップ側に
突起状電極を形成する場合に比較して、良品の仕損額を
低減し、単価の上昇を抑えることができる。更に、第２
工程での超音波接合に際して、各突起状電極の配線パタ
ーンからの高さにバラツキがあっても、回路基板よりも
明らかに硬度が高い半導体チップを突起状電極に押し付
けつつ超音波振動を与え、各突起状電極の高さを平均化
するように接合、つまり、レベリングすることができ
る。これにより、半導体チップ側に突起状電極を形成し
てから、突起状電極を配線パターンに押し付けつつ超音
波接合する従来技術に比べて、配線パターンの沈み込み
等への配慮が不要になり、製造工程が簡略化する。
【０００８】本発明の好適な実施態様では、第１工程と
第２工程との間に、回路基板上の突起状電極及び配線パ
ターンの少なくとも一部を覆うようにアンダーフィル樹
脂層を形成する樹脂層形成工程を備えるとともに、第２
工程に続いて、突起状電極及び接続パッドが結合した回
路基板及び半導体チップに所定の処理を施して、回路基
板と半導体チップとの間に介在するアンダーフィル樹脂
層を硬化させる樹脂層硬化工程とを備えている。
【０００９】これにより、アンダーフィル樹脂層を形成
し、その硬化前に超音波接合を行うことができるので、
超音波接合法を用いながらも、半導体チップと回路基板
との間の隙間に、容易にかつ適正にアンダーフィル樹脂
を介在させてパッケージ封止することができる。アンダ
ーフィル樹脂には通常、半導体チップと樹脂との線膨張
係数を近づけるために、フィラーと呼ばれる絶縁性粒子
が混合されており、例えば、超音波接合法とは異なる他
の樹脂圧接工法では、電極間にフィラーを噛み込んだ場
合に接続不良が生じるとの報告もある。しかし、本発明
の製造方法では、アンダーフィル樹脂層上から突起状電
極に接続パッドを押し付けつつ半導体チップに超音波振
動を与えるので、超音波振動でアンダーフィル樹脂層中
のフィラーを突起状電極と接続パッドとの間から押し出
しつつ、双方を溶融、結合させることができる。
【００１０】また、樹脂層形成工程では、配線パターン
及び突起状電極上に、アンダーフィル樹脂層として、絶
縁性及び熱硬化性を有するゲル状樹脂を塗布し、樹脂層
硬化工程では、例えば１４０℃〜１６０℃の温度下での
熱処理により、ゲル状樹脂を硬化させることができる。
つまり、配線パターン及び突起状電極上にゲル状樹脂を
塗布してから回路基板と半導体チップとを結合させ、結
合後にゲル状樹脂材料を硬化させることができるので、
精密な樹脂塗布処理が不要となって作業が簡便になる。
熱硬化性のアンダーフィル樹脂層としては、エポキシ
系、メラミン系、及びフェノール系等の樹脂を用いるこ
とができる。
【００１１】また、樹脂層形成工程では、配線パターン
及び突起状電極上に、アンダーフィル樹脂層として、絶
縁性及び熱硬化性を有する樹脂フィルムを貼り付け、樹
脂層硬化工程では、例えば１４０℃〜１６０℃の温度下
での熱処理により、樹脂フィルムを硬化させることがで
きる。これにより、樹脂フィルムを第２工程の前に貼り
付けるだけで、アンダーフィル樹脂層を容易にかつ適正
に形成できるので、工程不良を解消できるとともに、精
密な樹脂塗布等の煩雑な工程を省き、より一層の工程簡
略化を実現することができる。樹脂フィルムとしては、
半導体チップの温度膨張係数に近い温度膨張係数を有す
る二酸化ケイ素（シリカ）及び／又は酸化アルミニウム
（アルミナ）等の粒子を混入したアンダーフィル樹脂フ
ィルムを使用することができる。この場合、二酸化ケイ
素や酸化アルミニウムの粒子は、６０ｗｔ％以上含有す
ることが望ましい。
【００１２】ところで、アンダーフィル樹脂層として、
熱可塑性を有する樹脂を使用することも可能である。そ
の場合には、溶融可能な温度で樹脂を一旦溶融させ、同
じ温度下で溶融状態を維持しながら配線パターン及び突
起状電極上に塗布し、その後、ゲル状樹脂材料の場合と
同様に回路基板と半導体チップとを超音波接合させ、次
いで、樹脂が硬化する温度まで温度を降下させることに
なる。熱可塑性のアンダーフィル樹脂層としては、スチ
レン系、アクリル系、セルロース系、ポリエチレン系、
及びビニル系等の樹脂を用いることができる。
【００１３】本発明の好適な実施態様では、突起状電極
及び接続パッドは、それぞれ、Ａｕ及びＡｌから構成さ
れており、第２工程では、与えられる超音波振動によ
り、突起状電極と接続パッドとの間でＡｕ−Ａｌ合金層
が形成される。一般に回路基板上の配線パターンはＡｌ
で形成されるため、従来技術では、接続パッド上のＡｕ
製の突起状電極がＡｕ製の配線パターンに超音波接合さ
れることになる。これにより、半導体チップは、Ａｕ−
Ａｕ接合により回路基板に結合されるため、接合強度を
向上させるには、固有摩擦係数を高めたり、アンカー効
果が期待できる構成にするしかない。
【００１４】これに対し、本発明では、Ａｌ製の接続パ
ッドとＡｕ製の突起状電極とが超音波接合されるため、
接続パッドと突起状電極とが、Ａｕ−Ａｕ層に比べて接
合強度が高いＡｕ−Ａｌ合金層を介して結合することに
なる。つまり、多数の接続パッドをその対応する配線パ
ターン上の突起状電極に、接合強度が高いＡｕ−Ａｌ合
金層を介して一括して結合できるので、多ピンや大チッ
プの半導体チップを用いた場合でも接続不良等が発生し
難く、信頼性を向上させることができるとともに、歩留
まりを向上させることができる。
【００１５】尚、突起状電極は、Ａｕメッキ、Ｎｉメッ
キ、インジウム、又は、はんだから構成することもでき
るが、Ｎｉメッキ、インジウム、はんだから成る場合に
は、当然ながらＡｕ−Ａｌ合金層による接合強度の向上
を図ることはできない。
【００１６】本発明の好適な実施態様では、回路基板に
は、複数の半導体チップに対応する複数組の配線パター
ンが形成されており、第１工程では、各組の配線パター
ンに、それぞれ、突起状電極を形成し、第２工程では、
各組の突起状電極に、それぞれ、対応する半導体チップ
を接合する。本発明の製造方法を適用するような半導体
チップは、小型のものが多く、モジュール化の傾向が強
いと考えられる。本製造方法では、モジュール化された
回路基板の複数組の配線パターンに、それぞれ、突起状
電極を形成してから、対応する半導体チップを超音波接
合するので、多品種、小生産時に特に好適である。
【００１７】また、本発明に係る半導体装置は、配線パ
ターン上に突起状電極が形成された回路基板と、接続パ
ッドが形成された半導体チップとを備え、配線パターン
と接続パッドとが突起状電極を介して相互に機械的かつ
電気的に結合していることを特徴としている。
【００１８】本発明に係る半導体装置では、突起状電極
が回路基板側に形成されており、スタッドバンプボンダ
ーに比べて廉価な汎用のワイヤボンダーで作製すること
ができるので、超音波接合法を用いて半導体チップと回
路基板とを結合させたフリップチップパッケージを、従
来よりも廉価に作製することが可能になる。回路基板と
半導体チップとの間には、配線パターンの一部、突起状
電極、及び接続パッドを覆うアンダーフィル樹脂層を介
在することができ、その場合、半導体チップと回路基板
との温度膨張係数のミスマッチに起因する損傷が防止で
きる。
【００１９】本発明の好適な実施態様では、突起状電極
及び接続パッドは、それぞれ、Ａｕ及びＡｌから構成さ
れており、突起状電極と接続パッドとによりＡｕ−Ａｌ
合金層が形成されている。これにより、接続パッドと突
起状電極との接合強度が、Ａｕ−Ａｕ層で接合される場
合に比べて高くなるため、信頼性の高いフリップチップ
パッケージを得ることができる。
【００２０】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例１ 本実施形態例は、本発明に係る半導体装置の製造方法の
実施形態の一例であって、図１は本実施形態例の半導体
装置の製造方法を示すフローチャートであり、図２
（ａ）〜（ｃ）は本製造方法による工程を段階的に示す
側面図である。尚、図２では、多数存在する突起状電極
及び接続パッドのうちの２つずつを記載している。
【００２１】まず、ステップＳ１で、使用する回路基板
１０の良否を予め判定し、良品と判定した回路基板１０
を使用し、ステップＳ２では、配線パターン１２に、図
２（ａ）に示すように、Ａｕ製の突起状電極１４を形成
する。次いで、Ａｌ製の接続パッド１６が形成された半
導体チップ１８を準備し、ステップＳ３では、ステップ
Ｓ２で回路基板１０に形成された突起状電極１４の良否
とともに、準備した半導体チップ１８の良否を判定す
る。この半導体チップ１８は、図２（ｂ）に示すよう
に、下方を向いた面が半導体アクティブ面１７であり、
上方を向いた面が裏面１９となっている。
【００２２】続いて、図２（ｃ）に示すように、超音波
接合装置２０を用意して、半導体チップ１８の超音波接
合を行う（ステップＳ４）。超音波接合装置２０は、吸
着口２４を有する超音波ボンダーヘッド２６と、超音波
ボンダーヘッド２６を支持する支持部３０と、支持部３
０の端部に設けられ、支持部３０を介して超音波ボンダ
ーヘッド２６に超音波振動を与える圧電素子２８とを備
えている。まず、超音波ボンダーヘッド２６により裏面
１９を吸着した状態の半導体チップ１８を移送し、配線
パターン１２の突起状電極１４上に接続パッド１６を対
向させた位置で停止する。
【００２３】次いで、所定の電圧を圧電素子２８に印加
して超音波振動を発生させ、支持部３０に伝達する。こ
の際の超音波振動による縦波は、模式的に示すと、破線
３２のようになり、支持部３０から超音波ボンダーヘッ
ド２６を介して、半導体チップ１８の裏面１９に伝達さ
れる。この場合、半導体チップ１８には、超音波ボンダ
ーヘッド２６を介して所定の荷重が作用しているので、
超音波振動により、半導体チップ１８の接続パッド１６
と、配線パターン１２上の突起状電極１４との間で摩擦
熱が生じる。これにより、突起状電極１４と接続パッド
１６とが相互に機械的かつ電気的に結合する。
【００２４】上記結合時、突起状電極１４及び接続パッ
ド１６は、それぞれ、Ａｕ及びＡｌから構成されている
ので、超音波振動により、突起状電極１４と接続パッド
１６との間でＡｕ−Ａｌ合金層が形成される。つまり、
Ａｌ製の接続パッド１６とＡｕ製の突起状電極１４と
が、Ａｕ−Ａｕ層に比べて接合強度が高いＡｕ−Ａｌ合
金層を介して結合することになる。従って、多数の接続
パッド１６をその対応する配線パターン１２上の突起状
電極１４に、接合強度が高いＡｕ−Ａｌ合金層を介して
一括に結合できるので、半導体チップ１８として多ピン
や大チップのものを用いた場合でも、接続不良等が発生
し難く、信頼性の向上とともに、歩留まりの向上が期待
できる。
【００２５】次いで、接合した半導体チップ１８と回路
基板１０との間に、アンダーフィル樹脂層を注入し、硬
化させ、更に、ステップＳ６で、仕上がったフリップチ
ップパッケージの良否を判定する。
【００２６】本実施形態例によれば、図３（ａ）に示す
ように、各突起状電極１４ａ、１４ｂの高さＡにバラツ
キがある場合でも、回路基板１０よりも明らかに硬度が
高い半導体チップ１８を突起状電極１４ａ、１４ｂに押
し付けつつ超音波振動を与えることで、図３（ｂ）に示
すように、各突起状電極１４ａ、１４ｂの高さを平均化
させて接合（レベリング）することができる。これによ
り、半導体チップ側に突起状電極を形成してから、突起
状電極を配線パターンに押し付けつつ超音波接合する従
来技術に比較して、配線パターン１２の沈み込み等への
配慮が不要になり、製造工程が簡略化する。
【００２７】また、通常のメカニカルなフリップチップ
工法では、半導体チップと回路基板とを結合するための
突起状電極の高さには厳密な高さ精度が要求されるが、
本実施形態例では、回路基板１０側に突起状電極１４
ａ、１４ｂを形成してから超音波接合するので、突起状
電極１４ａ、１４ｂの高さのバラツキを補正するレベリ
ング効果が期待ができる。従来方式では、多ピンや大チ
ップの接合を行うことが困難であったのに対し、本発明
に係る超音波接合は一括方式であるため、超音波接合に
際してＡｕ−Ａｌ合金層の形成が期待でき、半導体チッ
プ１８と回路基板１０との間の接合強度を高めることが
できる。
【００２８】ここで、図２及び図３に示した突起状電極
１４等を拡大し、その接合過程について図４を参照して
説明する。すなわち、図４（ａ）に示すように、Ａｕ製
の配線パターン１２上には、突起状電極１４が、Ａｕワ
イヤにより、超音波接合時の初期荷重で容易に潰れて変
形するようなスタッドバンプとして形成されている。次
いで、図４（ｂ）に示すように、超音波ボンダーヘッド
２６に装着した半導体チップ１８の接続パッド１６を、
配線パターン１２上の突起状電極１４に対向させる。
【００２９】この後、図４（ｃ）に示すように、矢印２
９方向の超音波振動を発生させ、超音波ボンダーヘッド
２６を介して、半導体チップ１８の裏面１９に伝える。
この際、半導体チップ１８には、超音波ボンダーヘッド
２６を介して所定の荷重が作用しているので、超音波振
動により、突起状電極１４と接続パッド１６とが相互に
結合する。この結合時、Ａｌ製の接続パッド１６とＡｕ
製の突起状電極１４との間で、Ａｕ−Ａｌ合金層６６が
形成されるので、接続パッド１６と突起状電極１４との
接合強度が、Ａｕ−Ａｕ層による接合強度に比べて大き
くなる。
【００３０】ここで、図５を参照して、本実施形態例と
の比較例を説明する。図５（ａ）〜（ｃ）は、それぞ
れ、比較例の各工程を段階的に示す側面図である。すな
わち、図５（ａ）に示すように、半導体チップ１８のＡ
ｌ製の接続パッド１６上には、突起状電極６８が、スタ
ッドバンプボンダーにより形成されている。次いで、図
５（ｂ）に示すように、超音波ボンダーヘッド２６に装
着した半導体チップ１８の突起状電極６８を、回路基板
１０上の配線パターン１２に対向させる。
【００３１】次いで、矢印２９方向の超音波振動を発生
させ、超音波ボンダーヘッド２６を介して、半導体チッ
プ１８の裏面１９に伝え、半導体チップ１８に加えられ
ている所定の荷重と、超音波振動とにより、図５（ｃ）
に示すように、突起状電極１４と接続パッド１６とを結
合させる。この超音波接合時には、超音波接合前に既
に、接続パッド１６と突起状電極６８との間にＡｕ−Ａ
ｌ合金層７０が形成されている。このＡｕ−Ａｌ合金層
７０は、本発明に係る実施形態例１〜３の場合のよう
に、突起状電極１４と配線パターン１２との超音波接合
時に生成されたものではなく、超音波接合の前工程であ
るスタッドバンプボンディング工程時の超音波振動によ
り生成されたものである。
【００３２】図６及び図７は、それぞれ、実施形態例１
で回路基板１０に突起状電極１４を形成する工程を示す
図である。まず、図６（ａ）に示すように、配線パター
ン１２を備えた回路基板１０を準備し、ボンディングキ
ャピラリ３６の本体内部を貫通したＡｕワイヤ３８の先
端部にイニシャルボール４０を形成しておき、このボン
ディングキャピラリ３６をボンディング位置に移動させ
る。更に、図６（ｂ）に示すように、ボンディングキャ
ピラリ３６に所定の荷重を掛けながら、図示しない超音
波振動装置によってボンディングキャピラリ３６を矢印
４４で示す方向に超音波振動させる。これにより、イニ
シャルボール４０が潰れ、配線パターン１２上に結合す
る。
【００３３】その後、図６（ｃ）に示すように、ボンデ
ィングキャピラリ３６を上方に移動させながら、図７
（ａ）に示すように、Ａｕワイヤ３８によってループを
描く。引き続き、図７（ｂ）に示すように、スパーク電
極４２を用いてループにスパーク電流４６を印加し、図
７（ｃ）に示すように、Ａｕワイヤ３８を切断するとと
もに、次工程で用いるイニシャルボール４０を形成す
る。この工程により、スパーク電流４６で切断された配
線パターン１２上のイニシャルボール４０が、突起状電
極１４を構成する。尚、本実施形態例では、Ａｕワイヤ
３８を用いたスタッドバンプ方式を示したが、半導体前
工程の蒸着法やメッキ法等によって突起状電極１４を形
成することができる。
【００３４】実施形態例２ 図８は本実施形態例の半導体装置の製造方法を示すフロ
ーチャートであり、図９は本製造方法による工程を段階
的に示す側面図である。まず、ステップＳ１１で、使用
する回路基板１０の検査を行ってその良否を判定し、良
品と判定した回路基板１０の配線パターン１２上に、図
９（ａ）に示すように、突起状電極１４ａ、１４ｂを形
成する（ステップＳ２）。同図は、突起状電極１４ａ、
１４ｂを高さにややバラツキがあるとして記載している
【００３５】次いで、ステップＳ１３では、回路基板１
０の突起状電極１４の形状、導電状態等の検査を行う。
更に、ステップＳ１４では、ステップＳ１３で良品と判
定した回路基板１０に、突起状電極１４ａ、１４ｂ及び
配線パターン１２の少なくとも一部を覆うように、絶縁
性及び熱硬化性を有するゲル状樹脂を塗布して、アンダ
ーフィル樹脂層４８を形成する（樹脂層形成工程）。
【００３６】続いて、図９（ｂ）に示すように、予め検
査して良品と判定された半導体チップ１８を準備する。
更に、図９（ｃ）に示すように、超音波接合装置を用い
て、半導体チップ１８の超音波接合を実施する（ステッ
プＳ１５）。まず、超音波ボンダーヘッド２６により裏
面１９を吸着した状態の半導体チップ１８を移送し、配
線パターン１２の突起状電極１４ａ、１４ｂ上に、対応
する接続パッド１６を対向させた位置で停止する。更
に、超音波ボンダーヘッド２６により、ゲル状のアンダ
ーフィル樹脂層４８に半導体チップ１８を押しつけ、ア
ンダーフィル樹脂層４８に突起状電極１４ａ、１４ｂを
貫通する。
【００３７】次いで、圧電素子への所定電圧の印加によ
り超音波振動を発生させ、超音波ボンダーヘッド２６を
介して半導体チップ１８に伝達し、半導体チップ１８に
加えられている矢印２７方向の荷重と、矢印２９方向の
超音波振動とにより、半導体チップ１８の接続パッド１
６と、配線パターン１２上の突起状電極１４ａ、１４ｂ
とを結合させる。
【００３８】この際、アンダーフィル樹脂層４８上から
突起状電極１４ａ、１４ｂに接続パッド１６を押し付け
つつ半導体チップ１８に超音波振動を与えるので、超音
波振動でアンダーフィル樹脂層４８中のフィラーを突起
状電極１４ａ、１４ｂと接続パッド１６との間から押し
出しつつ、良好な導電状態で双方を溶融、結合させるこ
とができる。この結果、図９（ｃ）に示すような、超音
波接合時に突起状電極１４ａ、１４ｂが良好にレベリン
グされ、かつ、超音波振動によりフィレット形状が良好
なアンダーフィル樹脂層４８を有する回路基板１０が得
られる。
【００３９】この後、ステップＳ１６で、突起状電極１
４ａ、１４ｂ及び接続パッド１６が結合した回路基板１
０及び半導体チップ１８を、オーブン又はリフロー炉に
収容し、例えば１４０℃〜１６０℃の温度下で１１０分
〜１３０分程度の熱処理を行うことにより、ゲル状のア
ンダーフィル樹脂層４８を硬化させる（樹脂層硬化工
程）。続いて、ステップＳ１７では、アンダーフィル樹
脂層４８が硬化してフリップチップパッケージを成した
回路基板１０及び半導体チップ１８に対する導通、信号
伝達、強度等の検査を行い、良品として判定したものを
出荷に回し、不良品と判定したもののうちで再生可能な
ものをリペアー処理に回す。
【００４０】尚、アンダーフィル樹脂層４８として、熱
可塑性を有する樹脂を使用することも可能である。その
場合には、溶融可能な温度で樹脂を一旦溶融させ、同じ
温度下で溶融状態を維持しながら配線パターン及び突起
状電極上に塗布し、その後、ゲル状樹脂材料の場合と同
様に回路基板と半導体チップとを超音波接合させ、次い
で、樹脂が硬化する温度まで温度を降下させることにな
る。また、アンダーフィル樹脂層４８として、２液混合
タイプの樹脂を用いることもできる。その場合には、熱
処理は不要となる。
【００４１】実施形態例３ 図１０は本実施形態例の半導体装置の製造方法を示す側
面図であり、図１０（ａ）〜（ｃ）は製造過程を段階的
に示している。まず、配線パターン１２等の検査を行っ
て回路基板１０の良否を判定し、良品と判定した回路基
板１０の配線パターン１２上に、図１０（ａ）に示すよ
うに、突起状電極１４ａ、１４ｂを形成する。次いで、
回路基板１０の突起状電極１４に対する検査を実施し、
良品と判定した回路基板１０に、その突起状電極１４
ａ、１４ｂ及び配線パターン１２の少なくとも一部を覆
うように、絶縁性及び熱硬化性を有するアンダーフィル
樹脂フィルム５０を貼り付け、アンダーフィル樹脂層と
して形成する（樹脂層形成工程）。
【００４２】続いて、図１０（ｂ）に示すように、良品
と判定した半導体チップ１８を準備し、更に、図１０
（ｃ）に示すように、超音波接合装置を用いて、半導体
チップ１８の超音波接合を実施する。まず、超音波ボン
ダーヘッド２６により裏面１９を吸着した状態の半導体
チップ１８を移送し、配線パターン１２の突起状電極１
４ａ、１４ｂ上に、対応する接続パッド１６を対向させ
た位置で停止する。更に、超音波ボンダーヘッド２６に
より半導体チップ１８をアンダーフィル樹脂フィルム５
０に押しつけ、アンダーフィル樹脂フィルム５０に突起
状電極１４ａ、１４ｂを貫通する。
【００４３】次いで、超音波振動を発生させ、超音波ボ
ンダーヘッド２６を介して半導体チップ１８に伝達し、
半導体チップ１８に加えられている矢印２７方向の荷重
と、矢印２９方向の超音波振動とにより、半導体チップ
１８の接続パッド１６と、配線パターン１２上の突起状
電極１４ａ、１４ｂとを結合させる。この結果、図１０
（ｃ）に示すように、超音波接合時に突起状電極１４
ａ、１４ｂが良好にレベリングされ、アンダーフィル樹
脂層（５０）を有する回路基板１０が得られる。
【００４４】続いて、突起状電極１４ａ、１４ｂ及び接
続パッド１６が結合した回路基板１０及び半導体チップ
１８を、実施形態例２と同じように熱処理し、アンダー
フィル樹脂層（５０）を硬化させる（樹脂層硬化工
程）。この後、アンダーフィル樹脂層（５０）が硬化し
てフリップチップパッケージを成した回路基板１０及び
半導体チップ１８に対する各種の検査を行う。
【００４５】ところで、配線パターン１２は、回路基板
１０の基板材質により表面処理が異なる。ここで、回路
基板１０の材質毎に異なる配線パターン１２の具体例を
示す。図１１は配線パターン１２上に突起状電極を形成
しない状態の回路基板１０を示す側面図であり、図１１
（ａ）に回路基板１０の全体を示し、図１１（ｂ）、
（ｃ）に、それぞれ、回路基板１０の材質が異なる場合
の配線パターン１２の構成を拡大して示す。
【００４６】例えば、回路基板１０が有機基板基材から
成る場合には、図１１（ｂ）に示すように、回路基板１
０上の配線パターン１２は、回路基板１０側から順次形
成された銅（Ｃｕ）層５２、ニッケル（Ｎｉ）層５４及
びＡｕ層５６から構成されることが望ましい。また、回
路基板１０がセラミック基板から成る場合には、図１１
（ｃ）に示すように、回路基板１０上の配線パターン１
２は、回路基板１０側から順次形成されたタングステン
（Ｗ）層５８、Ｎｉ層６０及びＡｕ層６４から構成され
ることが望ましい。
【００４７】また、図１２及び図１３は、それぞれ、本
発明に係る実施形態例１〜３で説明した超音波接合時
の、代表的な荷重印加と超音波発振とのタイミングを示
すグラフ図である。図１２では、超音波ボンダーヘッド
２６（図２(ｃ)参照）による半導体チップ１８への荷重
がリニアに増大し、一定レベルに到達した時点で超音波
発信を開始している。また、図１３では、超音波ボンダ
ーヘッド２６による半導体チップ１８への荷重が第１の
レベルまでリニアに増大し、第１のレベルに到達した時
点で、１回目の超音波発信を開始する。その後、第１の
レベルから再び荷重をリニアに増大させ、第２のレベル
に到達した時点で、２回目の超音波発信を開始してい
る。双方の図に示されるタイミングの違いは、半導体チ
ップ１８の大きさ、ピン数、回路基板１０に用いる基材
の種類等により任意に設定されるものである。
【００４８】本発明に係る実施形態例１〜３によれば、
半導体チップ１８と回路基板１０との結合工程に先立っ
て、回路基板１０上の配線パターンに突起状電極１４を
形成するので、スタッドバンプボンダーに比べて廉価な
汎用のワイヤボンダーを使用することができる。これに
より、装置コストが大幅に低減し、超音波接合法を用い
て半導体チップ１８と回路基板１０とを突起状電極１４
で結合させたフリップチップパッケージを、従来よりも
廉価に作製することが可能になる。また、半導体チップ
１８と回路基板１０との接続に先立って、回路基板１０
側に突起状電極１４を形成するので、回路基板１０より
も高価な半導体チップ１８側に突起状電極１４を形成す
る場合に比較して、良品の仕損額を低減し、単価の上昇
を抑えることができる。
【００４９】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によると、配線パターン上の突起状電
極に接続パッドを押し付けつつ超音波振動で突起状電極
と接続パッドとを結合させるので、高価なスタッドバン
プボンダーを使用せず、汎用のワイヤボンダーを用いて
突起状電極を形成することができ、超音波接合法を用い
て半導体チップと回路基板とを突起状電極で結合させた
半導体装置を、従来よりも廉価に作製することができ
る。また、本発明に係る半導体装置によると、配線パタ
ーンと接続パッドとが突起状電極を介して結合している
ので、突起状電極を回路基板側に形成し、スタッドバン
プボンダーに比べて廉価な汎用のワイヤボンダーで作製
することができ、従来よりも廉価なフリップチップパッ
ケージが提供できる。
【図面の簡単な説明】
【図１】本発明に係る実施形態例１の半導体装置の製造
方法を示すフローチャートである。
【図２】実施形態例１の半導体装置の製造方法を示す側
面図であり、図２（ａ）〜（ｃ）は、それぞれ、各工程
を段階的に示している。
【図３】実施形態例１によるレベリング効果を示す側面
図であり、図３（ａ）、（ｂ）は、それぞれ、各工程を
段階的に示している。
【図４】図２に示した突起状電極及び配線パターンを一
部拡大して示す側面図であり、図４（ａ）〜（ｃ）は各
工程を段階的に示している。
【図５】実施形態例１との比較例を示す側面図であり、
図５（ａ）〜（ｃ）は、それぞれ、各工程を段階的に示
している。
【図６】実施形態例１の回路基板に突起状電極を形成す
る工程を示す側面図であり、図６（ａ）〜（ｃ）は、そ
れぞれ、各工程を段階的に示している。
【図７】実施形態例１の回路基板に突起状電極を形成す
る工程を示す側面図であり、図７（ａ）〜（ｃ）は、そ
れぞれ、各工程を段階的に示している。
【図８】本発明に係る実施形態例２の半導体装置の製造
方法を示すフローチャートである。
【図９】実施形態例２の製造方法を示す側面図であり、
図９（ａ）〜（ｃ）は、それぞれ、各工程を段階的に示
している。
【図１０】本発明に係る実施形態例３の製造方法を示す
側面図であり、図１０（ａ）〜（ｃ）は、それぞれ、各
工程を段階的に示している。
【図１１】本発明に係る回路基板を示す側面図であり、
図１１（ａ）は回路基板の全体を示し、図１１（ｂ）、
（ｃ）は、それぞれ、回路基板の材質が異なる場合の配
線パターンの構成を拡大して示している。
【図１２】本発明に係る実施形態例１〜３で説明した超
音波接合時の、代表的な荷重印加と超音波発振とのタイ
ミングを示すグラフ図である。
【図１３】本発明に係る実施形態例１〜３で説明した超
音波接合時の、代表的な荷重印加と超音波発振とのタイ
ミングを示すグラフ図である。
【符号の説明】
１０……回路基板、１２……配線パターン、１４、１４
ａ、１４ｂ……突起状電極、１６……接続パッド、１８
……半導体チップ、２０……超音波接合装置、２４……
吸着口、２６……超音波ボンダーヘッド、２８……圧電
素子、３０……支持部、３６……ボンディングキャピラ
リ、３８……Ａｕワイヤ、４０……イニシャルボール、
４２……スパーク電極、４６……スパーク電流、４８…
…アンダーフィル樹脂層、５０……アンダーフィル樹脂
フィルム、６６……Ａｕ−Ａｌ合金層。
フロントページの続き Ｆターム(参考） 4M109 AA01 BA03 CA05 CA26 EA02 EA12 EA20 EB12 EB13 EC04 5F044 KK01 KK17 KK18 KK19 QQ06 RR17 RR18 RR19 5F061 AA01 BA03 CA05 CA26

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に形成された配線パターンに
    突起状電極を形成する第１工程と、 配線パターンの突起状電極上に、接続パッドを有する半
    導体チップを対向させ、突起状電極に接続パッドを押し
    付けつつ半導体チップに超音波振動を与えて、突起状電
    極と接続パッドとを相互に機械的かつ電気的に結合させ
    る第２工程と、を備えることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 第１工程と第２工程との間に、回路基板
    上の突起状電極及び配線パターンの少なくとも一部を覆
    うようにアンダーフィル樹脂層を形成する樹脂層形成工
    程を備えるとともに、 第２工程に続いて、突起状電極及び接続パッドが結合し
    た回路基板及び半導体チップに所定の処理を施して、回
    路基板と半導体チップとの間に介在するアンダーフィル
    樹脂層を硬化させる樹脂層硬化工程とを備えていること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 樹脂層形成工程では、配線パターン及び
    突起状電極上に、アンダーフィル樹脂層として、絶縁性
    及び熱硬化性を有するゲル状樹脂を塗布し、樹脂層硬化
    工程では、所定温度の熱処理によりゲル状樹脂を硬化さ
    せることを特徴とする請求項２に記載の半導体装置の製
    造方法。
  4. 【請求項４】 樹脂層形成工程では、配線パターン及び
    突起状電極上に、アンダーフィル樹脂層として、絶縁性
    及び熱硬化性を有する樹脂フィルムを貼り付け、樹脂層
    硬化工程では、所定温度の熱処理により樹脂フィルムを
    硬化させることを特徴とする請求項２に記載の半導体装
    置の製造方法。
  5. 【請求項５】 アンダーフィル樹脂層として、半導体チ
    ップの温度膨張係数に近い温度膨張係数を有する二酸化
    ケイ素及び／又は酸化アルミニウムの粒子を混入した樹
    脂材料を使用することを特徴とする請求項２から４のう
    ちのいずれか１項に記載の半導体装置の製造方法。
  6. 【請求項６】 突起状電極及び接続パッドは、それぞ
    れ、Ａｕ及びＡｌから構成されており、第２工程では、
    与えられる超音波振動により、突起状電極と接続パッド
    との間でＡｕ−Ａｌ合金層が形成されることを特徴とす
    る請求項１から５のうちのいずれか１項に記載の半導体
    装置の製造方法。
  7. 【請求項７】 回路基板には、複数の半導体チップに対
    応する複数組の配線パターンが形成されており、 第１工程では、各組の配線パターンに、それぞれ、突起
    状電極を形成し、 第２工程では、各組の突起状電極に、それぞれ、対応す
    る半導体チップを接合することを特徴とする請求項１か
    ら６のうちのいずれか１項に記載の半導体装置の製造方
    法。
  8. 【請求項８】 配線パターン上に突起状電極が形成され
    た回路基板と、接続パッドが形成された半導体チップと
    を備え、 配線パターンと接続パッドとが突起状電極を介して相互
    に機械的かつ電気的に結合していることを特徴とする半
    導体装置。
  9. 【請求項９】 回路基板と半導体チップとの間に、配線
    パターンの一部、突起状電極、及び接続パッドを覆うア
    ンダーフィル樹脂層が介在されていることを特徴とする
    請求項８に記載の半導体装置。
  10. 【請求項１０】 突起状電極及び接続パッドは、それぞ
    れ、Ａｕ及びＡｌから構成されており、突起状電極と接
    続パッドとによりＡｕ−Ａｌ合金層が形成されているこ
    とを特徴とする請求項８又は９に記載の半導体装置。
JP2001104685A 2001-04-03 2001-04-03 半導体装置及びその製造方法 Pending JP2002299374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001104685A JP2002299374A (ja) 2001-04-03 2001-04-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001104685A JP2002299374A (ja) 2001-04-03 2001-04-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002299374A true JP2002299374A (ja) 2002-10-11

Family

ID=18957508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001104685A Pending JP2002299374A (ja) 2001-04-03 2001-04-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002299374A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110294A (ja) * 2011-11-22 2013-06-06 Denso Corp バンプ接合構造体の製造方法
JP2014154601A (ja) * 2013-02-05 2014-08-25 Ricoh Co Ltd 電子部品の実装方法、電子部品実装体及びその製造方法
JP2019057686A (ja) * 2017-09-22 2019-04-11 日本電気株式会社 電子装置および接合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110294A (ja) * 2011-11-22 2013-06-06 Denso Corp バンプ接合構造体の製造方法
JP2014154601A (ja) * 2013-02-05 2014-08-25 Ricoh Co Ltd 電子部品の実装方法、電子部品実装体及びその製造方法
JP2019057686A (ja) * 2017-09-22 2019-04-11 日本電気株式会社 電子装置および接合方法

Similar Documents

Publication Publication Date Title
JP4705748B2 (ja) 半導体装置の製造方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6316838B1 (en) Semiconductor device
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
US20020093108A1 (en) Flip chip packaged semiconductor device having double stud bumps and method of forming same
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JP2002016101A (ja) 半導体装置及びその製造方法
EP1369911A1 (en) Method of manufacturing semiconductor device
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP2000277649A (ja) 半導体装置及びその製造方法
JP5476891B2 (ja) 超音波フリップチップ実装方法および超音波実装装置
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP2002299374A (ja) 半導体装置及びその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2003318363A (ja) 突起電極接合型半導体装置およびその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604