JP2019057686A - 電子装置および接合方法 - Google Patents
電子装置および接合方法 Download PDFInfo
- Publication number
- JP2019057686A JP2019057686A JP2017182577A JP2017182577A JP2019057686A JP 2019057686 A JP2019057686 A JP 2019057686A JP 2017182577 A JP2017182577 A JP 2017182577A JP 2017182577 A JP2017182577 A JP 2017182577A JP 2019057686 A JP2019057686 A JP 2019057686A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- semiconductor element
- protrusion
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】電子装置を、半導体素子1と、回路基板2と、突起部3を備える構成とする。半導体素子1は、第1の電極4を有する。回路基板2は、第2の電極5を有する。突起部3は、第1の電極4または第2の電極5のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第1の電極4または第2の電極5に形成された突起部3の先端が、もう一方の電極に接合されている。
【選択図】 図1
Description
本発明の第1の実施形態について図を参照して詳細に説明する。図1は、本実施形態の電子装置の構成の概要を示す図である。本実施形態の電子装置は、半導体素子1と、回路基板2と、突起部3を備えている。半導体素子1は、第1の電極4を有する。回路基板2は、第2の電極5を有する。突起部3は、第1の電極4または第2の電極5のいずれか一方の電極に複数、形成され、頂点が連続的に形成された凸部である。また、第1の電極4または第2の電極5に形成された突起部3の先端が、もう一方の電極に接合されている。
本発明の第2の実施形態について図を参照して詳細に説明する。図2は、本実施形態の電子装置の構成の概要を示す図である。また、図3は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。
本発明の第3の実施形態について図を参照して詳細に説明する。図10は、本実施形態の電子装置の構成の概要を示したものである。また、図11は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。
本発明の第4の実施形態について図を参照して詳細に説明する。図12は、本実施形態の電子装置の構成の概要を示したものである。また、図13は、本実施形態の電子装置の半導体素子と回路基板の接合部を拡大して示した図である。第2の実施形態の電子装置の接合部は、半導体素子側の素子電極に尖鋭形状の突起部を有しているが、本実施形態の伝送装置の接合部は、半導体素子側の素子電極にドーム状の突起部を有していることを特徴とする。
本実施形態の半導体素子42は、第2の実施形態と同様の方法で回路基板41に実装することができる。すなわち、ドーム形状の突起部44を形成するパターンをプレス型にレーザー加工等によって形成し、プレス型を素子電極43に押し当てることで、素子電極43上にドーム形状の突起部44が形成される。
2 回路基板
3 突起部
4 第1の電極
5 第2の電極
11 回路基板
12 半導体素子
13 素子電極
14 突起部
15 基板電極
20 プレス型
21 基材
22 溝
31 回路基板
32 半導体素子
33 素子電極
34 基板電極
35 突起部
41 回路基板
42 半導体素子
43 素子電極
44 突起部
45 基板電極
Claims (10)
- 第1の電極を有する半導体素子と、
第2の電極を有する回路基板と、
前記第1の電極または前記第2の電極のいずれか一方の電極に形成され、頂点が連続的に形成された凸部である複数の突起部と
を備え、
前記第1の電極または前記第2の電極に形成された前記突起部の先端が、もう一方の電極に接合されていることを特徴とする電子装置。 - 前記突起部の頂点付近は、尖鋭形状またはドーム形状であることを特徴とする請求項1に記載の電子装置。
- 同一の前記第1の電極または前記第2の電極上に形成される複数の前記突起部において、前記突起部間で長辺方向が互いに異なることを特徴とする請求項1または2に記載の電子装置。
- 前記第1の電極と前記第2の電極は、前記半導体素子と前記回路基板に複数、形成され、
前記突起部は、前記第1の電極または前記第2の電極のいずれか一方の電極に、電極ごとに複数、形成されていることを特徴とする請求項1から3いずれかに記載の電子装置。 - 前記突起部が形成されている前記第1の電極または前記第2の電極の表面は、前記半導体素子または前記回路基板の表面層よりも高い位置にあることを特徴とする請求項1から4いずれかに記載の電子装置。
- 半導体素子上の第1の電極または前記半導体素子の前記第1の電極を接合する際に対応する回路基板上の位置にある第2の電極のいずれか一方に、頂点が連続的である複数の凸部を突起部として形成し、
前記第1の電極または第2の電極に形成された前記突起部の先端を、もう一方の電極に接合することを特徴とする接合方法。 - 前記第1の電極または第2の電極に形成された前記突起部の先端を、もう一方の電極に当接し、
前記突起部に超音波を印加して前記突起部の先端付近を溶融し、
前記突起部を固化させて前記突起部の先端を、前記もう一方の電極に接合することを特徴とする請求項6に記載の接合方法。 - 前記超音波を印加する際に、熱または圧力の少なくとも一方を前記超音波と同時に加えることを特徴とする請求項7に記載の接合方法。
- 前記第1の電極または前記第2の電極のうち前記突起部を形成する電極に、前記突起部のパターンに対応した溝が形成されている基板を押し当てて前記突起部を形成することを特徴とする請求項6から8いずれかに記載の接合方法。
- 前記突起部の頂点付近は、尖鋭形状またはドーム形状であることを特徴とする請求項6から9いずれかに記載の接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182577A JP6962095B2 (ja) | 2017-09-22 | 2017-09-22 | 電子装置および接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182577A JP6962095B2 (ja) | 2017-09-22 | 2017-09-22 | 電子装置および接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019057686A true JP2019057686A (ja) | 2019-04-11 |
JP6962095B2 JP6962095B2 (ja) | 2021-11-05 |
Family
ID=66107902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017182577A Active JP6962095B2 (ja) | 2017-09-22 | 2017-09-22 | 電子装置および接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6962095B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024070439A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 電子素子、および電子素子の搬送体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513419A (ja) * | 1991-07-03 | 1993-01-22 | Rohm Co Ltd | 半導体素子のバンプ部形成方法 |
US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
JP2000235990A (ja) * | 1999-02-17 | 2000-08-29 | Nec Kansai Ltd | 半導体装置 |
JP2002093852A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2002299374A (ja) * | 2001-04-03 | 2002-10-11 | Sony Corp | 半導体装置及びその製造方法 |
-
2017
- 2017-09-22 JP JP2017182577A patent/JP6962095B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513419A (ja) * | 1991-07-03 | 1993-01-22 | Rohm Co Ltd | 半導体素子のバンプ部形成方法 |
US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
JP2000235990A (ja) * | 1999-02-17 | 2000-08-29 | Nec Kansai Ltd | 半導体装置 |
JP2002093852A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2002299374A (ja) * | 2001-04-03 | 2002-10-11 | Sony Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024070439A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 電子素子、および電子素子の搬送体 |
Also Published As
Publication number | Publication date |
---|---|
JP6962095B2 (ja) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
JP2010118534A (ja) | 半導体装置およびその製造方法 | |
JP6962095B2 (ja) | 電子装置および接合方法 | |
KR20180045842A (ko) | 칩 패키징 구조 및 관련된 인너 리드 본딩 방법 | |
KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
JP5755601B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2015142052A (ja) | 接合方法 | |
JP6641079B2 (ja) | プリント基板の製造方法及び導電性部材の接合方法 | |
JPH03218039A (ja) | 半導体素子の実装方法 | |
KR100746362B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
JP2001044608A (ja) | 半導体パッケージのパッド構造 | |
TWI813341B (zh) | 覆晶接合方法 | |
JP3777131B2 (ja) | 電子部品実装方法 | |
JPH0744018Y2 (ja) | 突起電極部構造 | |
CN113764292B (zh) | 半导体装置及其制造方法 | |
KR20190037573A (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
TWI616040B (zh) | 同軸纜線之連接構造 | |
JP2003324125A (ja) | 半導体装置 | |
JP2005191335A (ja) | フィルム基板、半導体装置、およびその製造方法 | |
JP2008300638A (ja) | ベアチップのフリップチップ実装方法 | |
JP3389712B2 (ja) | Icチップのバンプ形成方法 | |
JP2002353372A (ja) | 接合部品及び実装基板 | |
JP3341715B2 (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6962095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |