JP3341715B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JP3341715B2 JP3341715B2 JP16827499A JP16827499A JP3341715B2 JP 3341715 B2 JP3341715 B2 JP 3341715B2 JP 16827499 A JP16827499 A JP 16827499A JP 16827499 A JP16827499 A JP 16827499A JP 3341715 B2 JP3341715 B2 JP 3341715B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- electrode
- solder ball
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はプリント基板等に実
装されて使用される半導体パッケージ及びその製造方法
に関し、特に、信頼性の向上を図った半導体パッケージ
及びその製造方法に関する。
装されて使用される半導体パッケージ及びその製造方法
に関し、特に、信頼性の向上を図った半導体パッケージ
及びその製造方法に関する。
【０００２】
【従来の技術】半導体パッケージのうちボール・グリッ
ド・アレイ（以下、ＢＧＡという。）パッケージにおい
ては、電極が格子状に配置されている。これにより、そ
れまでの半導体パッケージよりも電極の数を大幅に増や
すことが可能となった。
ド・アレイ（以下、ＢＧＡという。）パッケージにおい
ては、電極が格子状に配置されている。これにより、そ
れまでの半導体パッケージよりも電極の数を大幅に増や
すことが可能となった。
【０００３】図５は従来のＢＧＡパッケージを示す模式
図である。半導体チップが内蔵されたＢＧＡパッケージ
本体５１の実装面（下面）には、球状のはんだボールか
らなる電極５２が配置されている。電極５２は半導体チ
ップに設けられた所定の電極に接続されている。また、
プリント基板５４上には、実装パッド５３が形成されて
おり、電極５２と実装パッド５３とがはんだ付けされて
いる。
図である。半導体チップが内蔵されたＢＧＡパッケージ
本体５１の実装面（下面）には、球状のはんだボールか
らなる電極５２が配置されている。電極５２は半導体チ
ップに設けられた所定の電極に接続されている。また、
プリント基板５４上には、実装パッド５３が形成されて
おり、電極５２と実装パッド５３とがはんだ付けされて
いる。
【０００４】はんだ付けは、以下のようにして行う。予
め実装パッド５３にペースト状のはんだを印刷してお
く。そして、電極５２の位置が実装パッド５３に整合す
るようにＢＧＡパッケージ本体５１をプリント基板５４
上に搭載する。次いで、周囲から電極５２及び印刷され
たはんだを加熱することにより一旦溶融させた後、冷却
することにより凝固させる。このようにして、はんだ付
けを行う。このようなはんだ付けの方法は、リフローは
んだ付け工法とよばれている。
め実装パッド５３にペースト状のはんだを印刷してお
く。そして、電極５２の位置が実装パッド５３に整合す
るようにＢＧＡパッケージ本体５１をプリント基板５４
上に搭載する。次いで、周囲から電極５２及び印刷され
たはんだを加熱することにより一旦溶融させた後、冷却
することにより凝固させる。このようにして、はんだ付
けを行う。このようなはんだ付けの方法は、リフローは
んだ付け工法とよばれている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体パッケージにおいては、電極５２の
体積当たりの表面積が大きいため、熱が吸収されやす
く、はんだの未溶融等の不良が発生しやすい。また、こ
のような不良が発生した場合であっても、ＢＧＡパッケ
ージ本体５１の中央部に配置された電極５２は隠れてし
まうため、はんだ付け品質の確認を外部から目視で行う
ことが極めて困難であるという問題点がある。更に、は
んだ付け後に修理等が必要となった場合に取り外しが困
難であるという問題点もある。
ような従来の半導体パッケージにおいては、電極５２の
体積当たりの表面積が大きいため、熱が吸収されやす
く、はんだの未溶融等の不良が発生しやすい。また、こ
のような不良が発生した場合であっても、ＢＧＡパッケ
ージ本体５１の中央部に配置された電極５２は隠れてし
まうため、はんだ付け品質の確認を外部から目視で行う
ことが極めて困難であるという問題点がある。更に、は
んだ付け後に修理等が必要となった場合に取り外しが困
難であるという問題点もある。
【０００６】本発明はかかる問題点に鑑みてなされたも
のであって、プリント基板等への実装の際に不良の発生
を抑制することができ、不良が発生した場合でもその確
認を容易に行うことができる半導体パッケージ及びその
製造方法を提供することを目的とする。
のであって、プリント基板等への実装の際に不良の発生
を抑制することができ、不良が発生した場合でもその確
認を容易に行うことができる半導体パッケージ及びその
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、半導体チップと、この半導体チップが搭載さ
れた基板と、この基板に穿設されたスルーホールと、こ
のスルーホールに埋設された導体層と、この導体層を介
して前記半導体チップに接続され溶融することにより実
装基板と接合するはんだ電極と、を有する半導体パッケ
ージにおいて、溶融前の前記はんだ電極の前記基板から
の高さは、その最大径よりも大きく、前記はんだ電極
は、はんだボールを２枚の板で挟持しながら少なくとも
一方の前記板を一方向に移動させることにより前記はん
だボールの形状を紡錘形状とし、この紡錘形状のはんだ
ボールの長手方向が実装面と垂直になるように前記はん
だボールを前記導体層に熱圧着することにより形成され
たものであることを特徴とする。
ケージは、半導体チップと、この半導体チップが搭載さ
れた基板と、この基板に穿設されたスルーホールと、こ
のスルーホールに埋設された導体層と、この導体層を介
して前記半導体チップに接続され溶融することにより実
装基板と接合するはんだ電極と、を有する半導体パッケ
ージにおいて、溶融前の前記はんだ電極の前記基板から
の高さは、その最大径よりも大きく、前記はんだ電極
は、はんだボールを２枚の板で挟持しながら少なくとも
一方の前記板を一方向に移動させることにより前記はん
だボールの形状を紡錘形状とし、この紡錘形状のはんだ
ボールの長手方向が実装面と垂直になるように前記はん
だボールを前記導体層に熱圧着することにより形成され
たものであることを特徴とする。
【０００８】本発明においては、はんだ電極の基板から
の高さが、その最大径よりも大きいので、はんだ電極間
の隙間が広くなる。このため、プリント基板等への実装
の際に行われるリフローはんだ付けの際に、温風が各電
極にほぼ均等に吹き付けられる。また、はんだ電極の体
積当たりの表面積が従来のものより小さくなるので、熱
が吸収されにくくなる。これらにより、不良の発生が低
減する。更に、プリント基板等への実装の際に何らかの
不良が発生した場合には、基板等が傾斜した状態になる
ので、目視によるはんだ付けの品質確認が容易である。
の高さが、その最大径よりも大きいので、はんだ電極間
の隙間が広くなる。このため、プリント基板等への実装
の際に行われるリフローはんだ付けの際に、温風が各電
極にほぼ均等に吹き付けられる。また、はんだ電極の体
積当たりの表面積が従来のものより小さくなるので、熱
が吸収されにくくなる。これらにより、不良の発生が低
減する。更に、プリント基板等への実装の際に何らかの
不良が発生した場合には、基板等が傾斜した状態になる
ので、目視によるはんだ付けの品質確認が容易である。
【０００９】本発明に係る他の半導体パッケージは、半
導体チップと、この半導体チップが搭載された基板と、
この基板に穿設されたスルーホールと、このスルーホー
ルに埋設された導体層と、この導体層を介して前記半導
体チップに接続され溶融することにより実装基板と接合
するはんだ電極と、を有する半導体パッケージにおい
て、溶融前の前記はんだ電極の前記基板からの高さは、
その最大径よりも大きく、前記はんだ電極は、棒状のは
んだ材を金型により紡錘形状に加工し、この紡錘形状の
はんだ材の長手方向が実装面と垂直になるように前記は
んだ材を前記導体層に熱圧着することにより形成された
ものであることを特徴とする。
導体チップと、この半導体チップが搭載された基板と、
この基板に穿設されたスルーホールと、このスルーホー
ルに埋設された導体層と、この導体層を介して前記半導
体チップに接続され溶融することにより実装基板と接合
するはんだ電極と、を有する半導体パッケージにおい
て、溶融前の前記はんだ電極の前記基板からの高さは、
その最大径よりも大きく、前記はんだ電極は、棒状のは
んだ材を金型により紡錘形状に加工し、この紡錘形状の
はんだ材の長手方向が実装面と垂直になるように前記は
んだ材を前記導体層に熱圧着することにより形成された
ものであることを特徴とする。
【００１０】本発明に係る半導体パッケージの製造方法
は、はんだボールを２枚の板で挟持しながら少なくとも
一方の前記板を一方向に移動させることにより前記はん
だボールの形状を紡錘形状とする工程と、前記はんだボ
ールの長手方向が実装面と垂直になるように前記はんだ
ボールを半導体チップが搭載された基板に設けられた導
体層に熱圧着し、溶融前の前記基板からの高さがその最
大径よりも大きく、溶融することにより実装基板と接合
するはんだ電極を形成する工程と、を有することを特徴
とする。
は、はんだボールを２枚の板で挟持しながら少なくとも
一方の前記板を一方向に移動させることにより前記はん
だボールの形状を紡錘形状とする工程と、前記はんだボ
ールの長手方向が実装面と垂直になるように前記はんだ
ボールを半導体チップが搭載された基板に設けられた導
体層に熱圧着し、溶融前の前記基板からの高さがその最
大径よりも大きく、溶融することにより実装基板と接合
するはんだ電極を形成する工程と、を有することを特徴
とする。
【００１１】本発明に係る他の半導体パッケージの製造
方法は、棒状のはんだ材を金型により紡錘形状のはんだ
ボールに加工する工程と、前記はんだボールの長手方向
が実装面と垂直になるように前記はんだボールを半導体
チップが搭載された基板に設けられた導体層に熱圧着
し、溶融前の前記基板からの高さがその最大径よりも大
きく、溶融することにより実装基板と接合するはんだ電
極を形成する工程と、を有することを特徴とする。
方法は、棒状のはんだ材を金型により紡錘形状のはんだ
ボールに加工する工程と、前記はんだボールの長手方向
が実装面と垂直になるように前記はんだボールを半導体
チップが搭載された基板に設けられた導体層に熱圧着
し、溶融前の前記基板からの高さがその最大径よりも大
きく、溶融することにより実装基板と接合するはんだ電
極を形成する工程と、を有することを特徴とする。
【００１２】なお、前記はんだボールを前記導体層に熱
圧着する工程は、ケースに設けられた孔内に前記はんだ
ボールをその一端が前記ケースの表面から突出するよう
に立てて挿入する工程を有することができる。
圧着する工程は、ケースに設けられた孔内に前記はんだ
ボールをその一端が前記ケースの表面から突出するよう
に立てて挿入する工程を有することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施例に係る半導
体パッケージについて、添付の図面を参照して具体的に
説明する。図１は本発明の実施例に係る半導体パッケー
ジの構成を示す模式図である。
体パッケージについて、添付の図面を参照して具体的に
説明する。図１は本発明の実施例に係る半導体パッケー
ジの構成を示す模式図である。
【００１４】本実施例においては、半導体チップが内蔵
されたＢＧＡパッケージ本体１の実装面（下面）に、逆
円錐形状のはんだ電極２が配置されている。つまり、は
んだ電極２の直径はＢＧＡパッケージ本体１から離間す
るほど細くなっている。はんだ電極２は、半導体チップ
に設けられた所定の電極に接続されている。また、はん
だ電極２の高さは、その最大直径よりも大きい。更に、
プリント基板４上には、実装パッド３が形成されてお
り、はんだ電極２と実装パッド３とがはんだ付けされて
いる。
されたＢＧＡパッケージ本体１の実装面（下面）に、逆
円錐形状のはんだ電極２が配置されている。つまり、は
んだ電極２の直径はＢＧＡパッケージ本体１から離間す
るほど細くなっている。はんだ電極２は、半導体チップ
に設けられた所定の電極に接続されている。また、はん
だ電極２の高さは、その最大直径よりも大きい。更に、
プリント基板４上には、実装パッド３が形成されてお
り、はんだ電極２と実装パッド３とがはんだ付けされて
いる。
【００１５】なお、図示しないが、ＢＧＡパッケージ本
体には、前記半導体チップが搭載された基板が設けられ
ている。基板は、例えばエポキシ基板である。基板に
は、スルーホールが穿設されており、このスルーホール
には、導体層が埋設されている。はんだ電極２は、実装
面において導体層に接続されている。
体には、前記半導体チップが搭載された基板が設けられ
ている。基板は、例えばエポキシ基板である。基板に
は、スルーホールが穿設されており、このスルーホール
には、導体層が埋設されている。はんだ電極２は、実装
面において導体層に接続されている。
【００１６】はんだ付けは、以下のようにして行う。予
め実装パッド３にペースト状のはんだを印刷しておく。
そして、はんだ電極２の位置が実装パッド３に整合する
ようにＢＧＡパッケージ本体１をプリント基板４上に搭
載する。次いで、周囲からはんだ電極２及び印刷された
はんだに下方向から温風を吹き付け、これらを加熱する
ことにより一旦溶融させ、その後冷却して凝固させるこ
とにより、はんだ電極２と実装パッド３とを機械的に接
合し電気的に接続する。このようにして、リフローはん
だ付けを行う。
め実装パッド３にペースト状のはんだを印刷しておく。
そして、はんだ電極２の位置が実装パッド３に整合する
ようにＢＧＡパッケージ本体１をプリント基板４上に搭
載する。次いで、周囲からはんだ電極２及び印刷された
はんだに下方向から温風を吹き付け、これらを加熱する
ことにより一旦溶融させ、その後冷却して凝固させるこ
とにより、はんだ電極２と実装パッド３とを機械的に接
合し電気的に接続する。このようにして、リフローはん
だ付けを行う。
【００１７】本実施例においては、前述のように、はん
だ電極２の高さがその直径よりも大きいので、ＢＧＡパ
ッケージ本体１をプリント基板４上に搭載したときに、
これらの間にできる隙間が広くなる。従って、リフロー
はんだ付けの際に、温風が各はんだ電極２にほぼ均等に
吹き付けられるため、はんだの未溶融等の不良の発生が
低減する。
だ電極２の高さがその直径よりも大きいので、ＢＧＡパ
ッケージ本体１をプリント基板４上に搭載したときに、
これらの間にできる隙間が広くなる。従って、リフロー
はんだ付けの際に、温風が各はんだ電極２にほぼ均等に
吹き付けられるため、はんだの未溶融等の不良の発生が
低減する。
【００１８】また、はんだ電極２の体積当たりの表面積
が従来のものと比して小さいため、過剰な熱の吸収が改
善され、はんだの未溶融等の不良が低減する。
が従来のものと比して小さいため、過剰な熱の吸収が改
善され、はんだの未溶融等の不良が低減する。
【００１９】更に、リフローはんだ付けの際にはんだ電
極２は溶融するため、ＢＧＡパッケージ本体１とプリン
ト基板４との距離は接近し、ＢＧＡパッケージ本体１は
沈み込んだ状態となるが、何らかの不良によりはんだ電
極２が溶融しなかった場合には、その部分のみが沈み込
まない状態となる。この結果、ＢＧＡパッケージ本体１
が、傾斜した状態ではんだ付けが完了することになる。
従って、はんだ未溶融等の不良の発生を目視によっても
容易に発見することができる。即ち、目視によるはんだ
付けの品質確認が容易である。
極２は溶融するため、ＢＧＡパッケージ本体１とプリン
ト基板４との距離は接近し、ＢＧＡパッケージ本体１は
沈み込んだ状態となるが、何らかの不良によりはんだ電
極２が溶融しなかった場合には、その部分のみが沈み込
まない状態となる。この結果、ＢＧＡパッケージ本体１
が、傾斜した状態ではんだ付けが完了することになる。
従って、はんだ未溶融等の不良の発生を目視によっても
容易に発見することができる。即ち、目視によるはんだ
付けの品質確認が容易である。
【００２０】また、ＢＧＡパッケージ本体１をプリント
基板３上に搭載し、はんだ付けの加熱を行う前の状態で
は、はんだ電極２と実装パッド３との接触面が小さい。
このため、加熱によりはんだが溶融状態になった際に、
隣接する実装パッド３まではんだが流れ出して短絡が生
じるというはんだ付け不良の発生も抑制される。
基板３上に搭載し、はんだ付けの加熱を行う前の状態で
は、はんだ電極２と実装パッド３との接触面が小さい。
このため、加熱によりはんだが溶融状態になった際に、
隣接する実装パッド３まではんだが流れ出して短絡が生
じるというはんだ付け不良の発生も抑制される。
【００２１】なお、パッケージ本体の下面に設けられる
電極の形状は、逆円錐形状に限定されるものではなく、
角錐形状、円柱状、角柱状及び紡錘形状等最大径よりも
高さが大きい形状であれば使用することができる。
電極の形状は、逆円錐形状に限定されるものではなく、
角錐形状、円柱状、角柱状及び紡錘形状等最大径よりも
高さが大きい形状であれば使用することができる。
【００２２】次に、紡錘形状のはんだ電極を作製する方
法について説明する。図２は紡錘形状のはんだ電極を作
製する第１の方法を示す模式図、図３は紡錘形状のはん
だ電極を作製する第２の方法を示す模式図である。
法について説明する。図２は紡錘形状のはんだ電極を作
製する第１の方法を示す模式図、図３は紡錘形状のはん
だ電極を作製する第２の方法を示す模式図である。
【００２３】紡錘形状のはんだ電極を作製する第１の方
法においては、図２に示すように、複数個のはんだボー
ル１１を２枚の板１２及び１３の間に挟み込む。そし
て、上側の板１２をその表面に平行な一方向に往復させ
る。はんだボール１１は、比較的軟らかい金属から構成
されているので、板１２の往復により徐々に変形し、紡
錘形状となる。
法においては、図２に示すように、複数個のはんだボー
ル１１を２枚の板１２及び１３の間に挟み込む。そし
て、上側の板１２をその表面に平行な一方向に往復させ
る。はんだボール１１は、比較的軟らかい金属から構成
されているので、板１２の往復により徐々に変形し、紡
錘形状となる。
【００２４】第２の作製方法においては、図３に示すよ
うに、相互に対向する端面が凹面に加工された１組の金
型２２を使用する。そして、金型２２の凹面間に棒状は
んだ２１を配置し、これを金型２２により切断すること
により、紡錘形状のはんだ電極を作製することができ
る。
うに、相互に対向する端面が凹面に加工された１組の金
型２２を使用する。そして、金型２２の凹面間に棒状は
んだ２１を配置し、これを金型２２により切断すること
により、紡錘形状のはんだ電極を作製することができ
る。
【００２５】このようにして作製された紡錘形状のはん
だ電極は以下のように半導体チップが内蔵されたＢＧＡ
パッケージ本体に接合される。図４は紡錘形状のはんだ
電極をＢＧＡパッケージ本体に接合する方法例を示す模
式図である。
だ電極は以下のように半導体チップが内蔵されたＢＧＡ
パッケージ本体に接合される。図４は紡錘形状のはんだ
電極をＢＧＡパッケージ本体に接合する方法例を示す模
式図である。
【００２６】紡錘形状のはんだ電極３１をＢＧＡパッケ
ージ本体３２に接合する際には、例えば直径がはんだ電
極３１の直径とほぼ同等で深さがはんだ電極３１の長さ
より若干浅い孔３３が穿設されたケース３４を使用す
る。孔３３は、ＢＧＡパッケージ本体３２に設けられ半
導体チップの電極に接続されたランド３５に整合する位
置に穿設されている。そして、孔３３内に紡錘形状のは
んだ電極３１を立てて緩挿することにより、位置決めを
行う。その後、ランド３５をはんだ電極３１に接触さ
せ、更に圧力を印加すると共に、はんだが溶融する温度
よりも若干低い温度まで加熱することにより熱圧着を行
う。例えば、このような方法により、はんだ電極３１を
ＢＧＡパッケージ本体３２に接合することができる。
ージ本体３２に接合する際には、例えば直径がはんだ電
極３１の直径とほぼ同等で深さがはんだ電極３１の長さ
より若干浅い孔３３が穿設されたケース３４を使用す
る。孔３３は、ＢＧＡパッケージ本体３２に設けられ半
導体チップの電極に接続されたランド３５に整合する位
置に穿設されている。そして、孔３３内に紡錘形状のは
んだ電極３１を立てて緩挿することにより、位置決めを
行う。その後、ランド３５をはんだ電極３１に接触さ
せ、更に圧力を印加すると共に、はんだが溶融する温度
よりも若干低い温度まで加熱することにより熱圧着を行
う。例えば、このような方法により、はんだ電極３１を
ＢＧＡパッケージ本体３２に接合することができる。
【００２７】なお、紡錘形状のはんだ電極を作製する方
法は、前述の２つの例に限定されるものではない。
法は、前述の２つの例に限定されるものではない。
【００２８】
【発明の効果】以上詳述したように、本発明によれば、
電極の基板からの高さをその最大径よりも大きくしてい
るので、電極間の隙間が広がり、プリント基板等への実
装の際に行われるリフローはんだ付けの際に、温風を各
電極にほぼ均等に吹き付けることができる。また、電極
の体積当たりの表面積が従来のものより小さくなるの
で、熱が吸収されにくくなる。これらにより、不良の発
生を抑制することができる。更に、プリント基板等への
実装の際に何らかの不良が発生した場合であっても、基
板等が傾斜した状態になるので、目視によるはんだ付け
の品質確認を容易に行うことができる。この結果、高い
信頼性を得ることができる。
電極の基板からの高さをその最大径よりも大きくしてい
るので、電極間の隙間が広がり、プリント基板等への実
装の際に行われるリフローはんだ付けの際に、温風を各
電極にほぼ均等に吹き付けることができる。また、電極
の体積当たりの表面積が従来のものより小さくなるの
で、熱が吸収されにくくなる。これらにより、不良の発
生を抑制することができる。更に、プリント基板等への
実装の際に何らかの不良が発生した場合であっても、基
板等が傾斜した状態になるので、目視によるはんだ付け
の品質確認を容易に行うことができる。この結果、高い
信頼性を得ることができる。
【図１】本発明の実施例に係る半導体パッケージの構成
を示す模式図である。
を示す模式図である。
【図２】紡錘形状のはんだ電極を作製する第１の方法を
示す模式図である。
示す模式図である。
【図３】紡錘形状のはんだ電極を作製する第２の方法を
示す模式図である。
示す模式図である。
【図４】紡錘形状のはんだ電極をＢＧＡパッケージ本体
に接合する方法例を示す模式図である。
に接合する方法例を示す模式図である。
【図５】従来のＢＧＡパッケージを示す模式図である。
１、５１；ＢＧＡパッケージ本体 ２、５２；はんだ電極 ３、５３；実装パッド ４、５４；プリント基板 １１；はんだボール １２、１３；板 ２１；棒状はんだ ２２；金型 ３１；はんだ電極 ３２；ＢＧＡパッケージ本体 ３３；孔 ３４；ケース ３５；ランド
Claims (5)
- 【請求項１】 半導体チップと、この半導体チップが搭
載された基板と、この基板に穿設されたスルーホール
と、このスルーホールに埋設された導体層と、この導体
層を介して前記半導体チップに接続され溶融することに
より実装基板と接合するはんだ電極と、を有する半導体
パッケージにおいて、溶融前の前記はんだ電極の前記基
板からの高さは、その最大径よりも大きく、前記はんだ
電極は、はんだボールを２枚の板で挟持しながら少なく
とも一方の前記板を一方向に移動させることにより前記
はんだボールの形状を紡錘形状とし、この紡錘形状のは
んだボールの長手方向が実装面と垂直になるように前記
はんだボールを前記導体層に熱圧着することにより形成
されたものであることを特徴とする半導体パッケージ。 - 【請求項２】 半導体チップと、この半導体チップが搭
載された基板と、この基板に穿設されたスルーホール
と、このスルーホールに埋設された導体層と、この導体
層を介して前記半導体チップに接続され溶融することに
より実装基板と接合するはんだ電極と、を有する半導体
パッケージにおいて、溶融前の前記はんだ電極の前記基
板からの高さは、その最大径よりも大きく、前記はんだ
電極は、棒状のはんだ材を金型により紡錘形状に加工
し、この紡錘形状のはんだ材の長手方向が実装面と垂直
になるように前記はんだ材を前記導体層に熱圧着するこ
とにより形成されたものであることを特徴とする半導体
パッケージ。 - 【請求項３】 はんだボールを２枚の板で挟持しながら
少なくとも一方の前記板を一方向に移動させることによ
り前記はんだボールの形状を紡錘形状とする工程と、前
記はんだボールの長手方向が実装面と垂直になるように
前記はんだボールを半導体チップが搭載された基板に設
けられた導体層に熱圧着し、溶融前の前記基板からの高
さがその最大径よりも大きく、溶融することにより実装
基板と接合するはんだ電極を形成する工程と、を有する
ことを特徴とする半導体パッケージの製造方法。 - 【請求項４】 棒状のはんだ材を金型により紡錘形状の
はんだボールに加工する工程と、前記はんだボールの長
手方向が実装面と垂直になるように前記はんだボールを
半導体チップが搭載された基板に設けられた導体層に熱
圧着し、溶融前の前記基板からの高さがその最大径より
も大きく、溶融することにより実装基板と接合するはん
だ電極を形成する工程と、を有することを特徴とする半
導体パッケージの製造方法。 - 【請求項５】 前記はんだボールを前記導体層に熱圧着
する工程は、ケースに設けられた孔内に前記はんだボー
ルをその一端が前記ケースの表面から突出するように立
てて挿入する工程を有することを特徴とする請求項３又
は４に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16827499A JP3341715B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16827499A JP3341715B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357758A JP2000357758A (ja) | 2000-12-26 |
| JP3341715B2 true JP3341715B2 (ja) | 2002-11-05 |
Family
ID=15864989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16827499A Expired - Fee Related JP3341715B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341715B2 (ja) |
-
1999
- 1999-06-15 JP JP16827499A patent/JP3341715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357758A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3069792B2 (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
| US5859407A (en) | Connecting board for connection between base plate and mounting board | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| JP3527229B2 (ja) | 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 | |
| US5894984A (en) | Structure of electronic parts and method of soldering electronic parts to substrate | |
| JPH11111763A (ja) | 現場はんだ伸長を使用したセラミック・ボール・グリッド・アレイ | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JP3341715B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH09307022A (ja) | 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板 | |
| JPH10163267A (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP3938810B2 (ja) | 半導体装置の実装方法 | |
| JP3430138B2 (ja) | パッケージの実装方法 | |
| JPH08316619A (ja) | プリント配線板及びその製造方法 | |
| KR100499336B1 (ko) | 플립칩 패키지소자와 제조방법 | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP2002184791A (ja) | 半導体デバイス | |
| JPH1074803A (ja) | 電子部品及びその実装方法 | |
| KR100955603B1 (ko) | 솔더범프 형성장치 및 방법 | |
| JPH0927676A (ja) | 半田ボール | |
| JP2869591B2 (ja) | 回路部品接続用中間端子を備えた回路配線基板及びその製造法 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004140221A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001085832A (ja) | 電子部品実装構造とその実装方法 | |
| JPH09167811A (ja) | 表面実装型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |