JP3938810B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
JP3938810B2
JP3938810B2 JP2487498A JP2487498A JP3938810B2 JP 3938810 B2 JP3938810 B2 JP 3938810B2 JP 2487498 A JP2487498 A JP 2487498A JP 2487498 A JP2487498 A JP 2487498A JP 3938810 B2 JP3938810 B2 JP 3938810B2
Authority
JP
Japan
Prior art keywords
semiconductor device
terminal
hole
mounting substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2487498A
Other languages
English (en)
Other versions
JPH11224913A (ja
Inventor
誠司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2487498A priority Critical patent/JP3938810B2/ja
Publication of JPH11224913A publication Critical patent/JPH11224913A/ja
Application granted granted Critical
Publication of JP3938810B2 publication Critical patent/JP3938810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の実装方法に関するものである。
【0002】
【従来の技術】
図13に示す従来の半導体装置は、半導体素子52を搭載したプリント配線基板54が、端子部として半田ボールからなる外部端子60を下面に多数備えた構成のものである。
【0003】
この外部端子60は、プリント配線基板54の上面に設けられた配線(図示せず)と対応する位置に形成されたものが前記配線と電気的に接続されており、それぞれの配線もまた半導体素子の対応する電極と金線56により接続され、この状態で樹脂などによりモールド封止されてパッケージ58が形成されている。この様な半導体装置の実装基板70への装着は、図14に示すように、半導体装置を実装基板70上に位置合わせした状態でリフロー処理することでプリント配線基板の下面側に突出する半田ボールからなる外部端子60を溶融して実装基板70上の接続端子74に半田付けすることによって行われている。
【0004】
また、別の構成の半導体装置としてリードフレームを用いた構成もあり、この場合パッケージの内部で半導体素子の電極とワイヤボンディング等により電気的に接続されたリードがパッケージから突出し、これが実装基板の接続端子に半田付けされることにより半導体装置の実装基板への実装がなされている。
【0005】
【発明が解決しようとする課題】
しかしながら、図13に示す従来の半導体装置は、多数の外部端子がプリント配線基板の下面から突出した構成であるため、半導体装置の取り扱い中に外部端子に何らかの負荷が掛かり易く、この負荷により外部端子が変形してしまう恐れがある。外部端子が変形した場合には、変形した部分だけ外部端子の高さ等が異なることとなり、実装基板に精度良く接合されないので、その部分において接合不良となってしまう。
【0006】
また、変形の仕方によっては、半導体装置が実装基板に対して傾斜して接合されてしまったり、接合状態が不安定となって全ての外部端子と実装基板の接続端子とが良好に接続されずに部分的に接合不良を生じてしまうという問題が生じる。
【0007】
さらに、実装基板に対する半導体装置の取り付け位置がずれると、実装基板の接続端子と半導体装置の外部端子との位置合わせが難しく、半導体装置の外部端子と実装基板の接続端子とを精度良く接合することができないという問題もある。
【0008】
また、半導体装置を実装基板に実装するリフロー処理の際に高温雰囲気中に半導体装置および実装基板を置くため、パッケージクラックが生じてしまうという問題もある。
【0009】
また、リードフレームを用いた構成の半導体装置においても上記と同様に、半導体装置の取り扱い中にパッケージから突出するリード部に何らかの負荷が掛かり易く、この負荷により取り扱い中にリード部が変形して精度良く半田付けできなくなったり、最悪の場合破損してしまう恐れがある。
【0010】
以上のことから本発明は、端子部が半導体装置の取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れのない半導体装置を提供することを第1の目的としている。
【0011】
また、半導体装置の端子部と実装基板の接続端子との位置合わせが簡単で精度良く接合することができる半導体装置の実装方法を提供することを第2の目的としている。さらに、半導体装置と実装基板とを高い接合信頼性で実装できる半導体装置の実装方法を提供することを第3の目的としている。また、パッケージクラックの発生しない半導体装置の実装方法を提供することを第4の目的としている。
【0012】
【課題を解決するための手段】
上記第1の目的及び第2の目的を達成するために、請求項1の発明の半導体装置の実装方法は、貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子と、を備えた半導体装置において、予め実装基板に突状の接続端子を含む電極部を設け、半導体装置の前記貫通孔内に、前記接続端子を挿入した状態で、前記接続端子を加熱することにより、前記貫通孔内で溶融させて半田付けして、前記端子部と前記接続端子とを接合することにより、前記電極部を半導体装置に設けられた端子部に電気的に接続して半導体装置を実装基板に実装することを特徴としている。
【0013】
すなわち、請求項1の発明の半導体装置の実装方法により実装される半導体装置では、上記構成とすることにより、端子部が配線板から突出しない様にして取り扱い中の負荷により端子部が変形するのを防止している。
【0014】
本請求項1の発明の半導体装置の実装方法により実装される半導体装置において、端子部を形成する偏平な第1の接触子は、例えば、配線板の表面にメッキなどにより形成した金属膜または導電性物質よりなる膜や、貫通孔内に充填した金属の配線板の上下面に露出する部分などにより構成することができる。また、端子部を形成する第2の接触子は、例えば、配線板に設けられた貫通孔の内面にメッキなどにより形成した金属膜または導電性物質よりなる膜や、貫通孔内に充填した金属に配線板を貫通するように設けた孔の内面部分などにより構成することができる。
【0015】
端子部は、第1の接触子と第2の接触子とのどちらか一方からなる構成としてもよいが、両方からなる構成としてもよい。例えば、端子部が第1の接触子からなる場合では貫通孔の開口周縁部分の一部領域に設けたり、全周にわたる領域などに設けることができる。また、端子部が第2の接触子からなる場合は、貫通孔の内面部分の一部領域に設けたり、全面にわたる領域などに設けることができる。さらに、端子部が第1の接触子と第2の接触子とからなる場合においても同様に、第1の接触子を開口周縁部分の一部領域に設けると共に第2の接触子を第1の接触子と接合し貫通孔の内面部分の一部領域に設ける構成としたり、第1の接触子を貫通孔の開口の全周にわたる領域に設けると共に第2の接触子を第1の接触子と接合し貫通孔の内面部分の一部領域に設ける構成としたり、第1の接触子を貫通孔の開口周縁部分の一部領域に設けると共に第2の接触子を第1の接触子と接合し貫通孔の内面部分の全面にわたる領域に設ける構成としたり、第1の接触子を開口の全周にわたる領域に設けると共に第2の接触子を第1の接触子と接合し貫通孔の内面部分の全面にわたる領域に設ける構成とすることができる。
【0016】
このように、本発明の半導体装置の実装方法により実装される半導体装置では、第1の接触子と第2の接触子のうち少なくとも一方が実装基板との接合方法に合わせて形成される実装基板の接続端子と接続可能な領域に設けられていればよい。
【0017】
また、端子部の形状は、本発明では、限定しないが、例えば、端子部が第1の接触子と第2の接触子とからなる構成の場合では、第2の接触子の外面において貫通孔の内面と接合し、自身の内面が形成する孔の断面が円形または多角形の筒状の金属膜と、筒状の金属膜に形成された孔の開口周縁から配線板の表面に沿って垂直に延びたフランジを一方または両方に形成することで、第1の接触子と第2の接触子とを備えた端子部としてもよいし、貫通孔内面に第2の接触子の外面が接合しその断面が円形または多角形の筒状の肉厚の厚い金属膜を形成することで、配線板の上下面内に露出する該金属膜の厚さ分を第1の接触子、金属膜により形成される筒状の金属膜よりなる内面を第2の接触子としてもよい。
【0018】
なお、第1の接触子を貫通孔又は第2の接触子が形成する孔の開口全周にわたる領域に設けた場合、接触子の形状は、例えば、中央に開口を有する円形や、中央に開口を有する多角形等とすることができる。また、そのような第1の接触子は、実装基板との接続面側のみ又は実装基板との接続面と逆側の面のみに1つだけ設けても、実装基板との接続面側と実装基板との接続面と逆側の面との2つに設けてもよい。
【0019】
貫通孔の内面に設けられる第2の接触子の形成位置は、例えば、後述する請求項3の実装方法では内面全面としたり、後述する請求項の実装方法では、内面の一部とするなどのように、実装基板との接合方法に合わせて決定することもできる。
【0020】
このように請求項1の半導体装置の実装方法により実装される半導体装置は、従来では配線板の下面側に突出して形成させた外部端子を、貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部としているため、端子部が取り扱い中に邪魔にならず、取り扱い中に端子部が変形して短絡などの接合不良を起こす恐れがない。
【0021】
したがって、実装基板に対して良好な接合信頼性を有する半導体装置とすることができ、この様な半導体装置と実装基板との接合は、以下のように行われる
【0023】
実装基板の電極部は、上記の半導体装置に設けられた貫通孔に挿入可能に構成された突状の接続端子を含み、この接続端子が貫通孔内に入り込んだ状態で、接続端子を加熱して溶融させることにより、接続端子と端子部とを接合して半導体装置と実装基板とを電気的に接続するとともに、実装基板に対する半導体装置の位置を固定する。
【0024】
突状の接続端子は、例えば、半田などのような、貫通孔に設けられた電極部よりも融点が低く、かつ、導電性の材料のものから形成すれば、接続端子の溶融時に貫通孔に設けられた電極部も同時に溶融することがなく、常に良好な接続状態を保てるため、好ましい。
このような接続端子を貫通孔内に挿入した状態で加熱することにより、貫通孔内で溶融させて半田付けするため、実装基板に対する半導体装置の接合が確実となり、接合信頼性を向上することができる。好ましくは、貫通孔の内面に端子部を形成すれば、溶融した接続端子が貫通孔内面の端子部に半田付けされることとなるので、確実、かつ、良好な接合状態となって高い接合信頼性が得られる。
また、請求項1の発明によれば、溶融した突状の接続端子は貫通孔内に留まるため、隣り合う接続端子同士が接合して半田ブリッジが形成される恐れがないという利点もある。
さらに、半導体装置における貫通孔部分のみを加熱して貫通孔内の突状の接続端子を溶融させるようにすることもでき、このように貫通孔内の突状の接続端子を溶融させれば、リフロー処理時にパッケージが加熱されることに起因して生じる、例えば、パッケージクラックなどの問題が発生する恐れがない。
このような半導体装置の貫通孔のみを加熱する手段としては、貫通孔の上方から突状の接続端子の融点以上に加熱された、例えば、ピン部材を突状の接続端子の頂部に接触させることにより突状の接続端子のみを加熱して溶融させる方法(すなわち、半田ごて)や、貫通孔の上方から突状の接続端子の融点以上の温度の熱風をブローして突状の接続端子を溶融させる方法等が挙げられる。
【0026】
また、請求項の発明によれば、突状の接続端子を貫通孔内に挿入して半導体装置を実装基板に実装するため、半導体装置に設けられた端子部とこの端子部に対応して形成された実装基板の突状の接続端子とを確実に接合できるので、実装基板の接続端子と半導体装置の外部端子との位置合わせが簡単で、精度良く接合することができる。
【0027】
さらにこの方法によれば、半導体装置を実装基板に安定して装着できれば実装基板の接続端子と半導体装置の外部端子とが確実に接合されたこととなるため、従来では装着後の半導体装置に対して行っていた接合状態の検査を行う必要もないので、その分製造工程を減らすことができ、製造効率を向上させることができる。
【0028】
請求項2の発明は、上記第3と第4の目的を達成するために、複数の貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子とを備えた半導体装置において、予め実装基板に突状の複数の接続端子を含む電極部を設け、前記半導体装置の前記複数の貫通孔内に、前記複数の接続端子を挿入し、前記複数の接続端子の頂部の折れ曲がり方向が異なるように、前記貫通孔内に挿入された前記接続端子の該貫通孔から突出した部分に押圧力を加えて変形させて、前記端子部と前記接続端子とを接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴としている。
【0029】
すなわち、変形した突状の接続端子が半導体装置の貫通孔内または貫通孔の開口位置で引っ掛かり、半導体装置を実装基板から離れないようにするため、半導体装置と実装基板とが高い接合信頼性で実装されることとなる。
【0030】
この方法では、実装基板の実装面に形成された平坦な電極部の中央位置に突状の接続端子を設け、突状の接続端子が半導体装置の貫通孔内に挿入されて変形することにより半導体装置と接合したときに、半導体装置の実装基板側に設けた端子部の平坦な接続面と実装基板の平坦な電極部とが接触した状態で固定されることで電気的な接続を果たす場合と、導電材料より構成した突状の接続端子自身が半導体装置の接続面に接合して電気的な接続を果たす場合との両方に有効である。特に、後者の場合、突状の接続端子が貫通孔内で屈曲または潰れた状態のときに、必ず貫通孔の内面位置または貫通孔の開口周縁位置の少なくとも一方で半導体装置の端子部と電気的に接続するので、より一層接合信頼性が向上したものとなる。
【0031】
なお、この場合、突状の接続端子は押圧力がかけられると比較的簡単に屈曲するまたは潰れて、かつ、貫通孔に設けられた電極部よりも硬度の低い材質のものから形成すれば、突状の接続端子にかかる押圧力により貫通孔に設けられた電極部が破損することがないので好ましい。
【0032】
また、突状の接続端子の貫通孔から突出した部分に押圧力が加わると接続端子の貫通孔内に配置された個所が屈曲する構成とすれば、押圧力がかけられると接続端子が貫通孔内で屈曲して貫通孔の内面を押圧し、この押圧力により半導体装置とを実装基板とを接合できる。さらに、この様な特定の個所が屈曲する突状の接続端子とすることにより、貫通孔の内面に端子部を形成した場合では必ず貫通孔内の端子部と突状の接続端子とが接触することとなるので貫通孔内の端子部と突状の接続端子との接合が確実となり、接合信頼性をさらに向上できる。
【0033】
また、このような貫通孔内で端子部に押圧力を加えて変形させる実装方法では、半導体装置の貫通孔内の端子部と実装基板の突状の接続端子とを接合するために熱を使用しないので、従来の半導体装置全体を加熱する(リフロー処理)際にパッケージが加熱されることに起因して生じる、例えば、パッケージクラックなどの問題が発生する恐れがない。もちろん、半導体装置全体を加熱する(リフロー処理)も不要となるのでその分製造効率が向上して大幅な納期短縮化が図れると共に製造コストを低減することができる。
また、押圧力の掛けかたを調整してそれぞれの接続端子の頂部の折れ曲がり方向が異なるようにすることにより、実装後の半導体装置が実装基板から外れる恐れを無くすことができる。
また、予め定めた個所を屈曲可能に構成した接続素子としてもよい。この場合、接続素子の頂部に押圧力が掛かると必ず屈曲可能な箇所で折れ曲がって端子部を押圧した状態となるため、確実に端子部と接合でき、一層接合信頼性を向上したものとなる。
【0040】
また、請求項4の発明の半導体装置の実装方法は、上記第1の目的を達成するために、実装基板側に開口する有底の孔が形成された配線板と、該有底の孔の内面部分の少なくとも一部に形成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子と備えた半導体装置において、予め実装基板に突状の接続端子を含む電極部を設け、前記接続端子は、予め定めた箇所が屈曲可能に構成され、前記半導体装置の前記有底の孔内に、前記接続端子を挿入して、前記接続端子の頂部に押圧力を加えて変形させて、前記端子部と前記接続端子とを接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴としている。
【0041】
すなわち、請求項の発明では、上記構成とすることにより、端子部が配線板から突出しない様にして取り扱い中の負荷により端子部が変形するのを防いでいる。
【0042】
本請求項の発明において、端子部は、例えば、配線板の下面に形成した有底の孔の内面にメッキなどにより形成した金属膜または導電性物質よりなる膜の表面や、配線板の内部のある一定の深さまで形成した金属層内に設けた有底の孔の内面などにより構成することができる。また、有底の孔の形状は限定しないが、例えば、配線板の下面内に開口しその断面が円形または多角形である有底の筒状とすることができる。
【0043】
また、端子部は、実装基板との接合方法に応じて有底の孔の内面部分の全領域に設けたり、一部領域に設けることができる。例えば、実装基板の接続端子を溶融して有底の孔の内面の全面に接合するようにすれば、端子部は内面全面に設けても、内面の一部領域に設けてもよい。
【0044】
このように請求項の半導体装置は、従来では配線板の下面側に突出して形成させた外部端子を、配線板に形成された有底の孔の内面部分の少なくとも一部に形成した端子部としているため、端子部が取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れがない。
【0045】
したがって、実装基板に対して良好な接合信頼性を有する半導体装置とすることができる。なお、この様な半導体装置と実装基板との接合は、以下のように行うことができる。
【0046】
請求項の発明の半導体装置の実装方法は、上記第2の目的を達成するために、半導体装置の前記有底の孔内に、前記接続端子を挿入して、接続端子の頂部に押圧力を加えて変形させて、端子部と接続端子とを接合することにより、前記電極部を半導体装置に設けられた端子部に電気的に接続して半導体装置を実装基板に実装することを特徴としている。
【0047】
実装基板の電極部は、請求項に記載の半導体装置に設けられた有底の孔に挿入可能に構成された突状の接続端子を含み、この接続端子が有底の孔内に入り込んだ状態で接合されることにより半導体装置と実装基板とを電気的に接続するとともに、実装基板に対する半導体装置の位置を固定する。
【0048】
突状の接続端子は、例えば、AuやCuなどの導電性材料から構成して半導体装置の端子部と接触するようにするとよい。
【0049】
また、半導体装置と実装基板との接合は、孔部の深さよりも若干長い寸法の棒状に形成した突状の接続端子を孔部内に挿入した後、押圧力をかけて孔部の底面で接続端子の頂部を押し潰すことにより有底の孔内に位置する個所が屈曲するように形成した突状の接続端子を孔部内で屈曲させて有底の孔内で突状の接続端子を固定する。
【0050】
また、請求項の発明によれば、半導体装置に設けられた端子部とこの端子部に対応して形成された実装基板の突状の接続端子とを確実に接合できるので、実装基板の接続端子と半導体装置の端子部との位置合わせが簡単で、精度良く接合することができる。
【0051】
さらにこの方法によれば、半導体装置を実装基板に安定して装着できれば実装基板の接続端子と半導体装置の端子部とが確実に接合されたこととなるため、従来では装着後の半導体装置に対して行っていた接合状態の検査を行う必要もないので、その分製造工程を減らすことができ、製造効率を向上させることができる。
【0052】
なお、有底の孔内に突状の接続端子が挿入された状態でリフロー処理する場合では、接合信頼性が向上するので上記第3の目的を達成できる。
【0053】
また、孔部の深さよりも若干長い寸法の棒状に形成した突状の接続端子を孔部内に挿入した後、押圧力をかけて孔部の底面で頂部を押し潰すことにより有底の孔内で突状の接続端子を固定する場合と、突状の接続端子を孔部内で屈曲させて有底の孔内で突状の接続端子を固定する場合では、リフロー処理を行う必要がないので、上記第4の目的を達成できると共に、リフロー処理工程を削減できる分だけ製造効率が向上して大幅な納期短縮化が図れると共に製造コストを低減することができる。
また、接続素子を、予め定めた箇所を屈曲可能に構成することにより、接続素子の頂部に押圧力が掛かると必ず屈曲可能な箇所で折れ曲がって端子部を押圧した状態となるため、確実に端子部と接合でき、一層接合信頼性を向上したものとなる。
【0054】
【発明の実施の形態】
以下、本発明の実施の形態を図1から図12を参照して説明する。
【0055】
(第1の実施形態)
本第1の実施形態の半導体装置10は、図1に示すように、配線板であるプリント配線基板14上に半導体素子12を搭載し、プリント配線基板14に設けられた配線(図示せず)と半導体素子12の電極部(図示せず)とをワイヤ16によりボンディングした後、樹脂によるモールド封止によりパッケージ18を形成して構成されている。
【0056】
このプリント配線基板14には中央に搭載される半導体素子12を取り囲むように配置された多数の貫通孔14a、14b、14c、14d(図1では説明のため4つだけ示す。)が半導体装置の中心位置を中心として設けられている。図2に示すように、それぞれの貫通孔14a、14b(図2では説明のため2つだけ示す。)には、全内面の領域に設けられプリント配線基板14の表側及び裏側に開口する孔20a、20bを形成する円筒状の第2の接触子21cと、第2の接触子21cが形成した孔の両開口周縁の領域にフランジ状に形成された一対の第1の接触子21a、21bと、を備え、プリント配線基板14の上面に設けられた配線パターンと繋がって形成された端子部22aが設けられている。
【0057】
この端子部22aの第2の接触子21cは、外周面が貫通孔14aの内周面と接合した円筒状の金属膜部材により形成され、また、第1の接触子21a、21bは、第2の接触子21cの両開口周縁からプリント配線基板の表面に沿った方向に延びた円形の偏平な金属膜より形成されている。また、プリント配線基板に設けられた全ての貫通孔には同一構成の端子部が形成されている。
【0058】
また、実装基板30は、半導体装置10が載置されたときに、図4に示すようにプリント配線基板14に設けられた端子部22a、22bと接続する位置に電極部34a、34b(図4では説明のため2つだけ示す。)がそれぞれ設けられており、これら電極部34a、34bには、電極部34a、34bの中央位置から垂直に延び第2の接触子21cにより形成される孔20a、20b内に挿入されたときに頂部が若干突出する長さ寸法の棒状の接合ピン部材32a、32bが実装基板30の接続端子として設けられている。この接合ピン部材32a、32bは導電性材料よりなり、端子部22a、22bよりも軟性の部材により構成されている。
【0059】
このような実装基板30と半導体装置10とは、図3に示すように、上記形状の端子部22a、22b、22c、22dの孔20a、20b、20c、20dに対し、突状の接続端子である接合ピン部材32a、32b、32c、32dを中央位置に備えた実装基板30の電極部34a、34b、34c、34dが各々接触して接合される。なお、ここでは説明のため一部分だけを示している。
【0060】
ここで、この半導体装置10を実装基板30に実装する方法について図3を参照して説明する。まず、図3(a)に示すように、半導体装置10を吸引装置40により保持して実装基板30の実装位置上に搬送する。
【0061】
吸引装置40は、半導体装置10の全ての貫通孔14a、14b(図4参照)に形成された端子部の孔20a、20b、20c、20d内にそれぞれ対応する実装基板30の接合ピン部材32a、32b、32c、32dが全て挿入可能な実装基板30の上方位置まで半導体装置10を搬送した後、全ての端子部の孔20a、20b、20c、20d内にそれぞれ対応する接合ピン部材32a、32b、32c、32dが挿入されるまで半導体装置10を降下させ、端子部の孔20a、20b、20c、20d内に接合ピン部材32a、32b、32c、32dが挿入されて半導体装置10が実装基板30上に載置されると、吸引を解除して搬送を終了する。
【0062】
接合ピン部材32a、32b、32c、32dの長さ寸法は、端子部の孔20a、20b、20c、20d内に挿入されたときに頂部が若干突出する寸法とされており、吸引装置40による搬送が終了した状態では、全ての端子部の孔20a、20b、20c、20dから接合ピン部材32a、32b、32c、32d頂部が端子部の孔20a、20b、20c、20dから突出した状態となっている。
【0063】
その後、図3(b)に示すように、端子部の孔20a、20b、20c、20dから突出した接合ピン部材32a、32b、32c、32dの頂部に予め定められた圧力を与える押圧装置42a、42bにより接合ピン部材32a、32b、32c、32dの頂部を押圧する。これにより、図3(c)に示すように、接合ピン部材32a、32b、32c、32dが変形して実装基板30に対して半導体装置10を固定し、半導体装置10の実装基板30に対する実装が終了する。
【0064】
なお、好ましくは、半導体装置10に近い側の接合ピン部材32b、32cの頂部が半導体装置に向かって折れ曲がる共に、その外側に配置された接合ピン部材32a、32dの頂部が半導体装置側とは逆側に向かって折れ曲がるなどのように、押圧力の掛けかたを調整してそれぞれの接合ピン部材32a、32b、32c、32dの折れ曲がり方向が異なるようにすれば実装後の半導体装置10が実装基板に30から外れる恐れを無くすことができる。
【0065】
なお、図3(c)には、接合ピン部材32a、32b、32c、32dが端子部の孔20a、20b、20c、20dの開口位置で折れ曲がった状態のみを示しているが、図4に示すように、端子部の孔20a、20bの内部と開口位置とで折れ曲がり、端子部22aの第2の接触子21c及び実装基板30と逆側面に形成された第1の接触子21aとに接合した接合ピン部材32aと、頂部のみが潰されて広がりこの広がった部分が実装基板30と逆側面に形成された端子部22bの第1の接触子21aと接合した接合ピン部材32bなどとなっている。
【0066】
また、端子部の孔20a、20b、20c、20d内で変形させる接合ピン部材32a、32b、32c、32dの形状は上記第1の実施形態で示す棒状に限らず、例えば、図5に示すように、平板状の部材を3個所折り曲げた輪状とすることにより側面形状を菱形状とし、頂点35a以外の対向する2つの角を屈曲部35b、35cとした構成のものなどのように、予め定めた個所を屈曲可能に構成した接合ピン部材35としてもよい。この場合、接合ピン部材35に押圧力が掛かると必ず屈曲部35b、35c位置で折れ曲がって第2の接触子21cを押圧した状態となるため、確実に端子部22a、22bと接合でき、一層接合信頼性を向上したものとなる。なお、図5におけるその他の構成は図4の構成と同一であるため説明を省略する。
【0067】
(第2の実施形態)
本第2の実施形態は、図1及び図2に示す半導体装置を用いた別の実装方法である。なお、用いる半導体装置10は、上述した第1の実施形態と同様の構成であるため説明は省略する。
【0068】
また、実装基板30は、図7に示すように、半導体装置10に設けられた端子部の孔20a、20b(図7では説明のため2つだけ示す。)に対応する位置に電極部34a、34bをそれぞれ設けられており、これら電極部34a、34b、34c、34dには、電極部34a、34bの中央位置から垂直に延び第2の接触子21cにより形成される孔20a、20b内に挿入されたときに頂部が若干突出する長さ寸法の棒状の半田よりなる半田接合ピン部材31a、31b、31c、31dが実装基板30の接続端子として設けられている。
【0069】
このような実装基板30と半導体装置10とは、図6に示すように、端子部の孔20a、20b、20c、20d内に、突状の接続端子である半田接合ピン部材31a、31b、31c、31dが挿入された後、半田接合ピン部材31a、31b、31c、31dが溶融されて接合される。なお、ここでは説明のため一部分だけを示している。
【0070】
ここで、この半導体装置10を実装基板30に実装する方法について図6を参照して説明する。まず、図6(a)に示すように、半導体装置10を吸引装置40により保持して実装基板30の実装位置上に搬送する。
【0071】
吸引装置40は、半導体装置10の全ての貫通孔14a、14b(図7参照)に形成された端子部の孔20a、20b、20c、20d内にそれぞれ対応する実装基板30の半田接合ピン部材31a、31b、31c、31dが全て挿入可能な実装基板30の上方位置まで半導体装置10を搬送した後、全ての端子部の孔20a、20b、20c、20d内にそれぞれ対応する半田接合ピン部材31a、31b、31c、31dがが挿入されるまで半導体装置10を降下させ、端子部の孔20a、20b、20c、20d内に半田接合ピン部材31a、31b、31c、31dがが挿入されて半導体装置10が実装基板30上に載置されると、吸引を解除して搬送を終了する。
【0072】
半田接合ピン部材31a、31b、31c、31dの長さ寸法は、端子部の孔20a、20b、20c、20dの深さ寸法よりも若干長い寸法とされているため、半導体装置10が全ての端子部の孔20a、20b、20c、20d内にそれぞれ対応する実装基板30の半田接合ピン部材31a、31b、31c、31dが挿入された状態で実装基板30上に載置されると、半田接合ピン部材31a、31b、31c、31dの頂部が端子部の孔20a、20b、20c、20dから突出した状態となる。
【0073】
その後、図6(b)に示すように、半田接合ピン部材31a、31b、31c、31dの融点以上の温度に加熱されたピン形状の加熱手段を備えた半田ごて装置44a、44bにより端子部の孔20a、20b、20c、20dから突出した半田接合ピン部材31a、31b、31c、31dの頂部に接触させて半田接合ピン部材31a、31b、31c、31dを加熱する。これにより、半田接合ピン部材31a、31b、31c、31dは溶融されて、図7に示すように、半田接合ピン部材31a、31b(ここでは説明のため2つのみを示す。)は端子部の孔20a、20b内で液状化する。その後、冷却されて端子部の孔20a、20b内に半田付けされることにより、第2の接触子21cと接合されることとなる。
【0074】
これにより、図6(c)に示すように、実装基板30に対して半導体装置10が固定されて、半導体装置10の実装基板30に対する実装が終了する。
【0075】
このように第2の実施形態によれば、半田ごて装置44a、44bを用いて半田接合ピン部材31a、31bを溶融するため、パッケージ18などの他の部分が熱によって変形したり、破損するなどの心配がない。もちろん、半導体装置に設けられた全ての端子部と実装基板の端子部とを確実に接合できるので接合信頼性が向上したものとできる。
【0076】
(第3の実施形態)
本第3の実施形態は、上記図6及び図7の方法において、端子部の孔20a、20b、20c、20d内の半田接合ピン部材31a、31b、31c、31dの加熱方法の別の実施形態を示している。なお、用いる半導体装置10および実装基板30は、上述した第2の実施形態と同様の構成であるため説明は省略する。また、半導体装置10を実装基板30の実装位置に載置するまでの工程も上述した第2の実施形態と同様であるため説明は省略する。
【0077】
吸引装置40が半導体装置10を実装基板30の実装位置に載置した後、図9(b)に示すように、半田接合ピン部材31a、31b、31c、31dの融点以上温度に調整された熱風を噴射する熱風ブロー装置46a、46bが、実装基板30と逆側の端子部の孔20a、20b、20c、20dの開口領域に半田接合ピン部材31a、31b、31c、31dの融点以上温度に調整された熱風を噴射する。
【0078】
これにより、図8に示すように、端子部の孔20a、20b(ここでは説明のため2つのみを示す。)内の半田接合ピン部材31a、31bが溶融されて端子部の孔20a、20b内で液状化する。その後、冷却されて端子部の孔20a、20b内に半田付けされることにより、第2の接触子21cと接合されることとなる。なお、その他の工程は、上記第2の実施形態と同様であるため説明を省略する。
【0079】
このように第3の実施形態によれば、熱風ブロー装置46a、46bを用いて半田接合ピン部材31a、31bを溶融するため、パッケージ18などの他の部分が熱によって変形したり、破損するなどの心配がない。もちろん、半導体装置10に設けられた全ての端子部22a、22b、22c、22dと実装基板30の電極部34a、34b、34c、34dとを確実に接合できるので接合信頼性が向上したものとできる。
【0080】
なお、第3の実施形態では、熱風ブロー装置46a、46bを用いて半田接合ピン部材31a、31b、31c、31dを溶融するため、半田接合ピン部材31a、31b、31c、31dの長さを頂部が端子部の孔20a、20b、20c、20dから突出しない長さしてもよい。
【0081】
(第4の実施形態)
本第4の実施形態の半導体装置は、図10に示すように、上述した本第1の実施形態の半導体装置10においてプリント配線基板に多数の貫通孔14a、14bを設ける代わりにプリント配線基板14の下面側に開口する底面が円形の有底の穴15a、15b(ここでは説明のため2つのみを示す。)を設け、この有底の穴15a、15bの全内面に接合する端子部26a、26bを形成した構成である。また、プリント配線基板に設けられた全ての有底の穴には同一構成の端子部が形成されている。
【0082】
この端子部26a、26bは、外面が有底の穴15a、15bの内側面と底面とに接合し、内面がプリント配線基板14の裏側に開口する孔24a、24bを形成する有底円筒状の金属膜部材と、この金属膜部材の開口周縁からプリント配線基板14の下面に沿った方向に延び中央に開口を有する円形の金属膜であるフランジ部とにより構成されている。なお、半導体装置10を構成するその他の部分は、第1の実施形態と同様であるため説明を省略する。
【0083】
実装基板30は、半導体装置10が載置されたときに、図12に示すようにプリント配線基板14に設けられた端子部26a、26bと接続する位置に電極部34a、34b(図12では説明のため2つだけ示す。)がそれぞれ設けられており、これら電極部34a、34bには、電極部34a、34bの中央位置から垂直に延び端子部26a、26bの内面で形成される孔24a、24bの深さ寸法よりも若干長い寸法の棒状の接合ピン部材33a、33b、33c、33dが実装基板30の接続端子として設けられている。。この接合ピン部材32a、32bは導電性材料よりなり、端子部26a、26bよりも軟性の部材により構成されている。
【0084】
このような実装基板30と半導体装置10とは、図11に示すように、上記形状の端子部26a、26b、22c、22dの孔24a、24b、24c、24dに対し、突状の接続端子である接合ピン部材33a、33b、33c、33dを中央位置に備えた実装基板30の電極部34a、34b、34c、34dが各々接触して接合される。なお、ここでは説明のため一部分だけを示している。
【0085】
ここで、この半導体装置10を実装基板30に実装する方法について図11を参照して説明する。まず、図11(a)に示すように、半導体装置10を吸引装置40により保持して実装基板30の実装位置上に搬送する。
吸引装置40は、プリント配線基板14の全ての端子部の孔24a、24b、24c、24d内にそれぞれ対応する実装基板30の接合ピン部材33a、33b、33c、33dが挿入可能な実装基板30の上方位置まで半導体装置10を搬送した後、全ての端子部の孔24a、24b、24c、24d内にそれぞれ対応する接合ピン部材33a、33b、33c、33dが挿入されるまで半導体装置10を降下させる。端子部の孔24a、24b、24c、24d内に接合ピン部材33a、33b、33c、33dが挿入されて半導体装置10が実装基板30上に載置されると、吸引を解除して搬送を終了する。
【0086】
接合ピン部材33a、33b、33c、33dの長さ寸法は、端子部の孔24a、24b、24c、24dの深さ寸法よりも若干大きくされているため、全ての端子部の孔24a、24b、24c、24d内にそれぞれ対応する接合ピン部材33a、33b、33c、33dが挿入された状態で、半導体装置10が実装基板30上に載置されると、半導体装置10は全ての接合ピン部材33a、33b、33c、33dによって点支持された状態となる。
【0087】
その後、図11(b)に示すように、予め定められた圧力を与える押圧装置42a、42bにより端子部の孔24a、24b、24c、24dが設けられた領域のプリント配線基板14上面から押圧力を与えることにより端子部の孔24a、24b、24c、24dの底面で接合ピン部材33a、33b、33c、33dの頂部を押圧して接合ピン部材33a、33b、33c、33dの頂部を潰す。接合ピン部材33a、33b、33c、33dは、図12に示すように、頂部のみが潰されて広がり、この広がった部分が端子部の孔24a、24b、24c、24dの底部に接合した状態となっている。
これにより、図11(c)に示すように、実装基板30に対して半導体装置10が固定されて、半導体装置10の実装基板30に対する実装が終了する。なお、接合ピン部材33の形状としては図12で示すものだけに限らず、例えば、上記図5に示すような平板部材を折り曲げて接合ピン部材35の略中央位置に2個所の屈曲部35b、35cを有する菱形状としても、端子部の孔24a、24b、24c、24dの内部で折れ曲がってその折れ曲がり位置が端子部の孔24a、24b、24c、24dの内面に接触するような特定の位置を屈曲部とした構成のものなどとすると接続が更に確実になるため好ましい。また、有底の孔の形状を底面が円形の有底の筒状としたが、これに限らず底面が多角形の有底の筒状などとしてもよい。
【0088】
なお、上述した全ての実施形態では、第2の接触子またはフランジ部の形状を、中央に開口を有する円形としているが、この形状に限らず、中央に開口を有する多角形状としたり、中央から外れた位置に開口を有する円形又は多角形状とすることもできる。
【0089】
【発明の効果】
以上説明したように、請求項1の発明によれば、半導体装置に設けられた端子部が半導体装置の取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れのない半導体装置を、実装基板に対して半導体装置の端子部と実装基板の接続端子との位置合わせが簡単で精度良く接合することができる、という効果がある。
また、接続端子を貫通孔内に挿入した状態で加熱することにより、貫通孔内で溶融させて半田付けするため、実装基板に対する半導体装置の接合が確実となり、接合信頼性を向上することができる。
また、請求項2の発明によれば、接続端子の頂部の折れ曲がり方向が異なるようにすることにより、実装後の半導体装置が実装基板から外れる恐れを無くすことができる。
【0091】
また、請求項1〜請求項3の発明によれば、パッケージクラックの発生しない半導体装置のパッケージにクラックを発生させないで実装できる、という効果がある。
【0092】
請求項の発明によれば、端子部が半導体装置の取り扱い中に邪魔にならず、取り扱い中に端子が変形して短絡などの接合不良を起こす恐れのない半導体装置が得られる、という効果がある。
【0093】
さらに、半導体装置を実装基板に対して半導体装置の端子部と実装基板の接続端子との位置合わせが簡単で精度良く接合することができる、という効果がある。
また、接続素子を、予め定めた箇所を屈曲可能に構成することにより、接続素子の頂部に押圧力が掛かると必ず屈曲可能な箇所で折れ曲がって端子部を押圧した状態となるため、確実に端子部と接合でき、一層接合信頼性を向上したものとなる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体装置の概略構成を示す断面説明図である。
【図2】図1に示す半導体装置の端子部の概略構成を示す部分断面図である。
【図3】本発明の第1の実施形態の半導体装置の実装方法の概略説明図である。
【図4】本発明の第1の実施形態における実装基板の接合ピン部材と半導体装置の端子部との接続状態を示す断面説明図である。
【図5】本発明の第1の実施形態における別の構成の接合ピン部材と半導体装置の端子部との接続状態を示す断面説明図である。
【図6】本発明の第2の実施形態の半導体装置の実装方法の概略説明図である。
【図7】本発明の第2の実施形態における実装基板の接合ピン部材と半導体装置の端子部との接続状態を示す断面説明図である。
【図8】本発明の第3の実施形態における実装基板の接合ピン部材と半導体装置の端子部との接続状態を示す断面説明図である。
【図9】本発明の第3の実施形態の半導体装置の実装方法の概略説明図である。
【図10】本発明の第4の実施形態の半導体装置の端子部の概略構成を示す部分断面図である。
【図11】本発明の第4の実施形態の半導体装置の実装方法の概略説明図である。
【図12】本発明の第4の実施形態における実装基板の接合ピン部材と半導体装置の端子部との接続状態を示す断面説明図である。
【図13】従来の半導体装置の概略構成を示す断面説明図である。
【図14】従来の半導体装置と実装基板との接合状態を示す断面説明図である。
【符号の説明】
10 半導体装置
12 半導体素子
14 プリント配線基板
14a、14b、14c、14d 貫通孔
16 ワイヤ
18 パッケージ
20a、20b、20c、20d 端子部の孔
22a、22b 端子部
30 実装基板
40 吸引装置
34a、34b 電極部
32 接合ピン部材
42a、42b 押圧装置

Claims (4)

  1. 貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子とを備えた半導体装置において、
    予め実装基板に突状の接続端子を含む電極部を設け、
    前記半導体装置の前記貫通孔内に、前記接続端子を挿入した状態で、前記接続端子を加熱することにより、前記貫通孔内で溶融させて半田付けして、前記端子部と前記接続端子とを接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴とする半導体装置の実装方法。
  2. 複数の貫通孔が形成された配線板と、該貫通孔の開口周縁部分の少なくとも一部に形成された偏平な第1の接触子及び前記貫通孔の内面部分に形成された第2の接触子の少なくとも一方で構成された端子部と、前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子とを備えた半導体装置において、
    予め実装基板に突状の複数の接続端子を含む電極部を設け、
    前記半導体装置の前記複数の貫通孔内に、前記複数の接続端子を挿入し、前記複数の接続端子の頂部の折れ曲がり方向が異なるように、前記貫通孔内に挿入された前記接続端子の該貫通孔から突出した部分に押圧力を加えて変形させて、前記端子部と前記接続端子とを接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴とする半導体装置の実装方法。
  3. 前記接続端子は、予め定めた箇所が屈曲可能に構成されていることを特徴とする請求項に記載の半導体装置の実装方法。
  4. 実装基板側に開口する有底の孔が形成された配線板と、
    該有底の孔の内面部分の少なくとも一部に形成された端子部と、
    前記配線板に搭載されると共に、前記端子部と電気的に接続された半導体素子とを備えた半導体装置において、
    予め実装基板に突状の接続端子を含む電極部を設け、
    前記接続端子は、予め定めた箇所が屈曲可能に構成され、
    前記半導体装置の前記有底の孔内に、前記接続端子を挿入して、前記接続端子の頂部に押圧力を加えて変形させて、前記端子部と前記接続端子とを接合することにより、前記電極部を前記半導体装置に設けられた端子部に電気的に接続して前記半導体装置を実装基板に実装することを特徴とする半導体装置の実装方法。
JP2487498A 1998-02-05 1998-02-05 半導体装置の実装方法 Expired - Fee Related JP3938810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2487498A JP3938810B2 (ja) 1998-02-05 1998-02-05 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2487498A JP3938810B2 (ja) 1998-02-05 1998-02-05 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH11224913A JPH11224913A (ja) 1999-08-17
JP3938810B2 true JP3938810B2 (ja) 2007-06-27

Family

ID=12150359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2487498A Expired - Fee Related JP3938810B2 (ja) 1998-02-05 1998-02-05 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP3938810B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093295A (ja) * 2004-09-22 2006-04-06 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP4828997B2 (ja) * 2006-04-24 2011-11-30 ルネサスエレクトロニクス株式会社 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP5125349B2 (ja) * 2007-09-21 2013-01-23 カシオ計算機株式会社 半導体装置の実装構造および実装方法
DE102017006406B4 (de) * 2017-07-07 2021-04-29 Tdk-Micronas Gmbh Gehäustes IC-Bauelement

Also Published As

Publication number Publication date
JPH11224913A (ja) 1999-08-17

Similar Documents

Publication Publication Date Title
KR100331666B1 (ko) 소형다이패드를갖고있는반도체디바이스및이의제조방법
JPH01217993A (ja) 半導体装置
US6272741B1 (en) Hybrid solder ball and pin grid array circuit board interconnect system and method
JP3938810B2 (ja) 半導体装置の実装方法
KR100198682B1 (ko) 반도체 디바이스 제조방법
JPH08148623A (ja) 半導体装置
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH08191111A (ja) 電子部品パッケージ
JP3252253B2 (ja) 表面実装型コネクタ
JP3128064B2 (ja) 集積回路パッケージ
JP3242858B2 (ja) コネクタ及びその製造方法
JPH03201554A (ja) 基板実装用の電子部品
JP2000138447A (ja) Bga実装用プリント基板
JPH09167811A (ja) 表面実装型電子部品
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP2001189338A (ja) 半導体装置、半導体装置の製造方法及び試験方法
JP2004022566A (ja) 半導体装置とその製造方法
JP2002353372A (ja) 接合部品及び実装基板
JPH11102993A (ja) Bga半導体パッケージの製造方法
JPH1022602A (ja) 電子部品実装基板および製造方法
JPH11261206A (ja) 回路基板、基板実装方法及び回路アセンブリ
JPH11145327A (ja) 半導体装置および該半導体装置の実装構造

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A621 Written request for application examination

Effective date: 20050128

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060831

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Effective date: 20061102

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20070320

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120406

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20130406

LAPS Cancellation because of no payment of annual fees