JPH0744018Y2 - 突起電極部構造 - Google Patents

突起電極部構造

Info

Publication number
JPH0744018Y2
JPH0744018Y2 JP1987013180U JP1318087U JPH0744018Y2 JP H0744018 Y2 JPH0744018 Y2 JP H0744018Y2 JP 1987013180 U JP1987013180 U JP 1987013180U JP 1318087 U JP1318087 U JP 1318087U JP H0744018 Y2 JPH0744018 Y2 JP H0744018Y2
Authority
JP
Japan
Prior art keywords
wiring conductor
protruding electrode
substrate
hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987013180U
Other languages
English (en)
Other versions
JPS63121448U (ja
Inventor
良郎 高橋
勝 木村
和男 戸倉
義範 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1987013180U priority Critical patent/JPH0744018Y2/ja
Publication of JPS63121448U publication Critical patent/JPS63121448U/ja
Application granted granted Critical
Publication of JPH0744018Y2 publication Critical patent/JPH0744018Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

【考案の詳細な説明】 (産業上の利用分野) この考案は、フリップチップ方式の半導体装置及びその
他の突起電極を有する基板構造に関する。
(従来の技術) ICチップと基板、ICチップ同士或いはICチップを具えた
基板同士を電気的に接続させ、電子部品を構成せしめる
技術として種々のボンディング技術が提案され、また実
用化されている。
このようなボンディング技術は、主として、金(Au)及
びその他の導電材料からなるワイヤによって接続するワ
イヤボンディング法と、例えば突起電極、ビームリー
ド、テープ及びまたはその他のワイヤに代わる種々の接
続部品によって接続を行なうワイヤレスボンディング法
とに分けることができる。
以下、これらボンディング方法のうちのワイヤレスボン
ディング法、特に、突起電極を用いた従来のフリップチ
ップ方式につき図面を参照して説明する。
第3図は、従来知られている、突起電極を基板に配設す
る際の構造(以下、突起電極部構造と称する。)を説明
するための概略的な基板断面図である。尚、この図にお
いて、断面を示すハッチングは省略して示している。
11は基板、13は接着層、15は配線導体、17はこれら配線
導体からなる配線パターン、19は、配線導体と突起電極
との接着面、21は、接着面19を形成するためのダム、23
は突起電極、25は突起電極部である。
まず始めに、半導体材料、セラミックスまたはその他任
意好適な材料からなる基板11上に、銅(Cu)またはその
他の導電材料からなる配線導体15を設計に応じた所望の
配線パターン17となるように形成する。この際、基板11
を構成する材料と配線導体15を構成する材料との接着強
度が互いの物性の面から不十分である場合には、第3図
に示すような接着層13(破線によって示す。)を設けて
構成する。
配線パターン17を形成した後、突起電極23を配線導体15
上に設けるに当り、当該配線導体の設計に応じた所望の
位置に突起電極を設けるため、ガラス、ポリイミド、ク
ロム(Cr)或いはその他突起電極23を構成する電極材料
とのぬれ性が低い材料からなるダム21を設けて、配線導
体15の表面に接着面19を画成する。例えば半田によって
突起電極23を構成する場合には、クロム(Cr)或いはそ
の他任意好適な材料からなるダム21を形成する。このダ
ム21によって、配線導体15上に突起電極23を形成する
際、当該突起電極23を構成する電力材料が接着面19から
流出しないような構成となっている。尚、通常、上述の
ダム21は、円形の接着面19を構成している。
このようにして配線導体表面に接着面19を形成した後、
配線導体15とぬれ性を有する電極材料からなる突起電極
23を形成し、突起電極部25を構成する。
このようにして配線導体15上に形成された突起電極23を
介して、例えばICチップ、ICチップを具えた基板、或い
はその他の電子部品(以下、これらを被接着物基材とし
て包括的に表現するものとする。)を、上述の突起電極
23を具えた基板11上に位置合せを行ない、突起電極23を
半田溶融させてボンディングを行なっていた。
(考案が解決しようとする問題点) 近年、電子機器一般に見られるような配線パターンの微
細化に伴ない、当該配線パターン上に形成される突起電
極部の縮小化が要求される。これがため、接着面の面積
が小さくなることにより、配線導体と突起電極との接着
強度が低下してしまうという問題点が有った。
この考案の目的は、上述した従来の問題点に鑑み、配線
パターンを形成する配線導体と突起電極との充分な接着
強度、延いては突起電極を具えた基板と被接着物基材と
の充分な接続強度を有する突起電極部構造を提供するこ
とに有る。
(問題点を解決するための手段) この目的の達成を図るため、この考案の突起電極部構造
によれば、 配線導体と、この配線導体上に設けたダムと、このダム
の内側で前記配線導体と突起電極とを接着させてなる突
起電極部構造において、 上述した配線導体と突起電極との接着面を、配線導体の
表面から下方に垂直に設けられた側壁、または配線導体
の膜厚方向で表面から内部へ向かうに従って接近するよ
う設けられた側壁を有する、配線導体に設けられた凹部
としての穴の内面としたことを特徴とする。この場合、
配線導体の内部に設けられている穴の深さは、配線導体
の厚さより小さい。
(作用) この考案の突起電極部構造の構成によれば、エッチング
またはその他の手段により配線導体に凹部としての穴を
形成することによって、突起電極との接着面積を大きく
取ることができるようになり、突起電極と配線導体との
接着強度を大きくすることができる。
また、接着面の粗化を行なうことにより、上述した接着
強度を、さらに大きなものとすることができる。
(実施例) 以下、第1図及び第2図を参照して、この考案の突起電
極部構造の実施例につき説明する。尚、図中、断面を表
すハッチングは省略して示し、また、特に、この考案で
特徴となる構成成分を除き、第3図で説明した構成成分
と同一の機能を有する構成成分については同一の符号を
付して示す。
第1図は、配線導体15の表面から基板11方向に向かって
側壁29が接近するよう穴27を形成した場合の突起電極部
25の構造を概略的に示した断面図である。
この図からも理解できるように、配線導体15表面上に形
成されていた従来構成の接着面とは異なり、この考案の
突起電極部構造においては、配線導体15の表面か下方に
向けて、例えばエッチング等の任意好適な処理によって
凹部としての穴27を設け、この穴27の内面、即ち側壁29
と底面31とを以って接着面33を形成する。この穴27を基
板11の上方から見た形状は、通常は円形とするが、何等
これに限定されるものではなく、四角形、或いはその他
の多角形としても良く、さらには楕円、その他の任意好
適な形状とし得る。さらに、この第1図において、配線
導体15の厚み方向に沿って切った図示の断面内における
穴形状は、断面に現われた両側壁29が基板11側に近づく
に従って接近し、かつ底面31を有する形状となっている
が、この穴形状を、上述の両側壁29が配線導体15内の一
点で収束する尖頭形状としても良い。しかしながら、突
起電極23により、前述したような他の電子部品とのボン
ディングを実施する際、このボンディングが熱による半
田溶融で行なわれるため、基板11を構成する材料と、被
接着物基材(図示せず)を構成する材料との熱膨張係数
の差によって、突起電極部25に応力を生ずる。従って、
第1図で説明したような傾斜を以って穴27の側壁29が構
成されている場合、例えば、配線導体の表面から下方に
向かうに従って穴径が順次小さくなる、いわゆるすり鉢
形状の穴が形成されている場合、生ずる応力を配線導体
の表面方向に分散させ、当該応力による突起電極部の損
傷を回避することが期待できる。さらに、当該理由によ
って、穴27を基板11の上方から見た形状は円形とするの
が好適である。
次に、この考案の他の実施例につき説明する。
第2図は、第1図同様、この考案の突起電極部構造を説
明するための概略的断面図である。
第1図では、突起電極23を構成する電極材料と配線導体
15を構成する材料との熱膨張係数の差が大きい場合に適
した突起電極部構造につき説明した。しかしながら、上
述の熱膨張係数の差が小さく、突起電極部を構成する配
線導体、突起電極及びダムといった構成成分の強度が当
該熱膨張係数差によって生ずる応力に充分耐えるもので
ある場合には、第2図で示すように、配線導体15の表面
から基板11側へ向かって、ほぼ垂直な側壁35と底面37と
を有する穴39の内面を接着面41として形成し、この接着
面41により突起電極23を接着させて突起電極部25を構成
しても良い。
以上、この考案の実施例につき詳細に説明したが、穴27
及び39を構成するに当っては、配線導体を構成する材料
に応じたエッチング手段によって行なうことができる。
しかしながら、突起電極と配線導体との接着強度をより
高めるため、両者の接着面が粗化されるような手段を以
ってデッチングを行なうのが好適である。
これら設計の変更及び変形は、上述した材料条件及びそ
の他の条件に応じて行ない得ること明らかである。
(考案の効果) 上述した説明からも明らかなように、この考案の突起電
極部構造によれば、配線導体に穴を設け、その穴の内面
を接着面とした構成となしているので、突起電極と配線
導体との接着面積を広く取ることができ、これがため、
配線パターンの微細化による接着強度の低下を回避する
ことができる。
【図面の簡単な説明】
第1図は、この考案の突起電極部構造の実施例の説明に
供する概略的な基板断面図、 第2図は、この考案の他の実施例の説明に供する概略的
基板断面図、 第3図は、従来技術の説明に供する概略的な基板断面図
である。 11……基板、13……接着層、15……配線導体 17……配線パターン、19,33,41……接着面 21……ダム、23……突起電極、25……突起電極部 27,39……穴、29,35……側壁 31,37……底面。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 荒尾 義範 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭58−157147(JP,A)

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】配線導体と、該配線導体に設けたダムと、
    該ダムの内側で前記配線導体と突起電極とを接着させて
    なる突起電極部構造において、 前記配線導体と前記突起電極との接着面を、配線導体の
    表面から下方に垂直に設けられた側壁、又は下方に向か
    うに従って接近するよう設けられた側壁を有する、前記
    配線導体に設けられた凹部としての穴の内面としたこと を特徴とする突起電極部構造。
JP1987013180U 1987-01-31 1987-01-31 突起電極部構造 Expired - Lifetime JPH0744018Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987013180U JPH0744018Y2 (ja) 1987-01-31 1987-01-31 突起電極部構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987013180U JPH0744018Y2 (ja) 1987-01-31 1987-01-31 突起電極部構造

Publications (2)

Publication Number Publication Date
JPS63121448U JPS63121448U (ja) 1988-08-05
JPH0744018Y2 true JPH0744018Y2 (ja) 1995-10-09

Family

ID=30801996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987013180U Expired - Lifetime JPH0744018Y2 (ja) 1987-01-31 1987-01-31 突起電極部構造

Country Status (1)

Country Link
JP (1) JPH0744018Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411165B1 (en) * 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
JP4666608B2 (ja) * 2005-06-29 2011-04-06 日本インター株式会社 電極構造の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58157147A (ja) * 1982-03-12 1983-09-19 Mitsubishi Electric Corp 混成集積回路基板

Also Published As

Publication number Publication date
JPS63121448U (ja) 1988-08-05

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
JPH08186151A (ja) 半導体装置及びその製造方法
JPH01205544A (ja) 集積回路装置の組立テープ
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100345075B1 (ko) 칩 사이즈 패키지
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
JPH0744018Y2 (ja) 突起電極部構造
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2005311137A (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2002280491A (ja) 電子部品およびその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP2007035863A (ja) 半導体装置
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
JPH09199631A (ja) 半導体装置の構造と製造方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JP2739366B2 (ja) 電子部品搭載用基板
JP2551243B2 (ja) 半導体装置
JP2762705B2 (ja) 半導体装置実装用回路基板の構造
KR100324932B1 (ko) 칩 사이즈 패키지
JP2002270629A (ja) 電子部品およびその製造方法
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法