JP3389712B2 - Ｉｃチップのバンプ形成方法 - Google Patents
Ｉｃチップのバンプ形成方法Info
- Publication number
- JP3389712B2 JP3389712B2 JP30342994A JP30342994A JP3389712B2 JP 3389712 B2 JP3389712 B2 JP 3389712B2 JP 30342994 A JP30342994 A JP 30342994A JP 30342994 A JP30342994 A JP 30342994A JP 3389712 B2 JP3389712 B2 JP 3389712B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bump
- chip
- plating
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣチップをＴＡＢテ
ープや実装基板等の外部電極とを接続する為の接続部分
に係わり、特にＩＣチップ上に設けられるバンプの形成
方法に関する。 【０００２】 【従来の技術】図３〜図６は従来例の説明図である。１
はＩＣチップ、２はパッド、３はめっきバンプ、４はボ
ンディングバンプ、５はＴＡＢテープ、６はＴＡＢリー
ド、７はボンディングツール、14はキャピラリ、15はワ
イヤ、16はトーチ電極、17は金ボール、18はレジストで
ある。 【０００３】従来のＩＣチップ上のバンプの形成方法に
は、先ず、図３に示すような、ワイヤーボンディング技
術を応用してＩＣチップのパッド電極上にバンプ（以下
ボンディングバンプと呼ぶ）を形成する方法（特開昭６
０−１９４５４３）がある。 【０００４】即ち、図３（ａ）に示すように、ＩＣチッ
プ１上に形成されたAl等のパッド２の上に金のワイヤ15
を繰り出すキャピラリ14を位置決めし、ワイヤ15をトー
チ電極16で加熱する。 【０００５】すると、図３（ｂ）に示すように、ワイヤ
15の先端が融解して、金ボール17となる。続いて、図３
（ｃ）に示すように、この金ボール17をキャピラリ14の
先端でパッド２上に熱圧着により押し付ける。 【０００６】そして、図３（ｄ）に示すように、キャピ
ラリ14によりワイヤ15を引っ張り上げると、ワイヤ15が
切れて、パッド２上には金ボール17がややつぶれた形の
ボンディングバンプ４が形成される。 【０００７】次に、図４に示すような、ＩＣチップのパ
ッド電極上に、電解めっきでバンプ（以下めっきバンプ
と呼ぶ。）を形成する場合には、図４（ａ）に示すよう
に、ＩＣチップ１を構成するウェーハの上にレジスト18
を塗布し、図４（ｂ）に示すように、フォトリソグラフ
ィによりめっきをつけるパッド２の上のみレジスト18を
除去する。 【０００８】次に、図４（ｃ）に示すように、レジスト
18が除去された所のみ、めっきを行い、めっきバンプ３
を形成する。そして、めっき終了後にレジスト18を全面
除去すると、図４（ｄ）に示すように、ＩＣチップ１の
パッド２上には、めっきバンプ３のみが残る。 【０００９】 【発明が解決しようとする課題】図３に示すような従来
の方法では、高純度の金のワイヤ15からボンディングバ
ンプ４を形成するために、ボンディングバンプ４が軟ら
かく、図５（ａ）に示すように、ボンディングバンプ４
上にＴＡＢテープ５上のＴＡＢリード６を位置合わせ
し、ボンディングツール７によりＴＡＢリード６をボン
ディングバンプ４に加圧により接合すると、ボンディン
グバンプ４が図５（ｂ）に示すように潰れてしまいやす
い。 【００１０】即ち、このボンディングバンプはＴＡＢテ
ープ５や実装基板等の外部電極と接続しようとすると、
接続した時のボンディング圧力でボンディングバンプが
潰れてしまい、図５（ｂ）に示すように、ＩＣチップ１
が少しでも傾いていると、片側のボンディングバンプ４
が潰れすぎてしまうため、ＩＣチップ１のトップエッジ
がＴＡＢテープ５のＴＡＢリード６や実装基板のフット
パターンと接触してしまい、電気的にショート（接触）
を起こしてしまうという問題があった。 【００１１】又、これを防止しようとして、金のワイヤ
15に種々の金属ドーパントを入れて硬くすると、パッド
２上にボンディングバンプ４を付ける時、パッド２下に
ダメージが入り、パッド２下からリーク電流が流れてし
まうといった問題が発生していた。 【００１２】更に、めっきバンプ３の場合には、図６
（ａ）に示すように、めっきバンプ３に高さのバラツキ
がある場合には、図６（ｂ）に示すように、低いバンプ
３とＴＡＢリード６は接触出来ず、加圧されないため
に、隙間が出来て接合ができなくなるという問題があ
る。 【００１３】以上の問題点に鑑み、本発明は、ＩＣチッ
プのパッドとバンプの高い信頼性のあるボンディング方
法を得ることを目的とする。 【００１４】 【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１はＩＣチップ、２はパッド、
３はめっきバンプ、４はボンディングバンプ、５はＴＡ
Ｂテープ、６はＴＡＢリード、７はボンディングツー
ル、８は実装基板、９は外部電極である。 【００１５】上記の問題点を解決する手段として、図１
（ａ）に示すように、ＩＣチップ１のパッド２の部分に
チップエッジでの電気的ショートを防止出来る程度の厚
さのめっきバンプ３を最初に施し、その上にボンディン
グバンプ４を付ける。 【００１６】すなわち、本発明の目的は、図１に示すよ
うに、ＴＡＢテープ５、或いは実装基板８上にＩＣチッ
プ１を接合するバンプの形成方法であって、ＩＣチップ
１のパッド２上に選択的にめっきバンプ３を形成し、続
いて該めっきバンプ３上にボンディングワイヤのボール
からなるボンディングバンプ４を形成することにより達
成される。 【００１７】 【作用】本発明においては、図１（ｂ）に示すような、
バンプを形成した時の高さのバラツキや、ＩＣチップ自
体の反りや、厚さのバラツキによるバンプ上面の高さの
不揃いをボンディングバンプ部分が軟らかい為、図１
（ｃ）に示すように、ボンディング圧力でボンディング
バンプが潰れる事で、バンプ上面の高さが均一になり、
安定したボンディングが可能となる。又、ボンディング
バンプの下に施されためっきバンプは、ボンディング圧
力にはほとんど潰れる事がない為、ＩＣチップのエッジ
とＴＡＢテープのリードとの隙間を確保して、電気的シ
ョートの発生を防止する。 【００１８】そして、実装基板等の外部電極と接続しよ
うとする時も、図１（ｄ）に示すように同様の効果が得
られる。又、ＴＡＢテープや実装基板の熱膨張や外部圧
力等により、ＩＣチップとの間に歪が生じた場合、ＩＣ
チップとの接続部分に変形しやすい金のボンディングバ
ンプを使用する事により、ＩＣチップとＴＡＢテープ及
びＩＣチップと実装基板等の間に発生した歪を金のボン
ディングバンプが変形して吸収する事が可能になる。こ
の事により、高い信頼性のあるボンディングを行える。 【００１９】 【実施例】図２は本発明の実施例の説明図である。図に
おいて、１はＩＣチップ、２はパッド、３はめっきバン
プ、４はボンディングバンプ、10はカメラ、11はボンデ
ィング機構である。 【００２０】本実施例では、図２（ａ）に示すように、
ＩＣチップ１上に形成されたAl電極からなるパッド２上
にレジストピーリング法によりめっきバンプ３を最初に
施した後、ボンディングバンプ４を付けて、ＴＡＢテー
プのリードや実装基板等に接続する場合である。 【００２１】本発明に用いたボンディングバンプ４の大
きさは３０μｍ径の金線を用い、厚さ２５μｍで１００
μｍ径である。形成方法は、図２（ｂ）に示すように、
通常のワイヤボンディングと同じ様に相対する２カ所の
ＩＣチップ１のコーナーをテレビ用のカメラ10で認識さ
せ、続いて、図２（ｃ）に示すように、ＩＣチップ１の
位置を確認し、あらかじめボンディング機構部11に入力
しておいたパッド座標を用いてボンディングバンプ４を
形成する。 【００２２】通常めっきバンプ３は金メッキでできてお
り、ＩＣチップ１のパッド２はAlで出来ているため、め
っきバンプ３にボンディングバンプ４を付ける時は、Al
のパッド２に付けるよりも温度や超音波の出力が低くて
すみ、ＩＣチップ１にダメージを与えることが少ない。
すなわち、Alパッド２上にボンディングバンプ４を付け
る時は２５０℃で超音波を掛けるが、めっきバンプ３上
にボンディングバンプ４を付ける時には２００℃で超音
波の出力も２割減ですむ。 【００２３】 【発明の効果】以上説明したように、本発明を用いる事
で、ＩＣチップを一括して安定してＴＡＢテープや実装
基板にボンディングする事が可能になり、歩留りが向上
する。 【００２４】又、熱膨張等のストレスに対しても強くな
る為に、接続部分の信頼性も向上するため、低コストで
信頼性の高いＩＣチップの高密度実装が可能になる。更
に、めっきバンプ上にバンプを重ねてインナーリードボ
ンディングを行う場合、通常のめっきバンプの厚さ２５
μｍを１５μｍ程度まで低くすることが出来、この事に
よりめっきバンプをチップのパッド上に形成する時間を
減らす事が可能となり、生産能力の増大に結びつく。
又、使用する金の量を減らせるため、製造コストの減少
にも寄与する。
ープや実装基板等の外部電極とを接続する為の接続部分
に係わり、特にＩＣチップ上に設けられるバンプの形成
方法に関する。 【０００２】 【従来の技術】図３〜図６は従来例の説明図である。１
はＩＣチップ、２はパッド、３はめっきバンプ、４はボ
ンディングバンプ、５はＴＡＢテープ、６はＴＡＢリー
ド、７はボンディングツール、14はキャピラリ、15はワ
イヤ、16はトーチ電極、17は金ボール、18はレジストで
ある。 【０００３】従来のＩＣチップ上のバンプの形成方法に
は、先ず、図３に示すような、ワイヤーボンディング技
術を応用してＩＣチップのパッド電極上にバンプ（以下
ボンディングバンプと呼ぶ）を形成する方法（特開昭６
０−１９４５４３）がある。 【０００４】即ち、図３（ａ）に示すように、ＩＣチッ
プ１上に形成されたAl等のパッド２の上に金のワイヤ15
を繰り出すキャピラリ14を位置決めし、ワイヤ15をトー
チ電極16で加熱する。 【０００５】すると、図３（ｂ）に示すように、ワイヤ
15の先端が融解して、金ボール17となる。続いて、図３
（ｃ）に示すように、この金ボール17をキャピラリ14の
先端でパッド２上に熱圧着により押し付ける。 【０００６】そして、図３（ｄ）に示すように、キャピ
ラリ14によりワイヤ15を引っ張り上げると、ワイヤ15が
切れて、パッド２上には金ボール17がややつぶれた形の
ボンディングバンプ４が形成される。 【０００７】次に、図４に示すような、ＩＣチップのパ
ッド電極上に、電解めっきでバンプ（以下めっきバンプ
と呼ぶ。）を形成する場合には、図４（ａ）に示すよう
に、ＩＣチップ１を構成するウェーハの上にレジスト18
を塗布し、図４（ｂ）に示すように、フォトリソグラフ
ィによりめっきをつけるパッド２の上のみレジスト18を
除去する。 【０００８】次に、図４（ｃ）に示すように、レジスト
18が除去された所のみ、めっきを行い、めっきバンプ３
を形成する。そして、めっき終了後にレジスト18を全面
除去すると、図４（ｄ）に示すように、ＩＣチップ１の
パッド２上には、めっきバンプ３のみが残る。 【０００９】 【発明が解決しようとする課題】図３に示すような従来
の方法では、高純度の金のワイヤ15からボンディングバ
ンプ４を形成するために、ボンディングバンプ４が軟ら
かく、図５（ａ）に示すように、ボンディングバンプ４
上にＴＡＢテープ５上のＴＡＢリード６を位置合わせ
し、ボンディングツール７によりＴＡＢリード６をボン
ディングバンプ４に加圧により接合すると、ボンディン
グバンプ４が図５（ｂ）に示すように潰れてしまいやす
い。 【００１０】即ち、このボンディングバンプはＴＡＢテ
ープ５や実装基板等の外部電極と接続しようとすると、
接続した時のボンディング圧力でボンディングバンプが
潰れてしまい、図５（ｂ）に示すように、ＩＣチップ１
が少しでも傾いていると、片側のボンディングバンプ４
が潰れすぎてしまうため、ＩＣチップ１のトップエッジ
がＴＡＢテープ５のＴＡＢリード６や実装基板のフット
パターンと接触してしまい、電気的にショート（接触）
を起こしてしまうという問題があった。 【００１１】又、これを防止しようとして、金のワイヤ
15に種々の金属ドーパントを入れて硬くすると、パッド
２上にボンディングバンプ４を付ける時、パッド２下に
ダメージが入り、パッド２下からリーク電流が流れてし
まうといった問題が発生していた。 【００１２】更に、めっきバンプ３の場合には、図６
（ａ）に示すように、めっきバンプ３に高さのバラツキ
がある場合には、図６（ｂ）に示すように、低いバンプ
３とＴＡＢリード６は接触出来ず、加圧されないため
に、隙間が出来て接合ができなくなるという問題があ
る。 【００１３】以上の問題点に鑑み、本発明は、ＩＣチッ
プのパッドとバンプの高い信頼性のあるボンディング方
法を得ることを目的とする。 【００１４】 【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１はＩＣチップ、２はパッド、
３はめっきバンプ、４はボンディングバンプ、５はＴＡ
Ｂテープ、６はＴＡＢリード、７はボンディングツー
ル、８は実装基板、９は外部電極である。 【００１５】上記の問題点を解決する手段として、図１
（ａ）に示すように、ＩＣチップ１のパッド２の部分に
チップエッジでの電気的ショートを防止出来る程度の厚
さのめっきバンプ３を最初に施し、その上にボンディン
グバンプ４を付ける。 【００１６】すなわち、本発明の目的は、図１に示すよ
うに、ＴＡＢテープ５、或いは実装基板８上にＩＣチッ
プ１を接合するバンプの形成方法であって、ＩＣチップ
１のパッド２上に選択的にめっきバンプ３を形成し、続
いて該めっきバンプ３上にボンディングワイヤのボール
からなるボンディングバンプ４を形成することにより達
成される。 【００１７】 【作用】本発明においては、図１（ｂ）に示すような、
バンプを形成した時の高さのバラツキや、ＩＣチップ自
体の反りや、厚さのバラツキによるバンプ上面の高さの
不揃いをボンディングバンプ部分が軟らかい為、図１
（ｃ）に示すように、ボンディング圧力でボンディング
バンプが潰れる事で、バンプ上面の高さが均一になり、
安定したボンディングが可能となる。又、ボンディング
バンプの下に施されためっきバンプは、ボンディング圧
力にはほとんど潰れる事がない為、ＩＣチップのエッジ
とＴＡＢテープのリードとの隙間を確保して、電気的シ
ョートの発生を防止する。 【００１８】そして、実装基板等の外部電極と接続しよ
うとする時も、図１（ｄ）に示すように同様の効果が得
られる。又、ＴＡＢテープや実装基板の熱膨張や外部圧
力等により、ＩＣチップとの間に歪が生じた場合、ＩＣ
チップとの接続部分に変形しやすい金のボンディングバ
ンプを使用する事により、ＩＣチップとＴＡＢテープ及
びＩＣチップと実装基板等の間に発生した歪を金のボン
ディングバンプが変形して吸収する事が可能になる。こ
の事により、高い信頼性のあるボンディングを行える。 【００１９】 【実施例】図２は本発明の実施例の説明図である。図に
おいて、１はＩＣチップ、２はパッド、３はめっきバン
プ、４はボンディングバンプ、10はカメラ、11はボンデ
ィング機構である。 【００２０】本実施例では、図２（ａ）に示すように、
ＩＣチップ１上に形成されたAl電極からなるパッド２上
にレジストピーリング法によりめっきバンプ３を最初に
施した後、ボンディングバンプ４を付けて、ＴＡＢテー
プのリードや実装基板等に接続する場合である。 【００２１】本発明に用いたボンディングバンプ４の大
きさは３０μｍ径の金線を用い、厚さ２５μｍで１００
μｍ径である。形成方法は、図２（ｂ）に示すように、
通常のワイヤボンディングと同じ様に相対する２カ所の
ＩＣチップ１のコーナーをテレビ用のカメラ10で認識さ
せ、続いて、図２（ｃ）に示すように、ＩＣチップ１の
位置を確認し、あらかじめボンディング機構部11に入力
しておいたパッド座標を用いてボンディングバンプ４を
形成する。 【００２２】通常めっきバンプ３は金メッキでできてお
り、ＩＣチップ１のパッド２はAlで出来ているため、め
っきバンプ３にボンディングバンプ４を付ける時は、Al
のパッド２に付けるよりも温度や超音波の出力が低くて
すみ、ＩＣチップ１にダメージを与えることが少ない。
すなわち、Alパッド２上にボンディングバンプ４を付け
る時は２５０℃で超音波を掛けるが、めっきバンプ３上
にボンディングバンプ４を付ける時には２００℃で超音
波の出力も２割減ですむ。 【００２３】 【発明の効果】以上説明したように、本発明を用いる事
で、ＩＣチップを一括して安定してＴＡＢテープや実装
基板にボンディングする事が可能になり、歩留りが向上
する。 【００２４】又、熱膨張等のストレスに対しても強くな
る為に、接続部分の信頼性も向上するため、低コストで
信頼性の高いＩＣチップの高密度実装が可能になる。更
に、めっきバンプ上にバンプを重ねてインナーリードボ
ンディングを行う場合、通常のめっきバンプの厚さ２５
μｍを１５μｍ程度まで低くすることが出来、この事に
よりめっきバンプをチップのパッド上に形成する時間を
減らす事が可能となり、生産能力の増大に結びつく。
又、使用する金の量を減らせるため、製造コストの減少
にも寄与する。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 本発明の実施例の説明図
【図３】 従来例の説明図（その１）
【図４】 従来例の説明図（その２）
【図５】 従来例の説明図（その３）
【図６】 従来例の説明図（その４）
【符号の説明】
図において
１ ＩＣチップ
２ パッド
３ めっきバンプ
４ ボンディングバンプ
５ ＴＡＢテープ
６ ＴＡＢリード
７ ボンディングツール
８ 実装基板
９ 外部電極
10 カメラ
11 ボンディング機構部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/92
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ＴＡＢテープ或いは基板上にＩＣチップ
を接合するバンプの形成方法であって、 該ＩＣチップのパッド上に選択的にめっきバンプを形成
し、続いて該めっきバンプ上にボンディングワイヤのボ
ールからなるボンディングバンプを形成することを特徴
とするＩＣチップのバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30342994A JP3389712B2 (ja) | 1994-12-07 | 1994-12-07 | Ｉｃチップのバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30342994A JP3389712B2 (ja) | 1994-12-07 | 1994-12-07 | Ｉｃチップのバンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162491A JPH08162491A (ja) | 1996-06-21 |
| JP3389712B2 true JP3389712B2 (ja) | 2003-03-24 |
Family
ID=17920908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30342994A Ceased JP3389712B2 (ja) | 1994-12-07 | 1994-12-07 | Ｉｃチップのバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3389712B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4318893B2 (ja) | 2002-06-03 | 2009-08-26 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1994
- 1994-12-07 JP JP30342994A patent/JP3389712B2/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08162491A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903966B2 (ja) | フリップチップ接合構造及びフリップチップ接合構造を形成する方法 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CN100423258C (zh) | 半导体器件及其制造方法 | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP2001345418A (ja) | 両面実装構造体の製造方法及びその両面実装構造体 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JP2551370B2 (ja) | 半導体チップの実装方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| US7176580B1 (en) | Structures and methods for wire bonding over active, brittle and low K dielectric areas of an IC chip | |
| JP2821777B2 (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH0744018Y2 (ja) | 突起電極部構造 | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| RVOP | Cancellation by post-grant opposition |