JP2821777B2 - フリップチップ用ｉｃ及びその製造方法 - Google Patents

フリップチップ用ｉｃ及びその製造方法

Info

Publication number
JP2821777B2
JP2821777B2 JP1251769A JP25176989A JP2821777B2 JP 2821777 B2 JP2821777 B2 JP 2821777B2 JP 1251769 A JP1251769 A JP 1251769A JP 25176989 A JP25176989 A JP 25176989A JP 2821777 B2 JP2821777 B2 JP 2821777B2
Authority
JP
Japan
Prior art keywords
chip
bump
metal wire
bumps
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1251769A
Other languages
English (en)
Other versions
JPH03116735A (ja
Inventor
久士 中田
照男 渡辺
昌照 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP1251769A priority Critical patent/JP2821777B2/ja
Publication of JPH03116735A publication Critical patent/JPH03116735A/ja
Application granted granted Critical
Publication of JP2821777B2 publication Critical patent/JP2821777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ICの電極部上にバンプを形成してあるフリ
ップチップ用ICおよびフリップチップ用ICの製造方法に
関するものである。
［従来技術］ フリップチップ用ICとは、ベアチップICの電極部に金
属や半田等でバンプを形成したものである。
一般にパッケージに収納されていないベアチップIC
（集積回路）を基板に実装する方法としては、ワイヤー
ボンデング法と、フリップチップボンデング法がある。
このフリップチップボンデング法に使用するICをフリ
ップチップ用ICと称している。
前記ワイヤーボンデング法は、特公昭63−948号に開
示されているように、ボールボンデング法（ネイルヘッ
ドボンデング法）とウェッジボンデング法に分類され
る。
前記ボールボンデング法は、ボールボンダにより金属
細線の先端を加熱溶融してボール部を形成し、その加熱
されたボール部をボンデングキャピラリーによりベアー
チップICの電極上に圧接変形させて接合することによ
り、１次ボンデングが完了する。ついで、ボンデングキ
ャピラリーを上昇させ、基板上の電極部と対面させて、
金属細線を同様に接合して第２次ホンデングをした後金
属細線はカットされる。
前記ボンデングキャピラリーは、サファイア、ルビ
ー、セラミック等の耐熱材料で針状に形成され、上端か
ら、針状先端にかけて透孔が穿設され、透孔先端はアー
ルが形成されてロート状に孔が広がっている。前記透孔
には金属細線が挿入されている。そして、前記針状先端
部で溶融した金属細線を電極上に押圧して接合すると電
極上の金属細線端末形状は、上から見るとほぼ円形で、
横から見るとロート形状の突起が中央部にできることに
なる。
又、前記ウェッジボンデング法は、ウェッジボンダに
より金属細線の先端を超音波によりベアーチップICの電
極上に超音波ボンデングする。ウェッジボンダにはウェ
ッジが配設され、このウェッジにより金属細線の端末を
電極上に圧接するのである。
ウェッジの形状は、第１図に示すように側面には、金
属細線の入る孔が斜め下方向に設けられ、底面は平坦面
である。したがって、ウェッジボンダで接合された、金
属細線の端末形状は、表面が平坦で一定の高さの圧接形
状となる。
次に、フリップチップボンデング法は、特開昭62−29
3729号に開示されているように、ベアチップICの電極上
に半田又は金属でバンプを形成し、基板上の電極パター
ン上に、バンプを接触させ熱でバンプを溶かして接合す
るという金属細線を使用しない接合方法である。
前記半田又は金属からなるバンプの形成方法の一例と
して特開昭63−255928号で開示されている。この方法
は、前述のワイヤーボンデング法に使用するボールボン
ダを利用して、ベアーチップICの電極上に配設したキャ
ピラリーから金属細線を繰り出し、金属細線の先端に加
熱により微小ボールを作る工程と、前記キャピラリーと
金属細線とを下降させて前記微小ボールと上記電極部、
及びキャピラリーと微小ボールとを各々接触させ、微小
ボールと電極部を接合する工程と、前記キャピラリーを
上昇させ、前記金属細線を引き上げて、金属細線と前記
微小ボールを切断する工程とにより電極上に金属バンプ
を形成することができる。この方法で形成したバンプ
は、ボールボンデング法で説明したようにキャピラリー
を使用するのでバンプの中央に凸状部が形成されてしま
い、バンプの高さは60〜100μｍと高くなってしまう。
このようなバンプは半田付けで接合する場合には、大き
な熱量が必要となり、この半田付けの熱によりベアーチ
ップICに不良ができるという問題点があった。そこで特
開昭63−151031号や、日経マイクロデバイス、1987年９
月号P107〜P115に開示されているマイクロバンプボンデ
ング法が開発された。
この方法に使用するフリップチップのバンプの高さは
バラ付きが少ないことが必要であることは周知である
が、その他に本発明者等はバンプの高さが10μｍ以下と
それ以上の場合に於いて、熱衝撃試験において不良率が
大いに変わることを発見した。第３図に、加熱サイクル
と不良率との相関々係をバンプの高さが10μｍ以下の場
合と20μｍの場合のデータを示す。このグラフからもわ
かるようにバンプの高さが20μｍの場合は10μｍ以下の
場合に比較して不良率が非常に大きくなる。
［発明が解決しようとする問題点］ 従来10μｍ以下のバンプを作るには、メッキ法等で作
っていたが、ICの種類によって電極の数も異なるのでバ
ンプの形成する位置が変わってくる。その度ごとにマス
クを作らなければならず、製造日数が多くなるとともに
コストアップにもなるという問題点を有していた。
そこで、本発明は、ワイヤーボンダでバンプを形成す
る方法に着目しその方法をさらに改良して、バンプの高
さが10μｍ以下の一方向に長い形状のバンプをICチップ
の中心に向かって放射状に配列して接着強度の強いIC及
びICのバンプを形成する方法を提供するものである。
［問題点を解決するための手段］ 本発明は、前述の問題点を解決するためになされたも
ので、ICチップの電極部上に金属細線を圧着して細長い
形状で上面が平坦面を有し、高さが10μｍ以下のバンプ
をICチップの中心に向かって放射状に配列させたことを
特徴とする。
さらに、本発明はICチップの電極部上に金属細線を圧
着して細長い形状で上面が平坦面を有し、高さが10μｍ
以下のバンプをICチップの中心に向かって放射状に配列
させたフリップチップ用ICを形成するにあたり、ICチッ
プの電極部上にウェッジボンダにより金属細線を圧着し
て接合する工程と、前記接合した金属細線の端部をカッ
トする工程によりバンプを形成するフリップチップ用IC
の製造方法であることを特徴とする。
［作用］ 本発明のフリップチップ用ICは、ICチップの中心に向
かって放射状に細長い形状のバンプを形成させたので熱
により膨張収縮する方向と一致した方向にバンプが位置
するので、ICチップを樹脂で固定する場合に樹脂の応力
を逃がすように作用する。
［実施例］ ベアーチップICを第１図で示すような、ウェッジボン
ダ１のステージ上にベアーチップIC2を真空吸着で固定
する。前記ステージは120℃位に加熱されている。次にA
u細線３を配設したウェッジ４を電極部となるAlバッド
５上に載置し、超音波ホーン６により30〜60KHzの超音
波を加え、Au細線をICチップ２のAlパッド５上に圧着さ
せる。ウェッジ４の底面は平坦面に形成されているので
Au細線は平らに潰されることになる。
ウェッジ４が上昇した後直上ないし直上付近に２回目
のボンデングを行い、このときにクランプ８によりAu細
線がクランプされて、引張られて、圧着端部から切断す
る。その後ウェッジ４が上昇してパッド上にバンプ７が
形成される。以上は２回のボンデングでバンプを形成す
る方法であるが、１回のボンデングのみで形成しても良
い。
バンプ７の形状は、細長い形状で接着面積が大きくと
れるように形成されている。実施例としては第２図に示
すように長方形をしているが、長方形の他に楕円形や長
三角形や長台形でもよい。そしてバンプ７の向きは、中
心に向かって放射状に配列されている。このように放射
状に配列させることにより、プラスチックを使用してIC
チップ上に保護層を設け、ICチップを保護固定した場合
に前記プラスチックの応力を逃がすことができ接着の信
頼性が高くなる。
バンプの高さは、ウェッジ４の押圧力や超音波の出力
を変えることにより10μｍ以下に形成する。本実施例で
はバンプの高さを８μｍとした。又、バンプの向きは、
ステージを回転させることで放射状に形成させることが
可能となる。
［効果］ 以上説明したように、ウェッジボンダを使用して、IC
チップの電極上に上面が平坦面をしており、高さが10μ
ｍ以下のバンプを形成させたので次のような効果を有す
る。
（１） ウェッジボンダによりICチップの電極上にバン
プが形成できる為に、作業工程が簡単で、安価にバンプ
が形成できる効果を有している。
（２） ワイヤーボンダを用いた従来の方法に比較し
て、バンプの上面を平坦面に形成できるとともにバンプ
の高さを10μｍ以下に形成することができる。したがっ
て、第３図に示すように、熱衝撃試験（１時間に−55℃
から125℃に上げた後−55℃まで下げるのを１サイクル
とする試験）で、バンプの高さが20μｍのものは100サ
イクルで不良率が100％であったが、バンプの高さを８
μｍにしたものは300サイクルでも不良率が５％、100サ
イクルでは２％以下という良好な結果であった。このよ
うに本発明の形成方法で形成した10μｍ以下のバンプを
形成すると熱衝撃試験の不良率を小さくすることが可能
であるという効果を有する。
（３） ウェッジボンダで金属細線を電極上に圧着させ
るために平面から見て細長い形状となるバンプを放射上
に形成することができる。したがって、接着面積が大き
くとれるとともにコーティング樹脂の応力を逃すので強
固に接合され接点の信頼性が大となる。
【図面の簡単な説明】
第１図は、本発明のバンプ形成方法を示す断面図、第２
図は、ICチップの電極面を示す平面図、第３図は、ICチ
ップの加熱サイクル数と不良率の相関々係を示すグラフ
である。 １……ウェッジボンダ、２……ICチップ ３……金属細線、５……電極 ７……バンプ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ICチップの電極部上に金属細線を圧着して
    細長い形状で上面が平坦面を有し、高さが10μｍ以下の
    バンプをICチップの中心に向かって放射状に配列させた
    ことを特徴とするフリップチップ用IC。
  2. 【請求項２】ICチップの電極部上に金属細線を圧着して
    細長い形状で上面が平坦面を有し、高さが10μｍ以下の
    バンプをICチップの中心に向かって放射状に配列させた
    フリップチップ用ICを形成するにあたり、 ICチップの電極部上にウエッジボンダにより金属細線を
    圧着して接合する工程と前記接合した金属細線の端部を
    カットする工程によりバンプを形成するフリップチップ
    用ICの製造方法
JP1251769A 1989-09-29 1989-09-29 フリップチップ用ｉｃ及びその製造方法 Expired - Lifetime JP2821777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1251769A JP2821777B2 (ja) 1989-09-29 1989-09-29 フリップチップ用ｉｃ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1251769A JP2821777B2 (ja) 1989-09-29 1989-09-29 フリップチップ用ｉｃ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03116735A JPH03116735A (ja) 1991-05-17
JP2821777B2 true JP2821777B2 (ja) 1998-11-05

Family

ID=17227646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1251769A Expired - Lifetime JP2821777B2 (ja) 1989-09-29 1989-09-29 フリップチップ用ｉｃ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2821777B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077875A (en) * 1990-01-31 1992-01-07 Raytheon Company Reactor vessel for the growth of heterojunction devices
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry

Also Published As

Publication number Publication date
JPH03116735A (ja) 1991-05-17

Similar Documents

Publication Publication Date Title
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JPH06338504A (ja) 半導体装置およびその製造方法
JPH0644584B2 (ja) 合金結合インジュウムバンプおよびその処理方法
JP2735022B2 (ja) バンプ製造方法
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JPH11121543A (ja) チップスケールパッケージ
JP3308855B2 (ja) 半導体装置の製造方法
JP2821777B2 (ja) フリップチップ用ｉｃ及びその製造方法
JPH10512399A (ja) 半導体チップを少なくとも１つの接触面と電気的に接続する方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2000022300A (ja) 配線基板および電子ユニット
JPS61280626A (ja) ワイヤボンデイング方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP3202138B2 (ja) バンプ電極の形成方法
JP3553246B2 (ja) Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JP2785441B2 (ja) 半導体装置とその製造方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP3550946B2 (ja) Ｔａｂ型半導体装置
JPH1117103A (ja) バンプを備える基材同士の接合方法
JPH11163027A (ja) 二工程ワイヤ接合プロセス
JP3445687B2 (ja) 半導体チップの実装方法