JP3202138B2 - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JP3202138B2 JP3202138B2 JP32423094A JP32423094A JP3202138B2 JP 3202138 B2 JP3202138 B2 JP 3202138B2 JP 32423094 A JP32423094 A JP 32423094A JP 32423094 A JP32423094 A JP 32423094A JP 3202138 B2 JP3202138 B2 JP 3202138B2
- Authority
- JP
- Japan
- Prior art keywords
- capillary
- bump
- forming
- bump electrode
- gold wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップに代表さ
れる電気マイクロ回路素子を基板上の端子郡と接続する
ために用いるバンプ電極の形成方法に関し、特に２段バ
ンプの形成方法に関する。
れる電気マイクロ回路素子を基板上の端子郡と接続する
ために用いるバンプ電極の形成方法に関し、特に２段バ
ンプの形成方法に関する。
【０００２】
【従来の技術】従来、電気マイクロ回路素子の接点領域
と回路基板上の導体端子部との接続には、半田付けがよ
く利用されていた。近年、たとえばＩＣフラットパッケ
ージ等の小型化と接続端子の増加により、接続端子間、
いわゆるピッチ間隔が次第に狭くなり、従来の半田付け
技術で対処することが困難になってきた。また最近では
電卓、電子時計、あるいは液晶ディスプレイ等にあって
は、裸のＩＣチップをガラス基板上の電極に直付けして
実装面積の効率的使用を図ろうとする動きがあり、半田
付けに変わる有効かつ微細な電気的接続手段が強く望ま
れている。
と回路基板上の導体端子部との接続には、半田付けがよ
く利用されていた。近年、たとえばＩＣフラットパッケ
ージ等の小型化と接続端子の増加により、接続端子間、
いわゆるピッチ間隔が次第に狭くなり、従来の半田付け
技術で対処することが困難になってきた。また最近では
電卓、電子時計、あるいは液晶ディスプレイ等にあって
は、裸のＩＣチップをガラス基板上の電極に直付けして
実装面積の効率的使用を図ろうとする動きがあり、半田
付けに変わる有効かつ微細な電気的接続手段が強く望ま
れている。
【０００３】裸のＩＣチップを基板の電極と電気的に接
続する方法としては、メッキ技術によりＩＣチップの電
極パッド上に形成したバンプ電極を用いたものが知られ
ている。既知のバンプ電極形成方法は、最初にＩＣチッ
プ上の電極パッド上にＣｒ、Ｃｕ、Ａｕ等の金属蒸着膜
部を形成し、さらにレジストをかけてＣｒ、Ａｕ等の金
属メッキ部を形成した後、余分なレジストと金属蒸着膜
を除去して、バンプ電極を形成するというものである。
続する方法としては、メッキ技術によりＩＣチップの電
極パッド上に形成したバンプ電極を用いたものが知られ
ている。既知のバンプ電極形成方法は、最初にＩＣチッ
プ上の電極パッド上にＣｒ、Ｃｕ、Ａｕ等の金属蒸着膜
部を形成し、さらにレジストをかけてＣｒ、Ａｕ等の金
属メッキ部を形成した後、余分なレジストと金属蒸着膜
を除去して、バンプ電極を形成するというものである。
【０００４】しかしながらかかる方法においては、バン
プ電極の形成方法はかなり複雑で、多数の処理工程およ
び高度のエッチング、メッキ技術が必要であり、加えて
メッキ精度や形成コストなどの点から、バンプ電極の高
さにも一定の限界を生じるものであった。
プ電極の形成方法はかなり複雑で、多数の処理工程およ
び高度のエッチング、メッキ技術が必要であり、加えて
メッキ精度や形成コストなどの点から、バンプ電極の高
さにも一定の限界を生じるものであった。
【０００５】上記の問題を解決するため、たとえば特開
昭６３−３０４５８７号公報に記載のように、ワイヤー
ボンダーを用い、ボールボンディング法により金属ボー
ルをＩＣチップの電極パッドに固着してバンプ電極の底
部を形成し、さらにその上部に金属ワイヤーからなるル
ープ状や逆Ｕ字型の突起状接点の頂部を一体に形成する
ことにより、２段状に突出したバンプ電極形成方法が提
案されている。
昭６３−３０４５８７号公報に記載のように、ワイヤー
ボンダーを用い、ボールボンディング法により金属ボー
ルをＩＣチップの電極パッドに固着してバンプ電極の底
部を形成し、さらにその上部に金属ワイヤーからなるル
ープ状や逆Ｕ字型の突起状接点の頂部を一体に形成する
ことにより、２段状に突出したバンプ電極形成方法が提
案されている。
【０００６】以下、図面を参照しながらワイヤーボンダ
ーを用いた２段バンプの形成方法について説明する。図
２（ａ）〜（ｅ）は２段バンプ形成における概略工程図
である。まず図２（ａ）に示すように、セラミック材料
や人工ルビー等によりつくられたキャピラリ３の孔４に
２５μｍφの金線５を通し、その先端にガス炎や電気放
電などの熱エネルギーにより金線５の径の約２〜３倍の
径のボール６を形成する。
ーを用いた２段バンプの形成方法について説明する。図
２（ａ）〜（ｅ）は２段バンプ形成における概略工程図
である。まず図２（ａ）に示すように、セラミック材料
や人工ルビー等によりつくられたキャピラリ３の孔４に
２５μｍφの金線５を通し、その先端にガス炎や電気放
電などの熱エネルギーにより金線５の径の約２〜３倍の
径のボール６を形成する。
【０００７】次に図２（ｂ）に示すように、前記金線５
の先端に形成したボール６をキャピラリ３を介して半導
体チップ１の入出力電極パッド２に当接し熱圧着や超音
波振動によって固着させ、外形が８０〜１００μｍφ程
度で高さが２０μｍｔ以上のバンプ電極の底部７を形成
する。
の先端に形成したボール６をキャピラリ３を介して半導
体チップ１の入出力電極パッド２に当接し熱圧着や超音
波振動によって固着させ、外形が８０〜１００μｍφ程
度で高さが２０μｍｔ以上のバンプ電極の底部７を形成
する。
【０００８】次に図２（ｃ）に示すように、前記したバ
ンプ電極の底部７とつながっている金線５をキャピラリ
３の孔４に通した状態で、図２（ｄ）に示すようにキャ
ピラリ３をループ状に移動させる。
ンプ電極の底部７とつながっている金線５をキャピラリ
３の孔４に通した状態で、図２（ｄ）に示すようにキャ
ピラリ３をループ状に移動させる。
【０００９】次に図２（ｅ）に示すように、あらかじめ
形成したバンプ底部７にキャピラリ３を当接させ熱圧着
や超音波振動により金線５を切断し、バンプ底部７の上
部に高さが５０〜６０μｍｔ程度の頂部８を形成する。
形成したバンプ底部７にキャピラリ３を当接させ熱圧着
や超音波振動により金線５を切断し、バンプ底部７の上
部に高さが５０〜６０μｍｔ程度の頂部８を形成する。
【００１０】
【発明が解決しようとする課題】しかしながら上記従来
の方法では、金線５を切断する際に荷重や超音波振動を
かけすぎるとバンプ底部７がつぶれ、均一な２段バンプ
形状が得られず、また荷重や超音波振動が少ない場合に
は、金線５がバンプ底部７に密着せず、跳ね上がった
り、金線５がヒゲ状にのびる現象が多発し、安定した２
段バンプ形状が得るための条件が非常に狭いものであっ
た。
の方法では、金線５を切断する際に荷重や超音波振動を
かけすぎるとバンプ底部７がつぶれ、均一な２段バンプ
形状が得られず、また荷重や超音波振動が少ない場合に
は、金線５がバンプ底部７に密着せず、跳ね上がった
り、金線５がヒゲ状にのびる現象が多発し、安定した２
段バンプ形状が得るための条件が非常に狭いものであっ
た。
【００１１】本発明は上記課題に鑑みてなされたもので
あり、その目的とするところは、２段バンプを安定して
作成することを目的としている。
あり、その目的とするところは、２段バンプを安定して
作成することを目的としている。
【００１２】
【課題を解決するための手段】上記課題を解決するため
本発明の２段バンプ電極形成方法は、２段バンプ電極の
形成工程において、キャピラリによるルーピングが終了
し金線をバンプ底部に密着させた後も、引き続きキャピ
ラリに一定量の超音波を印加し、バンプ底部と金線間の
密着を高めた後、金線をバンプ電極より切断する方法と
する。
本発明の２段バンプ電極形成方法は、２段バンプ電極の
形成工程において、キャピラリによるルーピングが終了
し金線をバンプ底部に密着させた後も、引き続きキャピ
ラリに一定量の超音波を印加し、バンプ底部と金線間の
密着を高めた後、金線をバンプ電極より切断する方法と
する。
【００１３】
【作用】本発明の方法では、金線をバンプ底部に圧着さ
せる際に印加する荷重あるいは超音波を少なくすること
で、バンプ底部の形状を保ち、しかも連続して一定量の
超音波振動を印加することによりバンプ底部と金線間の
密着力が高まり、金線を引きちぎる際に発生する「跳ね
上がり」や「ヒゲ状」の不良バンプをなくし、２段バン
プを安定した形状で、かつ、歩留まりよく実現すること
が可能である。
せる際に印加する荷重あるいは超音波を少なくすること
で、バンプ底部の形状を保ち、しかも連続して一定量の
超音波振動を印加することによりバンプ底部と金線間の
密着力が高まり、金線を引きちぎる際に発生する「跳ね
上がり」や「ヒゲ状」の不良バンプをなくし、２段バン
プを安定した形状で、かつ、歩留まりよく実現すること
が可能である。
【００１４】
【実施例】以下、本発明のバンプ電極の形成方法につい
て、その実施例を図面を参照しながら説明する。図１は
本発明の一実施例におけるキャピラリのＺ軸移動タイミ
ングと超音波の印加タイミングを表したものである。な
おキャピラリの基本動作は図２の従来のものと同一であ
る。以下、図面に従い説明する。
て、その実施例を図面を参照しながら説明する。図１は
本発明の一実施例におけるキャピラリのＺ軸移動タイミ
ングと超音波の印加タイミングを表したものである。な
おキャピラリの基本動作は図２の従来のものと同一であ
る。以下、図面に従い説明する。
【００１５】図１において、工程（１）は図２（ａ）に
相当し、作成した金ボールをキャピラリを介して半導体
チップの電極上に移動する工程である。工程（２）は図
２（ｂ）に相当し、金ボールを熱圧着あるいは超音波振
動により固着する工程である。工程（３）は図２
（ｃ），（ｄ），（ｅ）に相当し、金線をループ状に移
動させる工程である。工程（４）は金線をバンプ底部に
熱圧着や超音波振動により接続する工程である。工程
（５）は連続してキャピラリに一定量の超音波振動を印
加する工程である。工程（６）は金線をバンプ電極から
切断し、再度ガス炎や電気放電などの熱エネルギーによ
りボールを形成する工程である。
相当し、作成した金ボールをキャピラリを介して半導体
チップの電極上に移動する工程である。工程（２）は図
２（ｂ）に相当し、金ボールを熱圧着あるいは超音波振
動により固着する工程である。工程（３）は図２
（ｃ），（ｄ），（ｅ）に相当し、金線をループ状に移
動させる工程である。工程（４）は金線をバンプ底部に
熱圧着や超音波振動により接続する工程である。工程
（５）は連続してキャピラリに一定量の超音波振動を印
加する工程である。工程（６）は金線をバンプ電極から
切断し、再度ガス炎や電気放電などの熱エネルギーによ
りボールを形成する工程である。
【００１６】以上の工程について具体的に説明する。２
５μｍφの金線（たとえばＧＢ−２５田中電子工業製）
をセラミックキャピラリ（たとえば４１４１３−００１
０−３３０マイクロスイス製）の孔に通し、電気放電に
より約６０μｍφのボールを作成する。次にキャピラリ
を介して半導体チップの入出力電極パッドに当接し圧着
する。このときバンプ底部の大きさは、約９０μｍφ、
２０μｍｔである。次に金線をループ状に移動させ、荷
重２０ｇ、超音波出力３０、超音波印加時間１０ｍｓｅ
ｃの条件でバンプ底部に当接する。次に出力３０、印加
時間１０ｍｓｅｃの条件で超音波をキャピラリに印加
し、バンプ底部と金線の密着力を高め、次に金線を切断
することにより、バンプ底部の上部に高さ５０〜６０μ
ｍｔ程度の頂部を持つ２段バンプが安定して得られた。
５μｍφの金線（たとえばＧＢ−２５田中電子工業製）
をセラミックキャピラリ（たとえば４１４１３−００１
０−３３０マイクロスイス製）の孔に通し、電気放電に
より約６０μｍφのボールを作成する。次にキャピラリ
を介して半導体チップの入出力電極パッドに当接し圧着
する。このときバンプ底部の大きさは、約９０μｍφ、
２０μｍｔである。次に金線をループ状に移動させ、荷
重２０ｇ、超音波出力３０、超音波印加時間１０ｍｓｅ
ｃの条件でバンプ底部に当接する。次に出力３０、印加
時間１０ｍｓｅｃの条件で超音波をキャピラリに印加
し、バンプ底部と金線の密着力を高め、次に金線を切断
することにより、バンプ底部の上部に高さ５０〜６０μ
ｍｔ程度の頂部を持つ２段バンプが安定して得られた。
【００１７】なお、実施例ではバンプ底部と金線を圧着
する際の超音波印加量と後工程でのキャピラリに印加す
る超音波量を同一としたが、金線の径あるいはバンプ底
部のサイズにより必ずしも全く同一の条件に設定する必
要はない。
する際の超音波印加量と後工程でのキャピラリに印加す
る超音波量を同一としたが、金線の径あるいはバンプ底
部のサイズにより必ずしも全く同一の条件に設定する必
要はない。
【００１８】
【発明の効果】以上の実施例の説明より明らかなよう
に、本発明は金線をバンプ底部に圧着させる際に印加す
る荷重あるいは超音波を少なくすることでバンプ底部の
形状を保ち、しかも連続して一定量の超音波振動をキャ
ピラリに印加することによりバンプ底部と金線間の密着
力が高まり、金線を引きちぎる際に発生する「跳ね上が
り」や「ヒゲ状」の不良バンプをなくし、２段バンプを
安定した形状でかつ歩留まりよく実現することが可能で
ある。
に、本発明は金線をバンプ底部に圧着させる際に印加す
る荷重あるいは超音波を少なくすることでバンプ底部の
形状を保ち、しかも連続して一定量の超音波振動をキャ
ピラリに印加することによりバンプ底部と金線間の密着
力が高まり、金線を引きちぎる際に発生する「跳ね上が
り」や「ヒゲ状」の不良バンプをなくし、２段バンプを
安定した形状でかつ歩留まりよく実現することが可能で
ある。
【図１】本発明の実施例におけるタイミングチャート
【図２】２段バンプ形成方法の工程説明図
１ 半導体チップ ２ 入出力電極パッド ３ キャピラリ ４ キャピラリ孔 ５ 金線 ６ ボール ７ バンプ底部 ８ 突起状接点の頂部
フロントページの続き (56)参考文献 特開 昭63−304587（ＪＰ，Ａ) 特開 平２−34949（ＪＰ，Ａ) 特開 平４−335545（ＪＰ，Ａ) 特開 平５−166813（ＪＰ，Ａ) 特開 平６−151440（ＪＰ，Ａ) 特開 平４−130634（ＪＰ，Ａ) 特開 平４−146625（ＪＰ，Ａ) 特開 平７−183303（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】 ワイヤーボンダーを用い、半導体チップ
の入出力パッド上にバンプ電極を形成するにあたり、金
属ワイヤーの先端に熱エネルギーによってボールを形成
する工程と、金属ワイヤーの先端に形成されたボールを
キャピラリにより半導体チップの入出力パッド上に超音
波を利用して圧着しバンプ電極底部を形成する工程と、
前記バンプ電極底部の上方でキャピラリをループ軌道を
持って移動させ金属ワイヤーによるリング状や逆Ｕ字型
の突起状接点の頂部を形成する工程と、前記バンプ電極
底部に再びキャピラリを超音波を利用し前記金属ワイヤ
ーを圧着する工程と、前記圧着工程に印加したと同じ強
さ、時間の超音波振動を連続してキャピラリに印加する
工程と、引き続きキャピラリを上昇させ金属ワイヤーを
切断する工程を具備することを特徴とするバンプ電極の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32423094A JP3202138B2 (ja) | 1994-12-27 | 1994-12-27 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32423094A JP3202138B2 (ja) | 1994-12-27 | 1994-12-27 | バンプ電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181145A JPH08181145A (ja) | 1996-07-12 |
| JP3202138B2 true JP3202138B2 (ja) | 2001-08-27 |
Family
ID=18163497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32423094A Expired - Fee Related JP3202138B2 (ja) | 1994-12-27 | 1994-12-27 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202138B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102583252B1 (ko) * | 2020-12-02 | 2023-09-26 | 조현민 | 발광 기능을 구비한 스마트 의류 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027155A (ja) * | 2005-07-12 | 2007-02-01 | Nichicon Corp | 微小はんだ付けランドへのはんだ供給方法 |
-
1994
- 1994-12-27 JP JP32423094A patent/JP3202138B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102583252B1 (ko) * | 2020-12-02 | 2023-09-26 | 조현민 | 발광 기능을 구비한 스마트 의류 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181145A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5090119A (en) | Method of forming an electrical contact bump | |
| EP0622149B1 (en) | A capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary | |
| US5650667A (en) | Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created | |
| JPH0234949A (ja) | 半導体装置の実装方法 | |
| JPH04263433A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| JP3202138B2 (ja) | バンプ電極の形成方法 | |
| JP2650499B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JPS63275127A (ja) | 半導体チップの実装体 | |
| JPH0523887A (ja) | 金属ボールの形成方法 | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| JP2506861B2 (ja) | 電気的接続接点の形成方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2821777B2 (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPH02185050A (ja) | 半導体装置の実装方法 | |
| JPH08186117A (ja) | ワイヤボンディング装置用キャピラリーとバンプの形成方法 | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPS62285447A (ja) | 電気的接続接点の形成方法 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |