JPS63275127A - 半導体チップの実装体 - Google Patents
半導体チップの実装体Info
- Publication number
- JPS63275127A JPS63275127A JP11102287A JP11102287A JPS63275127A JP S63275127 A JPS63275127 A JP S63275127A JP 11102287 A JP11102287 A JP 11102287A JP 11102287 A JP11102287 A JP 11102287A JP S63275127 A JPS63275127 A JP S63275127A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- conductive adhesive
- electrical connection
- adhesive agent
- connection contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 15
- 239000000853 adhesive Substances 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 8
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000005476 soldering Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣチップに代表される、電気マイクロ回路を
基板上の端子電極群と接続するために用いる電気的接続
接点に関するものである。
基板上の端子電極群と接続するために用いる電気的接続
接点に関するものである。
従来の技術
従来、電気マイクロ回路の接点領域と回路基板上の導体
端子部との接続には、半田付けがよく利用されていた。
端子部との接続には、半田付けがよく利用されていた。
近年、たとえばＩＣフラットパッケージ等の小型化と、
接続端子の増加により、接続端子間、いわゆるピッチ間
隔が次第に狭くなり従来の半田付は技術で対処すること
が困難になってきた。また、最近では電卓、電子時計あ
るいは液晶ディスプレイ等にあっては、裸のＩＣチップ
をガラス基板上の電極に直付けして実装面積の効率的使
用を図ろうとする動きがある。裸の半導体チップを半田
付けに代わり有効かつ微細な電気的接続を得る手段とし
て、たとえば半導体チップの入出力電極パッド上に公知
のメッキ技術により電気的接続接点を構成したり、特願
昭６１−１２８６５３号公報に示されているように、金
属ワイヤを用い前記の入出力電極上に平坦な電気的接続
接点を構成し電気的接続接点と回路基板上の導体端子部
との間に導電性接着剤を設けて、接合することにより電
気的接続を得ようとする方法が提案されている。
接続端子の増加により、接続端子間、いわゆるピッチ間
隔が次第に狭くなり従来の半田付は技術で対処すること
が困難になってきた。また、最近では電卓、電子時計あ
るいは液晶ディスプレイ等にあっては、裸のＩＣチップ
をガラス基板上の電極に直付けして実装面積の効率的使
用を図ろうとする動きがある。裸の半導体チップを半田
付けに代わり有効かつ微細な電気的接続を得る手段とし
て、たとえば半導体チップの入出力電極パッド上に公知
のメッキ技術により電気的接続接点を構成したり、特願
昭６１−１２８６５３号公報に示されているように、金
属ワイヤを用い前記の入出力電極上に平坦な電気的接続
接点を構成し電気的接続接点と回路基板上の導体端子部
との間に導電性接着剤を設けて、接合することにより電
気的接続を得ようとする方法が提案されている。
発明が解決しようとする問題点
しかしながら上記のような構成では半導体チップの入出
力電極パッド上に形成された電気的接続接点の上部が平
坦な台形上に構成されており電気的接続接点と回路基板
上の導体端子部との間に形成した導電性接着剤は、押圧
接着した時界面で支え押し広げられるので導電性接着剤
が前記導体端子部の外へにじみ出し、広がり易いという
問題を有していた。
力電極パッド上に形成された電気的接続接点の上部が平
坦な台形上に構成されており電気的接続接点と回路基板
上の導体端子部との間に形成した導電性接着剤は、押圧
接着した時界面で支え押し広げられるので導電性接着剤
が前記導体端子部の外へにじみ出し、広がり易いという
問題を有していた。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は、微細かつ密に形成されている電気マ
イクロ回路上の入出力電極パッドと回路基板上の導体端
子部を信頼性よく接続しようとするものである。
の目的とする所は、微細かつ密に形成されている電気マ
イクロ回路上の入出力電極パッドと回路基板上の導体端
子部を信頼性よく接続しようとするものである。
問題点を解決するための手段
上記問題点を解説するために本発明の電気的接続接点１
よ、半導体チップの電極パッド上に構成した突起状電極
の接点頂部が接点底部から見て突出しかつ小径という段
差をもった接点構造を備えていることを特徴とするもの
である。
よ、半導体チップの電極パッド上に構成した突起状電極
の接点頂部が接点底部から見て突出しかつ小径という段
差をもった接点構造を備えていることを特徴とするもの
である。
作用
しかして本発明の上記した接点構造によれば、先端部が
小径でかつ突出した段差構成の接点領域を備えているの
で接続接点に設けた接点頂部と導体端子部とが当接し接
点底部の段差によって導電性接着剤層の厚みが規制され
、導電性接着剤のにじみ、広がりがなく微細かつ密に形
成された電極間の接続を信頼性良く形成することができ
る。
小径でかつ突出した段差構成の接点領域を備えているの
で接続接点に設けた接点頂部と導体端子部とが当接し接
点底部の段差によって導電性接着剤層の厚みが規制され
、導電性接着剤のにじみ、広がりがなく微細かつ密に形
成された電極間の接続を信頼性良く形成することができ
る。
実施例
以下本発明の一実施例の電気的接続接点について図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の第１の実施例における電気的、 接続
接点の構成を示す断面図、第２図は電気的接続接点を回
路基板上の導体端子部に接合した時の構成を示す断面図
である。
接点の構成を示す断面図、第２図は電気的接続接点を回
路基板上の導体端子部に接合した時の構成を示す断面図
である。
第１図および第２図において、１は半導体チップ、２は
入出力端子パッド、３は電気的接続接点、３ａは接点底
部、３ｂは接点頂部、４は導電性接着剤層、５は回路基
板、６は導体端子部である。
入出力端子パッド、３は電気的接続接点、３ａは接点底
部、３ｂは接点頂部、４は導電性接着剤層、５は回路基
板、６は導体端子部である。
以上のように構成された電気的接続接点について以下第
１図および第２図を用いて詳細に説明する。
１図および第２図を用いて詳細に説明する。
本発明の実施例では半導体チップ１上の入出力端子パッ
ド２に公知のホトエツチング法やメッキ技術を用いて、
材質が金からなる電気的接続接点３を構成する。この電
気的接続接点３は入出力端子パッド２に相当する接点底
部３ａ、および接点頂部３ｂからなり、接点頂部３ｂは
接点底部３ａの外径から見て小径でかつ接点底部３ａか
ら階段状に突出しており、その接点底部３ａと接点頂部
３ｂの高さは、数１０ミクロンに構成しである。
ド２に公知のホトエツチング法やメッキ技術を用いて、
材質が金からなる電気的接続接点３を構成する。この電
気的接続接点３は入出力端子パッド２に相当する接点底
部３ａ、および接点頂部３ｂからなり、接点頂部３ｂは
接点底部３ａの外径から見て小径でかつ接点底部３ａか
ら階段状に突出しており、その接点底部３ａと接点頂部
３ｂの高さは、数１０ミクロンに構成しである。
なお前記突出部の高さについては、階段状の構造を有す
るものであれば、その高さは特に制限を加えるものでは
なく、さらに前記電気的接続接点３の外径形状としては
、円、角状など任意の形状による構成が可能である。
るものであれば、その高さは特に制限を加えるものでは
なく、さらに前記電気的接続接点３の外径形状としては
、円、角状など任意の形状による構成が可能である。
上記のように構成された電気的接続接点３は第２図に示
すように導電性接着剤層４を介して回路基板５上の導体
端子部６と接着し電気的接続をする。接続方法としては
、まず導電性接着剤層４を電気的接続接点３上にスタン
ピング法などにより転写して構成する。次いで電気的接
続接点３に導電性接着剤層４を構成した半導体チップ１
と回路基板５とを第２図に示すように導電性接着剤層４
を回路基板５の導体端子部６と対向させ位置合せした後
フリソプチソプボンタニ等を用いて押圧接着する。この
時前記導電性接着剤の硬化はホントプレートやオーブン
により加熱し実施する。
すように導電性接着剤層４を介して回路基板５上の導体
端子部６と接着し電気的接続をする。接続方法としては
、まず導電性接着剤層４を電気的接続接点３上にスタン
ピング法などにより転写して構成する。次いで電気的接
続接点３に導電性接着剤層４を構成した半導体チップ１
と回路基板５とを第２図に示すように導電性接着剤層４
を回路基板５の導体端子部６と対向させ位置合せした後
フリソプチソプボンタニ等を用いて押圧接着する。この
時前記導電性接着剤の硬化はホントプレートやオーブン
により加熱し実施する。
以上のようにして入出力端子パッド２に電気的接続接点
３を形成した半導体チップ１と回路基板５上の導体端子
部６とを電気的に接続できる。
３を形成した半導体チップ１と回路基板５上の導体端子
部６とを電気的に接続できる。
なお、実施例では電気的接続接点３の材質を金としたが
、その材質は金に限定されるものでなくニッケル、銅を
使用しても差支えない。
、その材質は金に限定されるものでなくニッケル、銅を
使用しても差支えない。
発明の詳細
な説明したように、本発明の電気的接続接点の構成によ
れば半導体チップの電極パッド上に先端部が小径でかつ
突出した２段構造の接点領域を備えているので回路基板
との接続に際して接続接点の先端部に設けた接点頂部と
接点底部の段差によって導電性接着剤の厚みが規制され
るため導電性接着剤のにじみ、広がりがな（微細接続が
可能となり実用上極めて価値が高い。
れば半導体チップの電極パッド上に先端部が小径でかつ
突出した２段構造の接点領域を備えているので回路基板
との接続に際して接続接点の先端部に設けた接点頂部と
接点底部の段差によって導電性接着剤の厚みが規制され
るため導電性接着剤のにじみ、広がりがな（微細接続が
可能となり実用上極めて価値が高い。
第１図は本発明の一実施例における電気的接続接点の断
面図、第２図は第１図の電気的接続接点を構成した半導
体チップを回路基板上の導体端子部と接続した時の断面
図である。 １・・・・・・半導体チップ、２・・・・・・入出力端
子部、３・・・・・・電気的接続接点、３ａ・・・・・
・接点頂部、３ｂ・・・・・・接点底部、４・・・・・
・導電性接着剤、５・・・・・・回路基板、６・・・・
・・導体端子電極。 代理人の氏名 弁理士 中尾敏男 はか１名６
Ｑ
面図、第２図は第１図の電気的接続接点を構成した半導
体チップを回路基板上の導体端子部と接続した時の断面
図である。 １・・・・・・半導体チップ、２・・・・・・入出力端
子部、３・・・・・・電気的接続接点、３ａ・・・・・
・接点頂部、３ｂ・・・・・・接点底部、４・・・・・
・導電性接着剤、５・・・・・・回路基板、６・・・・
・・導体端子電極。 代理人の氏名 弁理士 中尾敏男 はか１名６
Ｑ
Claims (2)
- （１）半導体チップの電極パッド上に構成される突起状
電極の頂部が、突起状電極底部から突出し、かつ小径で
あることを特徴とする電気的接続接点。 - （２）突起状電極が金、ニッケル、銅で構成されている
ことを特徴とする特許請求の範囲第（１）項記載の電気
的接続接点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111022A JPH0750726B2 (ja) | 1987-05-07 | 1987-05-07 | 半導体チップの実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111022A JPH0750726B2 (ja) | 1987-05-07 | 1987-05-07 | 半導体チップの実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275127A true JPS63275127A (ja) | 1988-11-11 |
| JPH0750726B2 JPH0750726B2 (ja) | 1995-05-31 |
Family
ID=14550407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111022A Expired - Lifetime JPH0750726B2 (ja) | 1987-05-07 | 1987-05-07 | 半導体チップの実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750726B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163950A (ja) * | 1988-12-16 | 1990-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置の実装体およびその実装方法 |
| JPH02120836U (ja) * | 1989-03-15 | 1990-09-28 | ||
| US5171711A (en) * | 1990-10-18 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing integrated circuit devices |
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
| US6153938A (en) * | 1997-07-28 | 2000-11-28 | Hitachi, Ltd. | Flip-chip connecting method, flip-chip connected structure and electronic device using the same |
| DE4334715B4 (de) * | 1993-10-12 | 2007-04-19 | Robert Bosch Gmbh | Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen |
| US8291582B2 (en) | 2006-02-13 | 2012-10-23 | Panasonic Corporation | Circuit board and process for producing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952973A (ja) * | 1972-09-22 | 1974-05-23 | ||
| JPS57106155A (en) * | 1980-12-24 | 1982-07-01 | Hitachi Ltd | Semiconductor device |
| JPS604230A (ja) * | 1983-06-21 | 1985-01-10 | Sharp Corp | 半導体チツプのボンデイング方法 |
| JPS60240181A (ja) * | 1984-05-14 | 1985-11-29 | 松下電器産業株式会社 | 電子部品 |
| JPS6171651A (ja) * | 1984-09-17 | 1986-04-12 | Hitachi Ltd | 複合電子回路の入出力端子 |
| US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
-
1987
- 1987-05-07 JP JP62111022A patent/JPH0750726B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952973A (ja) * | 1972-09-22 | 1974-05-23 | ||
| JPS57106155A (en) * | 1980-12-24 | 1982-07-01 | Hitachi Ltd | Semiconductor device |
| JPS604230A (ja) * | 1983-06-21 | 1985-01-10 | Sharp Corp | 半導体チツプのボンデイング方法 |
| JPS60240181A (ja) * | 1984-05-14 | 1985-11-29 | 松下電器産業株式会社 | 電子部品 |
| JPS6171651A (ja) * | 1984-09-17 | 1986-04-12 | Hitachi Ltd | 複合電子回路の入出力端子 |
| US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666355B2 (ja) * | 1988-12-16 | 1994-08-24 | 松下電器産業株式会社 | 半導体装置の実装体およびその実装方法 |
| JPH02163950A (ja) * | 1988-12-16 | 1990-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置の実装体およびその実装方法 |
| JPH02120836U (ja) * | 1989-03-15 | 1990-09-28 | ||
| US6138348A (en) * | 1989-12-18 | 2000-10-31 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
| US5918364A (en) * | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US5171711A (en) * | 1990-10-18 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing integrated circuit devices |
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| DE4334715B4 (de) * | 1993-10-12 | 2007-04-19 | Robert Bosch Gmbh | Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
| US6153938A (en) * | 1997-07-28 | 2000-11-28 | Hitachi, Ltd. | Flip-chip connecting method, flip-chip connected structure and electronic device using the same |
| US8291582B2 (en) | 2006-02-13 | 2012-10-23 | Panasonic Corporation | Circuit board and process for producing the same |
| US8866021B2 (en) | 2006-02-13 | 2014-10-21 | Panasonic Corporation | Circuit board and process for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750726B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009780B1 (ko) | 전기적 접속접점과 그 형성방법 및 그것을 사용한 실장기판 | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| JPS63275127A (ja) | 半導体チップの実装体 | |
| US20040012080A1 (en) | Connection of integrated circuits | |
| JPH0432541B2 (ja) | ||
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH02185050A (ja) | 半導体装置の実装方法 | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPH02185036A (ja) | 電気的接続接点 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3202138B2 (ja) | バンプ電極の形成方法 | |
| JPH01145826A (ja) | 電気的接続接点 | |
| JPS60180132A (ja) | 半導体チツプの接続構造 | |
| JPH01244627A (ja) | 半導体装置の実装方法 | |
| KR20030047085A (ko) | 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 | |
| CN115707176A (zh) | 软性电路板的布线结构 | |
| JPH01151182A (ja) | 電気的接続接点の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |