JPH02185036A - 電気的接続接点 - Google Patents

電気的接続接点

Info

Publication number
JPH02185036A
JPH02185036A JP1005237A JP523789A JPH02185036A JP H02185036 A JPH02185036 A JP H02185036A JP 1005237 A JP1005237 A JP 1005237A JP 523789 A JP523789 A JP 523789A JP H02185036 A JPH02185036 A JP H02185036A
Authority
JP
Japan
Prior art keywords
contact
electrical connection
semiconductor chip
stress
connection contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005237A
Other languages
English (en)
Inventor
Toshio Tsuda
俊雄 津田
Yasuhiko Horio
泰彦 堀尾
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1005237A priority Critical patent/JPH02185036A/ja
Publication of JPH02185036A publication Critical patent/JPH02185036A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はICチップに代表される電気マイクロ回路素子
を基板上の端子電極群と接続するために用いる電気的接
続接点に関するものである。
従来の技術 従来、電気マイクロ回路の接点領域と回路基板上の導体
端子部との接続には、半田付けがよく利用されていた。
最近では電卓、電子時計あるいは液晶デイスプレィ等に
あっては裸のICチップをガラス基板上の電極に直付け
して接続端子の増加に対応し、実装面積の効率的使用を
図ろうとする動きがある。
裸の半導体チップを半田付けに代わり有効かつ微細な電
気的接続を得る手段として、たとえば半導体チップの入
出力電極パット上に公知のメツキ技術により電気的接続
接点を構成したり、特願昭61−128653号に示さ
れているように、金属ワイヤを用い前記の入出力電極上
に平坦な電気的接続接点を構成し電気的接続接点と回路
基板上の導体端子部との間に導電性接着剤を設けて、接
合することにより電気的接続を得ようとする方法が提案
されている。
発明が解決しようとする課題 しかしながら上記のような構成では半導体チップの入出
力電極パット上に形成された電気的接続接点と回路基板
上の導体端子部との電気的接続は、この間に形成した導
電性接着剤による固着により得ようとするもので接着面
積が小さいことから個個の接着力が弱く熱応力などが生
じた場合に応力歪を吸収できず接続抵抗値がばらついた
り信転性評価上での変動が大きいことなどの構造的な問
題を有していた。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は、微細かつ密に形成されている電気マ
イクロ回路上の入出力電極パットと回路基板上の導体端
子部を固着によらず圧接により信幀性よく接続しようと
するものである。
課題を解決するための手段 上記課題を解決するために本発明の電気的接続接点は、
半導体チップの電極パット上に構成した突起状ttiの
接点頂部が接点底部から見て突出した弾力性性質を持つ
導電性樹脂からなる二層の接点構造を備えていることを
特徴とするものである。
作用 しかして本発明の上記した接点構造によれば、先端部に
弾力性性質の導電性樹脂で構成した接点領域を備えてい
るので接続接点に設けた接点頂部と導体端子部とが当接
し、接点頂部の弾力・反発力により常時、圧接状態で電
気的接続を得ることができ熱応力などの応力歪を受けて
も電極間の接続を信顛性よく形成することができる。
実施例 以下本発明の一実施例の電気的接続接点について図面を
参照しながら説明する。
第1図は本発明の一実施例による電気的接続接点の構成
を示す断面図、第2図は電気的接続接点を回路基板上の
導体端子部に接合したときの構成を示す断面図である。
第1図及び第2図において、1は半導体チップ、2は半
導体チップの能動領域、3は入出力電極パット、4は電
気的接続接点、4aは接点底部。
4bは接点頂部、5は回路基板、6は導体端子部、7は
絶縁性接着樹脂である。
以上のように構成された電気的接続接点について以下第
1図及び第2図を用いて詳細に説明する。
本発明の実施例では、半導体チップl上の入出力電極パ
ット3に、入出力電極パット3に相当する接点底部4a
、及び接点頂部4bの上下二層構造からなる電気的接続
接点4を構成する。
この前記接点底部4aは、公知のホトエツチング法やメ
ツキ技術を用いて材質を金で構成し、その接点底部4a
の高さは10〜70ミクロンである。そして前記接点頂
部4bは前記接点底部4aの突出部上に導電性フィラー
として銀粉を混入したシリコーン系導電性接着樹脂をス
タンピング等の方法により転写し加熱やUV照射するこ
とにより固化反応させて構成し、その接点頂部4bの高
さは数10ミクロンに構成しである。
なお前記接点頂部4bの高さについては、10ミクロン
以上で導電性樹脂の弾力性性質を有することができれば
、その高さは特に制限を加えるものではなく、さらに前
記電気的接続接点4の外径形状としては、円、角状など
任意の形状による構成が可能である。
上記のように構成された電気的接続接点4は第2図に示
すように絶縁性接着樹脂7に内在する収縮応力を利用し
て回路基板5上の導体端子部6と押圧により強く接触し
電気的に接続をする。
次に前記接続を構成する方法としては、絶縁性接着樹脂
7を前記半導体チップlの能動領域2と対向する回路基
板5上にデイスペンサー等により点付けして次いで前記
電気的接続接点4と前記回路基板5上の導体端子部6と
をフリップチップボンダ等を用いて対向して位置合わせ
した後、押圧して前記絶縁性接着樹脂7により接着する
。この時前記絶縁性接着樹脂7の固化はホットプレート
やオーブンにより加熱して実施する。
以上のようにして入出力電極パット3に電気的接続接点
4を構成した半導体チップ1と回路基板5上の導体端子
部6とを電気的に接続できる。
なお、実施例では、電気的接続接点4の接点底部4aの
材質を金としたが、その材質は金に限定されるものでは
なくニッケル、銅、半田を使用しても差し支えない、又
接続接点頂部4bの材質として導電性フィラーを銀粉と
したが導電性が得られるものであれば特に限定せず、前
記導電性フィラーを混入するベース樹脂としてもシリコ
ーン系のものの他に前記接点底部4aの材質との間に接
着性があり、合わせて固化後に弾力性を有するものであ
れば使用することが可能である。
発明の詳細 な説明したように本発明の電気的接続接点の構成によれ
ば半導体チップの電極パット上に弾力性のある導電性樹
脂により構成された突起状接点頂部をもつ二層構造の接
点領域を備えているので回路基板との接続に際して接点
頂部の弾力性・反発力を内在した圧接接合が実装時及び
実装後の熱的、Il械的な応力の発生に対して安定な構
成を実現することが可能となり実用上極めて価値が高い
【図面の簡単な説明】
第1図は本発明の一実施例における電気的接続接点の構
成を示す断面図、第2図は第1図の電気的接続接点を構
成した半導体チップを回路基板上の導体端子部に構成し
たときの断面図である。 l・・・・・・半導体チップ、2・・・・・・半導体チ
ップの能動領域、3・・・・・・入出力電極パット、4
・・・・・・電気的接続接点、4a・・・・・・接点底
部、4b・・・・・・接点頂部、5・・・・・・回路基
板、6・・・・・・導体端子部、7・・・・・・絶縁性
接着樹脂。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体チップの電極パット上に構成される突起状
    電極が金属からなる底部と、導電性樹脂からなる頂部の
    二層で突起する構造であることを特徴とする電気的接続
    接点。
  2. (2)突起状電極底部が金、ニッケル、銅、半田で構成
    されていることを特徴とする請求項(1)記載の電気的
    接続接点。
  3. (3)突起状電極頂部が弾力性性質を持つゴム状導電性
    樹脂で構成されていることを特徴とする請求項(1)記
    載の電気的接続接点。
JP1005237A 1989-01-12 1989-01-12 電気的接続接点 Pending JPH02185036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005237A JPH02185036A (ja) 1989-01-12 1989-01-12 電気的接続接点

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005237A JPH02185036A (ja) 1989-01-12 1989-01-12 電気的接続接点

Publications (1)

Publication Number Publication Date
JPH02185036A true JPH02185036A (ja) 1990-07-19

Family

ID=11605590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005237A Pending JPH02185036A (ja) 1989-01-12 1989-01-12 電気的接続接点

Country Status (1)

Country Link
JP (1) JPH02185036A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
DE19743767B4 (de) * 1996-12-27 2009-06-18 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846853A (en) * 1991-12-11 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Process for bonding circuit substrates using conductive particles and back side exposure
DE19743767B4 (de) * 1996-12-27 2009-06-18 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip

Similar Documents

Publication Publication Date Title
TW388945B (en) Filp-chip connecting method, filp-chip connected structure and electronic device using the same
EP1005086A2 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6420787B1 (en) Semiconductor device and process of producing same
JPH0737942A (ja) 検査用コネクタおよびその製造方法
KR980012373A (ko) 삼호 접속 및 캡슐화 구조체와 그의 형성방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH0750726B2 (ja) 半導体チップの実装体
JPH09162230A (ja) 電子回路装置及びその製造方法
CN100433320C (zh) 芯片封装结构及凸块制程
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
US20040007782A1 (en) Connecting circuit devices and assemblies thereof
JPS63122133A (ja) 半導体チツプの電気的接続方法
JP4085186B2 (ja) Bgaソケット
JPH02185036A (ja) 電気的接続接点
JPH02185050A (ja) 半導体装置の実装方法
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP3198162B2 (ja) 半導体集積回路装置の接続方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2000252320A (ja) 半導体装置およびその製造方法
KR100833937B1 (ko) 이방성 도전 접착제
JPS63122135A (ja) 半導体チツプの電気的接続方法
KR200278989Y1 (ko) 집적화된 실리콘 콘택터의 링타입 콘택터 패드
JPH01244627A (ja) 半導体装置の実装方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
KR20010069358A (ko) 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법