KR20010069358A - 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법 - Google Patents

공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법 Download PDF

Info

Publication number
KR20010069358A
KR20010069358A KR1020010013044A KR20010013044A KR20010069358A KR 20010069358 A KR20010069358 A KR 20010069358A KR 1020010013044 A KR1020010013044 A KR 1020010013044A KR 20010013044 A KR20010013044 A KR 20010013044A KR 20010069358 A KR20010069358 A KR 20010069358A
Authority
KR
South Korea
Prior art keywords
conductive film
semiconductor chip
anisotropic conductive
lead
bonding
Prior art date
Application number
KR1020010013044A
Other languages
English (en)
Inventor
김석동
백상무
김근주
Original Assignee
임종철
혜성전자(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임종철, 혜성전자(주) filed Critical 임종철
Priority to KR1020010013044A priority Critical patent/KR20010069358A/ko
Publication of KR20010069358A publication Critical patent/KR20010069358A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 공정합금 도전입자가 내포된 이방성 전도필름을 이용한 반도체 칩과 리드프레임의 접착방법에 관한 것으로서, 물리적 접촉의 고정용뿐 만 아니라 전기적 접속으로 범프와 리드 프레임사이에 전기가 도통되도록 하는 전기적 본딩이 가능한 이방성 전도성필름의 도전입자가 공정합금형태를 갖는 것을 특징으로 한다. 특히 공정합금형태의 도전입자를 이용함으로써 종래의 열 압착방식의 이방성 전도성필름이 와이어 본딩 및 솔더볼을 이용한 플립칩, TAB 납땜방식을 대신할 수 있도록 신뢰성을 확보하였으며, 집적회로의 입출력 전기신호의 단말부위인 범프를 일정크기 이하로 줄일 수 있고, 옆 범프와의 전기적 쇼트로 인한 칩의 불량을 방지할 수 있는 특징을 갖는다.
이상에서와 같이 본 발명은, 반도체 집적회로 칩과 리드프레임을 공정합금형태의 도전입자가 내포된 이방성 전도필름을 사용함으로써 칩의 많은 면적을 차지하는 범프를 줄일 수 있고, 많은 핀을 갖는 집적소자에 대한 공정에서의 신뢰성을 확보할 수 있으며, 본딩공정을 단순화시킬 수 있는 효과를 제공한다.

Description

공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조 방법{Semiconductor chip bonding by eutectic alloy balls embedded in anisotropic conducting film}
본 발명은 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법에 관한 것으로, 특히 와이어본딩없이 이방성필름을 사용하여 반도체 칩의 패드와 리드 프레임을 직접 연결할 수 있도록 이방성 도전필름(Anisotropic conducting film)을 이용하여, 압착시켜 패드와 리드간에 도전되게 하고, 이를 통해 범프를 최소화하여 칩의 크기를 줄일 수 있으며 와이어 본딩시 외부의 오염으로 인한 결합력 저하를 개선할 수 있는 반도체 칩의 본딩방법에 관한 것이다.
현재 이용되고 있는 칩의 범퍼와 리드프레임의 본딩방법으로 와이어본딩(wire bonding), 플립칩(flip chip)과 LOC(lead on chip)등이 있다.
도 1은 종래의 리드프레임(1)에 와이어 본딩방법에 의한 칩본딩 공정을 나타내는 개략도로서, 도 2의 부분 상세도에서처럼 전기 전도특성이 양호한 알루미늄이나 금선(2)을 이용하여 반도체 칩(3)의 범프(4)와 리드프레임의 리드(5)를 연결하는 방법이다. 그 종류에는 열압착식, 열음파식, 초음파식이 있으며 먼저 반도체 칩의 상면 패드와 리드프레임의 리드를 실버페이스트나 접착테이프로 고정시킨 후, 그 리드와 상기칩의 패드를 와이어로 연결하여 신호가 입, 출력되게 하는 것이다. 이는 패드와 리드의 본딩시 충격완화의 역할을 하는 패드의 크기가 일정크기 이하로 줄이지 못하는 단점이 있다.
도 3은 도 1의 와이어본딩을 개선한 종래의 리드-온-칩(LOC) 본딩방법으로서 복수 개의 리드(5)가 반도체 칩(3)의 활성면 상부에 배치되고 부착되는 구조이며, 소자의 직접도가 증가함에 따라 패키지의 크기 감소에 대한 요구에 부응하기 위해 개발되었다(특1998-0073405). 특히 반도체 칩과 활성면의 물리적 접착은 접착테이프(6)를 이용하여 구현되고, 전기적 접속은 와이어본딩 방법에 의한 약 1 mil (25 미크론)정도의 직경을 갖는 금속선을 이용한다. 하지만 이러한 패키징은 제조공정이 복잡하여 공정 수율이 낮고, 패키지 제조에 따른 원가부담이 매우 커서 실용성이 적다.
도 4는 종래의 플립칩 본딩방법에 의한 칩본딩 공정을 나타내는 개략도로서, 메모리나 시스템 칩과 같은 대용량 소자에서는 와이어 본딩을 할 수 없는 단점을보안하기 위해 플립칩 본딩방법이 고안되었으며, 이는 도 5에서처럼 반도체 칩(3)의 면상에 매트리스형으로 배열된 솔더볼(7)(땜납 단자: solder ball)을 융착하여 리드 프레임(1)이나 인쇄회로 기판의 리드(5)와 직접 접착시키는 방법 (공개번호 특2000-0040593)이다. 플립 칩의 본딩패드위로 솔더와의 접착력 강화와 신뢰성 향상을 위해 여러 단계의 노광공정을 거쳐 제작되는 금속저기층(8)이 구성되며 그 위로 납(Pb)과 주석(Sn)의 솔더분말(Solder paste)을 스크린 프린트하고 이를 리플로우(Reflow)시키는 등의 공정을 이용하여 솔더볼(7)을 형성하는 많은 단계의 공정으로 인해 비용이 비싼 단점이 있다.
도 6은 TAB (tape automatic bonding) 납땜(soldering)에 의한 반도체 칩 본딩방식을 나타낸다. 플립칩에서처럼 직접 리드프레임의 리드와 솔더볼을 부착시키지 않고, 폴리미이드 테이프(9)에 동막(10)(Cu foil)을 코팅한 후 식각을 통해 미세패턴을 형성시킨 리드를 이용한다. 칩의 패드위에 솔더볼(7)을 형성후 동막 패턴과 압착시켜 연결시킨다.
도 7은 종래의 이방성 전도 필름을 사용하여 액정표시 기판(11)과 그 구동용 집적회로용 칩(3)을 접속하는 방법을 설명하는 공정도이다. 이방성 전도필름(ACF)(12)은 절연성 접착제중에 금속 입자를 도전입자로 분산시키거나, 폴리머 입자에 금속 피막을 입힌 도전입자를 분산시켜 제조하며, 이를 액정표시기판 리드(5)와 구동용 집적회로의 전극(4)사이에 끼우고 이방성 전도 필름을 일정 온도에서 가열한 후 액정표시기판 및 구동용 집적회로를 밀착시키면 절연수지는 액정표시기판 및 구동용 집적회로 간의 공간에 충진되고, 도전입자는 액정표시기판의 전극과 탭 전극간의 전기적 통로를 제공하게 된다.
상기 절연수지에는 열경화성 에폭시(themoset epoxy)수지, 열가소성 에폭시 (themoplastic epoxy)수지, 자외선 경화 에폭시 수지, 실리콘 수지등이 사용되며, 도전입자는 주로 니켈(Ni)/팔라듐(Pd)으로 코팅된 솔더(Ni/Pd coated solder), 금으로 코팅된 솔더 (Au coated solder), 금으로 코팅된 폴리머 (Au coated polymer), 이중 코팅된 폴리머 (double coated polymer)등이 주로 사용된다.
하지만 이러한 액정표시 플랙시블 기판에 사용하는 ACF필름을 이용한 열압착 본딩방식이 기존의 와이어본딩이나 플립칩, TAB의 솔더볼 본딩방식을 대체하기에는 한계성이 있다. 특히 ACF필름내의 도전입자가 열 압착됨으로써 접착력이 약하고 박리(peeling)현상을 보임으로써 여러 형태의 리드플레임이나 PCB 보드내의 리드 및 TAB 테이프의 솔더볼 융착과 같은 효과를 얻기에는 어려움이 있다.
따라서, 이방성 전도 필름이 물리적인 칩의 고정뿐 만 아니라 전기적 접촉을 가능하게 하는 장점이 있음에도 불구하고, 와이어본딩이나, 플립칩형태의 복잡한 본딩공정을 수행하고 있는 것이 현실이다. 이방성 전도필름을 이용한 칩본딩 방식의 개발이 많이 시도되고 있으며, 특히 도전금속을 개선하기 위한 여러종류의 도전입자가 혼재하는 ACF필름 형태의 공정기술이 시도되었다.(특98-0178129) 하지만 금속의 열적 전기적 특성을 고려한 ACF 본딩기술의 개선이 필요하다.
본 발명은 상기한 종래의 기계적인 방식의 와이어본딩이나, 복잡한 공정을 필요로하는 리드온칩, 플립칩, TAB 형태의 본딩공정에서의 기술적인 문제를 감안한것으로, 본 발명의 목적은 플렉시블 회로기판 및 칩 탑제용 회로기판과 반도체 칩의 마이크로 접속 등에 이용되는 이방성 전도필름으로 와이어본딩이나 솔더볼을 이용하는 플립칩, TAB형태의 반도체 집적회로소자의 패키징 공정을 대체하는 전도필름형태의 본딩공정을 수행할 수 있도록, 이방성 전도필름내의 도전입자를 공융합금계 형태로 된 금속입자를 이용하여 열 압착에 따른 접착력 약화로 인한 박리현상을 제거함으로써 신뢰성을 확보하는 새로운 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법을 제공하는데 있다.
도 1은 종래의 와이어 본딩방법에 의한 칩본딩 공정을 나타내는 개략도.
도 2는 도 1의 와이어 본딩방법에 의한 칩본딩 공정의 부분 단면도.
도 3은는 종래의 리드온칩 본딩방법에 의한 칩본딩 공정을 나타내는 개략도.
도 4는 솔더볼을 이용한 플립칩형태의 칩본딩 공정을 나타내는 개략도.
도 5는 도 4의 플립칩 본딩공정의 부분 단면도.
도 6은 종래의 TAB 납땜방식의 본딩공정을 나타내는 개략도.
도 7은 종래의 이방성 전도 필름을 이용한 칩본딩 공정의 단면도.
도 8은 본 발명에서 공정합금 이방성 전도 필름을 이용한 칩본딩 공정의 단면도.
도 9는 본 발명에서 공정합금 이방성 전도 필름을 이용한 칩본딩 사진도.
도 10은 본 발명에서 공정합금 이방성 전도필름을 이용한 플립칩 본딩공정을 나타내는 개략도.
도 11은 본 발명에서 공정합금 이방성 전도필름을 이용한 플립칩 본딩 사진도.
도 12는 본 발명에서 공정합금 이방성 전도필름을 이용한 TAB방식의 본딩공정을 나타내는 개략도.
<도면주요 부위에 대한 부호의 설명>
1. 리드 프레임 2. 금속선(wire)
3. 반도체 칩 4. 전극 범프
5. 리드 6. 접착테이프
7. 솔더볼(solder ball) 8. 금속저기층
9. 폴리미이드 테이프 10. 동막(Cu foil)
11. 액정표시 플랙시블 기판 12. 이방성전도필름(ACF)
13. 열가소성 수지 14. 금속피복층
15. 공정합금 16. 압착도전입자
17. 절연금속입자
본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하기로 한다. 이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다. 이하, 첨부한 도면을 참조하여 본 발명에 의한 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
제 1실시예로 도 8은 리드프레임위에 ACF 필름을 올린 후 반도체 칩의 범프와 리드가 서로 수직일치 되어지도록 정렬시킨 다음, 열 압착하여 본딩하는 형태를 나타내는 단면도이다. 열가소성수지(13)에 Ni/Au 이나 Ni, Au의 금속 피복층(14)과 그 내부에 공정합금(15)이 내장되어 있는 도전입자를 구성한다. 열 압착시 온도영역은 50-500℃이고, 압력은 5-500 Kgf/cm2(또는 50-5000 Pa)이며, 이때 100-1000Hz의 초음파를 가하므로써 열 압착을 효과적으로 수행할 수 있다. 압착에 의해 공정합금이 반도체 칩의 범프와 리드 표면에 직접 접촉되어지고 금속결합이 이루어진다.
표면의 Ni/Au 피복층에 Au-Ge(Xe=12%-Ge, Te=380℃) 공정합금의 도전입자에 대한 최적상태의 특성치는 표1과 같다. 5 μm 직경을 갖는 입자의 크기가 압착되어 7 μm 직경의 원환형태를 보인다. 공정합금으로 반도체 칩이나 리드 표면에 부착된 필름을 분리시키는데 있어 종래의 일반금속을 이용하는 경우의 10-30 gf/in보다 2배 정도 향상됨을 알 수 있다.
특성 단위 특성치
금속입자 크기 μm 5 ± 0.1
입자 분산도 #/mm2 6,000 ± 1,000
접속저항 Ω 5 이하
절연저항 Ω 1010이상
접착력 gf/cm 700 이상
박리력 gf/in 30-50
더욱 구체적으로 ACF 필름은 열경화성 또는 열가소성 수지로 된 절연성 접착제속에 직경 약 5-10㎛의 크기를 갖는 금속 입자를 절연막으로 도포하여 분산시켜 제조하며, 이러한 도전성 금속 입자는 대개 30~100개/cm2의 밀도를 갖는다. 상기 수지성 에폭시(themoset epoxy)수지, 열가소성 에폭시 (themoplastic epoxy)수지, 자외선 경화 에폭시 수지 등, 실리콘 수지등이 사용되며, 도전성 입자의 피복층으로는 주로 니켈/금으로 코팅된 솔더(Ni/Au), 금으로 코팅된 솔더 (Au coated solder)등을 사용한다. 또한 피복층은 공정합금과 동일한 재료를 사용할 수도 있다.
도전성 입자 내부의 공정합금의 재료로는 고용체를 형성하는 공정상태의 합금과 고용체를 형성하지 않는 공정상태의 합금 두 종류가 있다. 전자의 경우는 Ag-Cu, Ag-Si, Au-Cu, Au-Co, Au-Ge(Xe=12%-Ge, Te=380℃),Pb-Sn(Xe=26.1%-Sn, Te=183℃), Au-Sn (Xe=20%-Sn, Te=278℃), Au-Sn-Ge, Au-Pb-Sn(277∼211℃) 및 Cu-Pb-Sn(182℃) 등이 있으며, 고용체가 전혀 형성되지 않는 즉, 금속간에 원자치환이 전혀 이루어지지 않은 순수 공정 합금계의 경우는 Pb-Ag (Xe=2.3%-Ag, Te=304℃), Pb-Sb(Xe=13%-Sb, Te=246℃), Cd-Bi(Xe=39%-Cd, Te=146℃) 및 Zn-Cd(Xe=17.3%-Zn, Te=270℃) 등이 이용된다.
도9는 본 발명에서 이방성 전도 필름을 사용하여 본딩하는 형태를 나타낸 실제 사진도이다. 반도체 칩의 범프와 리드사이에 샌드위치되어 압착되는 백색으로 표시되는 도전입자(16)는 단면적이 넓어져 금속적인 접촉으로 통전되고, 범프와 범프사이의 격리구간에 위치하는 검정색으로 표시되는 금속입자(17)는 전기적 절연상태를 계속 유지하게 된다.
제 2실시예로 도 10은 본 발명에서 이방성 전도필름을 이용하여 리드 프레임과 전극 패드를 압착하여 접합하는 플립칩 형태의 본딩공정의 개략도이다. 종래의 플립칩 본딩방법에서는 솔더볼을 이용하여 리드와 전극 패드를 접합하게 되는데, 이는 고집적화에 따라 칩의 크기가 작아지고 칩의 리드수가 증가하여 리드간의 간격이 점점 미세화 되어질때 솔더볼의 가열시 녹아내려 옆 범프로의 단락시키는 현상을 야기하게 되고 공정이 복잡하게 된다. 이와같은 메모리나 시스템칩과 같은 대용량 소자에서는 이방성 전도필름을 이용한 플립칩 본딩방법이 유효하다. 반도체 칩(3)의 전극범프(4)와 리드프레임(1)의 리드(5)와의 사이에 공정합금형태의 도전입자가 내장된 이방성 전도필름(12)을 삽입하여 접착시킨다.
도 11은 본 발명에서 이방성 전도필름(12)을 이용하여 투명 전극의 리드프레임인 액정표시 플랙시블 기판의 리드(5)와 반도체 칩의 전극범프(4)를 압착하여 접합하는 플립칩 형태의 본딩공정을 나타내는 실제 사진도이다. 특히 유연성이 있는 수지위에 그려진 인쇄회로 기판위에서 초음파를 가미하여 공정합금의 열접착을 수행하는 저온의 본딩공정에서 효과적이다.
제 3실시예로 도 12은 본 발명에서 이방성 전도필름(12)을 이용한 TAB 방식의 본딩공정을 나타내는 개략도이다. 리드프레임(1)상에 반도체 칩(3)을 장착하여 고정시킨 다음, 리드부(5)와 반도체 칩(3)을 충분히 덮을 수 있는 면적을 갖는 ACF필름(10)을 접착시킨 후 그 위에 리드형태의 동막(10)이 코팅된 폴리미이드 테이프(9)을 올려 놓고 열 압착하여 금속프레임 리드부 및 반도체 칩의 범프가 각각 TAB의 리드부와 전극 범프부위와 전기전 통로가 되도록 본딩된다.
이상에서와 같이 본 실시 예에서는 공정합금 형태의 도전입자가 내장된 이방성 전도필름을 이용한 반도체 칩과 리드프레임의 본딩공정을 수행함으로써 wireless 본딩이나 솔더볼이 없는 플립칩 본딩이나 TAB 본딩이 가능하다.
또한, 본 발명이 당 업자에 의해 다양하게 변형되어 실시될 가능성이 있는것은 자명한 일이다.
이와 같은 변형된 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 이와 같은 변형된 실시 예들은 본 발명의 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
상술한 설명으로부터, 본 발명에 따른 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법은 공정합금형태의 도전입자를 이용함으로써 종래의 열 압착방식의 이방성 전도성필름이 와이어 본딩 및 솔더볼을 이용한 플립칩, TAB 납땜방식을 대신할 수 있도록 신뢰성을 확보하였으며, 칩의 많은 면적을 차지하는 범프를 줄일 수 있고, 수천개의 핀에 대한 공정의 신뢰성을 확보할 수 있을 뿐만 아니라, 본딩공정을 단순화시킬 수 있는 효과를 제공한다.

Claims (4)

  1. 반도체 패키징 공정상에서 리드프레임의 리드 위에 열경화수지속에 공융금속형태의 금속구를 내장한 이방성 전도필름을 올려놓고, 순차적으로 다시 반도체 집적소자 칩 전극패드의 위치가 리드부와 상하 일치되도록 놓고 열압착하여 전기적 통로를 제공하는 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법.
  2. 제 1항에서 전도필름내의 금속구는 크기가 5-10 μm 의 크기를 갖으며, 공융합금인 Au/Sn, Au/Ge 또는 Au/Sn/Ge 를 Au, Ni 또는 Au/Ni로 코팅하여 면밀도 30-150개/cm2를 갖는 금속구가 들어 있는 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법.
  3. 제 1항에서 전도필름을 열압착할 때에 압착장치에 초음파와 열과 압력이 동시에 작용하며, 초음파영역은 100-1000Hz이고, 온도영역은 50-500℃이며, 압력은 5-500 Kgf/cm2(또는 50-5000 Pa)이 가해지는 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법.
  4. 제 1항에서 반도체 집적소자 칩과 이방성전도 필름이 접착하게 될 경우, 맞은편의 리드프레임은 핀-그리드 배열의 금속 리드프레임, 인쇄회로기판 또는 플랙시블 폴리미이드 테이프이 이용되는 공정합금계의 이방성 전도필름을 이용한 반도체 칩 본딩공정 및 그 제조방법.
KR1020010013044A 2001-03-14 2001-03-14 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법 KR20010069358A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010013044A KR20010069358A (ko) 2001-03-14 2001-03-14 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010013044A KR20010069358A (ko) 2001-03-14 2001-03-14 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20010069358A true KR20010069358A (ko) 2001-07-25

Family

ID=19706903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010013044A KR20010069358A (ko) 2001-03-14 2001-03-14 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20010069358A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009134629A2 (en) * 2008-04-29 2009-11-05 Redlen Technologies Act attachment for radiation detector
US8630096B2 (en) 2010-03-18 2014-01-14 Samsung Electronics Co., Ltd Large capacity memory module mounting device for portable terminal
KR101631293B1 (ko) * 2015-11-27 2016-06-16 정종구 집적회로 칩의 기판 본딩 방법
TWI640108B (zh) * 2013-09-26 2018-11-01 迪睿合股份有限公司 發光裝置、異向性導電接著劑、發光裝置製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025622A (ko) * 1996-10-04 1998-07-15 황인길 CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19980083259A (ko) * 1997-05-13 1998-12-05 황인길 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR0178129B1 (ko) * 1996-08-06 1999-04-01 구광시 이방 도전성 필름
KR19990026856U (ko) * 1997-12-20 1999-07-15 김영환 칩 사이즈 패키지
JP2000347590A (ja) * 1999-06-02 2000-12-15 Seiko Epson Corp マルチチップの実装構造、電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178129B1 (ko) * 1996-08-06 1999-04-01 구광시 이방 도전성 필름
KR19980025622A (ko) * 1996-10-04 1998-07-15 황인길 CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19980083259A (ko) * 1997-05-13 1998-12-05 황인길 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR19990026856U (ko) * 1997-12-20 1999-07-15 김영환 칩 사이즈 패키지
JP2000347590A (ja) * 1999-06-02 2000-12-15 Seiko Epson Corp マルチチップの実装構造、電気光学装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009134629A2 (en) * 2008-04-29 2009-11-05 Redlen Technologies Act attachment for radiation detector
WO2009134629A3 (en) * 2008-04-29 2010-01-21 Redlen Technologies Anisotropic conductive film attachment for radiation detector
US8071953B2 (en) 2008-04-29 2011-12-06 Redlen Technologies, Inc. ACF attachment for radiation detector
US8630096B2 (en) 2010-03-18 2014-01-14 Samsung Electronics Co., Ltd Large capacity memory module mounting device for portable terminal
TWI640108B (zh) * 2013-09-26 2018-11-01 迪睿合股份有限公司 發光裝置、異向性導電接著劑、發光裝置製造方法
KR101631293B1 (ko) * 2015-11-27 2016-06-16 정종구 집적회로 칩의 기판 본딩 방법

Similar Documents

Publication Publication Date Title
KR100192179B1 (ko) 반도체 패키지
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6646355B2 (en) Structure comprising beam leads bonded with electrically conductive adhesive
US7981725B2 (en) Fabricating process of a chip package structure
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP3925602B2 (ja) 接着材料の貼着方法及び半導体装置の製造方法
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JP2625654B2 (ja) 半導体装置およびその製造方法
JP2001068621A (ja) 半導体装置及びその製造方法
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
JP2000277649A (ja) 半導体装置及びその製造方法
KR20170082135A (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
US7960214B2 (en) Chip package
KR20010069358A (ko) 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
JP3162068B2 (ja) 半導体チップの実装方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
EP1536373A1 (en) Rfid tag
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
KR20040069827A (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP3623641B2 (ja) 半導体装置
KR100833937B1 (ko) 이방성 도전 접착제
JP2000252320A (ja) 半導体装置およびその製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JPH10256306A (ja) 回路板の製造法
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application