JP2000347590A - マルチチップの実装構造、電気光学装置及び電子機器 - Google Patents

マルチチップの実装構造、電気光学装置及び電子機器

Info

Publication number
JP2000347590A
JP2000347590A JP11155234A JP15523499A JP2000347590A JP 2000347590 A JP2000347590 A JP 2000347590A JP 11155234 A JP11155234 A JP 11155234A JP 15523499 A JP15523499 A JP 15523499A JP 2000347590 A JP2000347590 A JP 2000347590A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
electro
mounting structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11155234A
Other languages
English (en)
Other versions
JP3543676B2 (ja
Inventor
Kenji Uchiyama
憲治 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15523499A priority Critical patent/JP3543676B2/ja
Priority to KR10-2000-0029239A priority patent/KR100420880B1/ko
Priority to TW089110609A priority patent/TW491957B/zh
Priority to CN001087975A priority patent/CN1218394C/zh
Priority to US09/585,154 priority patent/US6775149B1/en
Publication of JP2000347590A publication Critical patent/JP2000347590A/ja
Application granted granted Critical
Publication of JP3543676B2 publication Critical patent/JP3543676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 複数のＩＣチップを効率的に、生産性良く、
しかも少ない製造装置によって基板上に実装できるよう
にする。 【解決手段】 基板側端子１６ａ，１６ｂを備えた基板
１１上に、それぞれがバンプ１４ａ，１４ｂを備えた複
数のＩＣチップ１２ａ，１２ｂを、基板側端子１６ａ，
１６ｂとバンプ１４ａ，１４ｂとが導電接続するように
実装して成るマルチチップの実装構造である。複数のＩ
Ｃチップ１２ａ，１２ｂに設けられるバンプ１４ａ，１
４ｂは、それぞれ、互いに対向する一対の端子列を形成
する。複数のＩＣチップ１２ａ，１２ｂは、それぞれに
形成された一対の端子列間の中央線Ｌ１，Ｌ２が互いに
ほぼ一致するように基板１１上に実装されるので、圧着
ヘッドの位置を変更する必要が無く、ＡＣＦ１９も１枚
で共用できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に複数のＩ
Ｃチップを実装して成るマルチチップの実装構造に関す
る。また本発明は、一対の基板間に封止した液晶などの
電気光学物質を制御することによって文字、数字、絵柄
等といった像を表示する電気光学装置に関する。また本
発明は、その電気光学装置を用いて構成される電子機器
に関する。
【０００２】
【従来の技術】現在、携帯電話機、携帯情報端末機等と
いった電子機器においては、その表示手段としての電気
光学装置として、電気光学物質に液晶を用いた液晶装置
が広く用いられている。多くの場合は文字、数字、絵柄
等といった像を表示するためにその液晶装置が用いられ
ている。
【０００３】この液晶装置は、一般に、一方の基板に形
成した走査電極と他方の基板に形成したデータ電極とを
ドットマトリクス状の複数の点で交差させることによっ
て画素を形成し、それらの画素に印加する電圧を選択的
に変化させることによって当該画素に属する液晶を通過
する光を変調し、もって、文字等といった像を表示す
る。また、ドットマトリクス状の点画素に加えて又はそ
れに代えて、適宜の数字、絵柄等のパターン状電極が各
基板に形成されることもある。
【０００４】この液晶装置においては、一般に、液晶駆
動用ＩＣによって走査電極に走査電圧を印加し、さらに
データ電極にデータ電圧を印加することにより、選択さ
れた各画素部分を通過する光を変調し、もっていずれか
一方の基板の外側に文字、数字等といった像を表示す
る。
【０００５】液晶駆動用ＩＣすなわちＩＣチップを液晶
装置に接続する方法には、従来から種々の方法が知られ
ている。例えば、可撓性を備えた比較的薄い可撓性プリ
ント基板（ＦＰＣ：Flexible Printed Circuit）にＩＣ
チップを実装し、そのＩＣチップが実装された基板を液
晶装置の構成要素である基板に接続するという、いわゆ
るＣＯＦ（Chip On FPC ( Flexible Printed Circui
t)）方式が知られている。また、液晶装置を構成する基
板にＩＣチップを直接に実装する構造の、いわゆるＣＯ
Ｇ（Chip On Glass）方式も知られている。
【０００６】ところで、液晶装置その他のＩＣ利用機器
においては、必要に応じて、複数のＩＣチップを使用す
ることがあり、その場合にはマルチチップの実装構造、
すなわち基板上に複数のＩＣチップが実装されるという
構造が採用される。そして、従来のマルチチップの実装
構造では、複数のＩＣチップが位置的に何等の相対的な
関連も無く基板上に実装されていた。
【０００７】
【発明が解決しようとする課題】ＩＣチップを基板上に
実装する際には各種の治具が用いられる。例えば、ＡＣ
Ｆ（Anisotropic Conductive Film：異方性導電膜）等
といった接着剤を用いてＩＣチップを基板上に実装する
場合には、ＡＣＦ等を介してＩＣチップを基板へ熱圧
着、すなわち加熱及び加圧するための圧着ヘッドが治具
として用いられる。
【０００８】マルチチップの実装構造を製造する際に上
記のような圧着ヘッドを用いる場合、従来のマルチチッ
プの実装構造のように、複数のＩＣチップが位置的に何
等の相対的な関連も無く基板上に実装されるときには、
圧着ヘッドを各ＩＣチップに位置的に合うように複雑に
移動させなければならず、よって、圧着ヘッドを含んだ
製造装置の構造が非常に複雑になるという問題があっ
た。
【０００９】また、ＡＣＦ等といった接着剤を用いてＩ
Ｃチップを実装する際、従来のマルチチップの実装構造
のように、複数のＩＣチップが位置的に何等の相対的な
関連も無く基板上に実装されるときには、個々のＩＣチ
ップに対応させてＡＣＦ等を個別に基板上に設けなけれ
ばならず、そのために作業性が非常に悪いという問題も
あった。
【００１０】本発明は、上記の問題に鑑みて成されたも
のであって、複数のＩＣチップを効率的に、生産性良
く、しかも少ない製造装置によって基板上に実装できる
ようにすることを目的とする。
【００１１】
【課題を解決するための手段】（１）上記の目的を達成
するため、本発明に係るマルチチップの実装構造は、基
板側端子を備えた基板上に、それぞれがＩＣ側端子を備
えた複数のＩＣチップを、前記基板側端子と前記ＩＣ側
端子とが導電接続するように実装して成るマルチチップ
の実装構造において、前記複数のＩＣチップに設けられ
る前記ＩＣ側端子は、それぞれ、互いに対向する一対の
端子列を形成し、前記複数のＩＣチップは、それぞれに
形成された前記一対の端子列間の中央線が互いに一致す
るように前記基板上に実装されることを特徴とする。
【００１２】上記構成のマルチチップの実装構造によれ
ば、複数のＩＣチップのそれぞれに関する端子列間の中
央線がそれらのＩＣチップ間で互いにほぼ一致するよう
にそれらのＩＣチップが基板上に実装されるので、圧着
ヘッド等といった製造用治具を一定位置に設置し、基板
等の被加工材料を直線的に搬送してその治具へ供給し、
そしてその治具を使って被加工材料に加工を加えてマル
チチップの実装構造を製造するとき、製造用治具を複数
のＩＣチップ間で移動させる必要が無くなる。
【００１３】次に、ＩＣチップを基板上に実装する方法
としては、例えば導電性接着剤を用いる方法及び非導電
性接着剤を用いる方法が知られている。導電性接着剤と
しては、ＡＣＦ（Anisotropic Conductive Film：異方
性導電膜）、ＡＣＡ（Anisotropic Conductive Adhesiv
e：異方性導電接着剤）、等方性導電ペースト等が考え
られる。
【００１４】ＡＣＦは、一対の端子間を異方性を持たせ
て電気的に一括接続するために用いられる導電性のある
高分子フィルムであって、例えば熱可塑性又は熱硬化性
の樹脂フィルムの中に多数の導電粒子を分散させること
によって形成されるフィルムである。このＡＣＦによれ
ば、接着対象物間の機械的な接着が樹脂フィルムによっ
て達成され、接着対象物の端子間の電気的導通が導電粒
子によって達成される。
【００１５】ＡＣＡは、一対の端子間を異方性を持たせ
て電気的に一括接続するために用いられる導電性のある
ペースト剤であって、例えばペースト状接着剤の中に多
数の導電粒子を分散させることによって形成される。こ
のＡＣＡによれば、接着対象物間の機械的な接着がペー
スト剤によって達成され、接着対象物の端子間の電気的
導通が導電粒子によって達成される。
【００１６】等方性導電ペーストとしては、例えば銀ペ
ーストが考えられる。この等方性導電ペーストを用いる
場合は、接続対象である複数組の端子間の個々に導電ペ
ーストを介在させることにより、端子間の電気的導通が
達成される。
【００１７】非導電性接着剤としては、エポキシ系、ア
クリル系、ウレタン系、その他各種の接着剤が考えられ
る。この非導電性接着剤を用いる場合は、接着対象物間
の機械的な接着がその接着剤によって達成され、接着対
象物の端子間の電気的導通はそれらの端子を直接に接触
させることによって達成される。
【００１８】上述した種々の導電接合方法のいずれかを
用いる場合でも、あるいはそれ以外の任意の導電接合方
法を用いる場合でも、従来のマルチチップの実装構造の
ように、複数のＩＣチップが位置的に何等の相対的な関
連も無く基板上に実装されるときには、個々のＩＣチッ
プに対応させて接着剤を個別に基板上に設けなければな
らず、そのため作業性が非常に悪かった。
【００１９】これに対し、本発明のマルチチップの実装
構造のように、複数のＩＣチップのそれぞれに関する端
子列間の中央線がそれらのＩＣチップ間で互いにほぼ一
致するようにそれらのＩＣチップが基板上に実装される
ようになっていれば、ＡＣＦ等といった接着剤を複数の
ＩＣチップ間で直線的に設けるだけで良くなる。
【００２０】以上の結果、本発明に係るマルチチップの
実装構造によれば、複数のＩＣチップを効率的に、生産
性良く、しかも少ない製造装置によって基板上に実装で
きる。
【００２１】（２） 上記構成のマルチチップの実装構
造において、前記複数のＩＣチップのうちの少なくとも
１つは、前記一対の端子列が形成された側の外形幅寸法
が他のＩＣチップの前記一対の端子列が形成された側の
外形幅寸法とは異なるように形成することができる。こ
の構成は、例えば図１において、複数のＩＣチップ１２
ａ及びＩＣチップ１２ｂに関して実施されている。
【００２２】（３） 上記構成のマルチチップの実装構
造において、前記複数のＩＣチップのうちの少なくとも
１つは、前記端子列間の中央線が前記ＩＣチップの前記
端子列が形成された側の外形中心線からずれるように形
成することができる。この構成は、例えば図９におい
て、複数のＩＣチップ１２ｃ及びＩＣチップ１２ｂを基
板１１上に実装する場合に、ＩＣチップ１２ｃの外形中
心線Ｌ０をＩＣチップ１２ｂの端子列間中央線Ｌ２に一
致させるのではなく、ＩＣチップ１２ｃの端子列間中央
線Ｌ１をＩＣチップ１２ｂの端子列間中央線Ｌ２にほぼ
一致させることによって達成される。
【００２３】（４） 上記構成のマルチチップの実装構
造において、前記基板は可撓性を有する樹脂材料によっ
て形成できる。この構造は、いわゆるＣＯＦ（Chip On
FPC）方式の実装構造に相当する。
【００２４】（５） 上記構成のマルチチップの実装構
造において、前記基板は可撓性を持たない比較的硬質な
材料、例えばエポキシ基板等によって形成できる。この
構造は、いわゆるＣＯＢ（Chip On Board）方式の実装
構造に相当する。
【００２５】（６） 次に、本発明に係る電気光学装置
は、互いに対向する一対の基板と、それらの基板の間に
封入される電気光学物質と、前記一対の基板の少なくと
も一方に接続されるマルチチップの実装構造とを有し、
そのマルチチップの実装構造は上記（１）から（５）記
載のマルチチップの実装構造であることを特徴とする。
【００２６】この電気光学装置によれば、複数のＩＣチ
ップのそれぞれに関する端子列間の中央線がそれらのＩ
Ｃチップ間で互いにほぼ一致するようにそれらのＩＣチ
ップが基板上に実装されるので、第１に、圧着ヘッド等
といった製造用治具を一定位置に設置し、液晶パネル等
といった被加工材料を直線的に搬送してその治具へ供給
し、そしてその治具を使って被加工材料に加工を加えて
電気光学装置を製造するとき、製造用治具を複数のＩＣ
チップ間で移動させる必要が無くなる。また、第２に、
ＩＣチップを接着するためのＡＣＦ等といった接着剤を
複数のＩＣチップ間で直線的に設けるだけで良くなる。
【００２７】以上の結果、本発明に係る電気光学装置に
よれば、複数のＩＣチップを効率的に、生産性良く、し
かも少ない製造装置によって基板上に実装できる。
【００２８】（７） 上記（６）記載の電気光学装置に
おいては、前記電気光学物質として液晶を用いることが
できる。
【００２９】（８） 次に、本発明に係る他の電気光学
装置は、互いに対向すると共に少なくとも一方が基板側
端子を備えた一対の基板と、それらの基板の間に封入さ
れる電気光学物質と、それぞれがＩＣ側端子を備えた複
数のＩＣチップとを有し、前記基板側端子と前記ＩＣ側
端子とが導電接続するように前記複数のＩＣチップを前
記一対の基板の少なくとも一方に実装してマルチチップ
の実装構造を構成する電気光学装置において、前記マル
チチップの実装構造が上記（１）から（３）記載のマル
チチップの実装構造であることを特徴とする。
【００３０】前記（６）記載の電気光学装置では、電気
光学装置を構成する基板とマルチチップの実装構造を構
成する基板とが、それぞれ別々のものであるのに対し、
上記（８）記載の電気光学装置は、電気光学装置を構成
する基板それ自体がマルチチップの実装構造を構成する
基板に相当しており、この点において上記（６）記載の
電気光学装置と異なっている。
【００３１】（９） 上記（８）記載の電気光学装置に
おいても、前記電気光学物質として液晶を用いることが
できる。
【００３２】（１０） 次に、本発明に係る電子機器
は、電気光学装置と、その電気光学装置を収容する筐体
とを有する電子機器において、前記電気光学装置が上記
（６）から（９）記載の電気光学装置によって構成され
ることを特徴とする。このような電子機器としては、例
えば携帯電話機、携帯情報端末機等が考えられる。
【００３３】
【発明の実施の形態】以下、添付図面を参照して、本発
明によるマルチチップの実装構造、電気光学装置及び電
子機器の実施の形態を、ＩＣチップの一例として液晶駆
動用ＩＣを、また、電気光学装置の一例として電気光学
物質に液晶を用いた液晶装置を、それぞれ用いて説明す
る。
【００３４】（第１実施形態）図１は、本発明に係るマ
ルチチップの実装構造の一実施形態及びそれを用いた本
発明に係る電気光学装置の一実施形態である液晶装置を
示している。ここに示す液晶装置１は、液晶パネル２に
マルチチップの実装構造３を接続することによって形成
される。また、必要に応じて、バックライト等といった
照明装置（図示せず）、その他の付帯機器（図示せず）
が液晶パネル２に付設される。
【００３５】液晶パネル２は、シール材４によって互い
に接合された一対の基板６ａ及び６ｂを有し、それらの
基板間に形成される間隙、いわゆるセルギャップに液晶
が封入される。基板６ａ及び６ｂは一般には透光性材
料、例えばガラス、可撓性の合成樹脂等によって形成さ
れる。基板６ａ及び６ｂの外側表面には偏光板８が貼着
される。
【００３６】一方の基板６ａの内側表面には電極７ａが
形成され、他方の基板６ｂの内側表面には電極７ｂが形
成される。図１の実施形態では電極７ａ及び７ｂがスト
ライプ状に形成されているが、これらの電極を文字、数
字、絵柄等といった適宜のパターンに形成することもで
きる。また、これらの電極７ａ及び７ｂは、例えばＩＴ
Ｏ（Indium Tin Oxide：インジウムスズ酸化物）等とい
った透光性材料によって形成される。
【００３７】一方の基板６ａは他方の基板６ｂから張り
出す張出し部を有し、その張出し部に複数の端子、すな
わち外部接続端子９が形成される。これらの端子９は、
基板６ａ上に電極７ａを形成するときに同時に形成さ
れ、従って、それらの端子９は例えばＩＴＯによって形
成される。これらの端子９には、電極７ａから一体に延
びるもの及び導通材（図示せず）を介して電極７ｂに接
続するものが含まれる。導通材は、例えばシール材４の
中に分散状態で含まれる。
【００３８】なお、電極７ａ，７ｂ及び端子９は、実際
には極めて狭い間隔で多数本が基板６ａ上及び基板６ｂ
上に形成されるが、図１では構造を分かり易く示すため
にそれらの間隔を拡大して模式的に示し、さらにそれら
のうちの数本を図示することにして他の部分を省略して
ある。
【００３９】マルチチップの実装構造３は、基板として
の配線基板１１上の所定位置にＩＣチップとしての複数
の液晶駆動用ＩＣ１２ａ及び１２ｂを実装することによ
って形成される。ここにいう実装とは、液晶駆動用ＩＣ
１２ａ，１２ｂと配線基板１１とを機械的に固着するこ
と及び液晶駆動用ＩＣ１２ａ，１２ｂ側の端子と配線基
板１１側の端子とを個々の端子ごとに導電接続すること
の２つの作用を同時に達成する接着状態のことである。
【００４０】配線基板１１は、図２に示すように、ベー
ス層１８の表面にＣｕ（銅）その他の金属膜パターンに
よって基板側端子１６ａ、基板側端子１６ｂ及び液晶側
接続端子１７を形成することによって製造される。
【００４１】ベース層１８は、ポリイミド等といった可
撓性材料や、ガラスエポキシ樹脂等といった可撓性を持
たない比較的硬質な材料を用いて形成される。ベース層
１８を可撓性材料によって形成すれば、いわゆるＣＯＦ
（Chip On FPC）方式の実装構造が形成される。また、
ベース層１８を非可撓性材料によって形成すれば、いわ
ゆるＣＯＢ（Chip On Board）方式の実装構造が形成さ
れる。
【００４２】基板側端子１６ａ及び基板側端子１６ｂの
先端は、それぞれ、液晶駆動用ＩＣ１２ａを実装するた
めのＩＣ実装領域Ｊ１の内部及び液晶駆動用ＩＣ１２ｂ
を実装するためのＩＣ実装領域Ｊ２の内部へ延びてい
る。実際の配線基板１１では、基板側端子１６ａ、基板
側端子１６ｂ及び液晶側接続端子１７が適宜の配線パタ
ーンによって相互につなげられるのであるが、その配線
パターンは種々のパターンによって実現できるので、図
２ではその図示を省略してある。
【００４３】液晶駆動用ＩＣ１２ａは、図３に示すよう
に、その能動面１３ａにＩＣ側端子としての複数のバン
プ１４ａを有する。また、液晶駆動用ＩＣ１２ｂは、図
４に示すように、その能動面１３ｂにＩＣ側端子として
の複数のバンプ１４ｂを有する。
【００４４】液晶駆動用ＩＣ１２ａ及び液晶駆動用ＩＣ
１２ｂを配線基板１１上に実装するに際しては、まず図
１において、各ＩＣ実装領域Ｊ１及びＪ２の両方を覆う
ように接着剤としてのＡＣＦ（Anisotropic Conductive
Film）１９を配線基板１１の表面に貼着する。次に、
液晶駆動用ＩＣ１２ａのバンプ１４ａ及び液晶駆動用Ｉ
Ｃ１２ｂのバンプ１４ｂがそれぞれ基板側端子１６ａ及
び基板側端子１６ｂに位置的に一致するように液晶駆動
用ＩＣ１２ａ及び１２ｂを配線基板１１上に仮装着す
る。
【００４５】その後、図５（ａ）に示すように、ヒータ
によって所定温度に加熱された圧着ヘッド２１の下に液
晶駆動用ＩＣ１２ａが仮装着された部分の配線基板１１
を搬送装置によって持ち運び、さらに圧着ヘッド２１を
矢印Ａのように移動させて液晶駆動用ＩＣ１２ａ及びＡ
ＣＦ１９を加熱及び加圧する。
【００４６】この加熱及び加圧処理により、ＡＣＦ１９
の樹脂２２が硬化して液晶駆動用ＩＣ１２ａが配線基板
１１のベース層１８に固着され、さらに、ＡＣＦ１９内
の導電粒子２３によってバンプ１４ａと基板側端子１６
ａとが導電接続される。なお、図５（ａ）は図２のＶａ
−Ｖａ線に従った断面図に相当する。
【００４７】液晶駆動用ＩＣ１２ａに関する以上のよう
な圧着処理が終了すると、配線基板１１の搬送装置が再
稼動して、図５（ｂ）に示すように、液晶駆動用ＩＣ１
２ｂが仮装着された部分の配線基板１１を搬送装置によ
って圧着ヘッド２１の下へ持ち運び、さらに圧着ヘッド
２１を矢印Ａのように移動させて液晶駆動用ＩＣ１２ｂ
及びＡＣＦ１９を加熱及び加圧する。この加熱及び加圧
処理により、ＡＣＦ１９の樹脂２２が硬化して液晶駆動
用ＩＣ１２ｂが配線基板１１のベース層１８に固着さ
れ、さらに、ＡＣＦ１９内の導電粒子２３によってバン
プ１４ｂと基板側端子１６ｂとが導電接続される。な
お、図５（ｂ）は図２のＶｂ−Ｖｂ線に従った断面図に
相当する。
【００４８】以上のような圧着処理により、図２に平面
的に示すように、配線基板１１上の所定のＩＣ実装領域
Ｊ１及びＪ２のそれぞれに液晶駆動用ＩＣ１２ａ及び液
晶駆動用ＩＣ１２ｂが実装される。そして次に、図１に
おいて、ＡＣＦ２４を間に挟んで配線基板１１の液晶側
接続端子１７の部分を液晶基板６ａの張出し部に加熱し
ながら加圧、すなわち圧着し、これによりマルチチップ
の実装構造３が液晶パネル２に接続される。
【００４９】本実施形態では、図３に示すように、液晶
駆動用ＩＣ１２ａに設けられる複数のバンプ１４ａは互
いに対向する一対の端子列Ｒ１及びＲ２を構成する。ま
た、図４に示すように、液晶駆動用ＩＣ１２ｂに設けら
れる複数のバンプ１４ｂも互いに対向する一対の端子列
Ｒ３及びＲ４を構成する。
【００５０】そして、本実施形態では、液晶駆動用ＩＣ
１２ａ及び液晶駆動用ＩＣ１２ｂを配線基板１１上に実
装した状態で、液晶駆動用ＩＣ１２ａにおける端子列Ｒ
１と端子列Ｒ２との間の中央線Ｌ１（図３参照）と、液
晶駆動用ＩＣ１２ｂにおける端子列Ｒ３と端子列Ｒ４と
の間の中央線Ｌ２（図４参照）とが互いにほぼ一致する
ように、すなわち両中央線Ｌ１及びＬ２がほぼ一直線上
に載るように、基板側端子１６ａ及び１６ｂとが所定の
パターンに配線される。
【００５１】液晶駆動用ＩＣ１２ａ及び１２ｂの実装位
置を上記のように規定すれば、圧着ヘッド２１を一定の
位置に設置すると共に、液晶駆動用ＩＣ１２ａ及び１２
ｂを仮装着した状態の配線基板１１を各液晶駆動用ＩＣ
のバンプ間中央線Ｌ１及びＬ２と平行の方向へ直線的に
搬送するだけで、各液晶駆動用ＩＣ１２ａ及び１２ｂを
正確に圧着ヘッド２１の下へ持ち運ぶことができる。つ
まり、圧着ヘッド２１を複雑に移動させることなく複数
の液晶駆動用ＩＣに対して正確に圧着処理を施すことが
できる。
【００５２】また、本実施形態では、両液晶駆動用ＩＣ
１２ａ及び１２ｂのバンプ間中央線Ｌ１及びＬ２がほぼ
一直線上に載るので、それらの液晶駆動用ＩＣ１２ａ及
び１２ｂを接着するためのＡＣＦ１９は、それらの中央
線Ｌ１及びＬ２を中心として１枚だけを貼着すれば良
い。両液晶駆動用ＩＣ１２ａ及び１２ｂのバンプ間中央
線Ｌ１及びＬ２が位置的にずれている場合には、ＡＣＦ
は各液晶駆動用ＩＣに対応して複数枚が必要となるので
ＡＣＦを基板上に貼着する作業が面倒になるが、本実施
形態ではそのような面倒が解消される。
【００５３】なお、本実施形態では、液晶駆動用ＩＣ１
２ａ及び１２ｂおいて、図３および図４に示すように、
端子列Ｒ１，Ｒ２及びＲ３，Ｒ４が形成された側のＩＣ
チップの外形幅の寸法は、各々異なる外形幅寸法（１２
ａは１２ｂに比べて幅が広い）としてあるが、１２ａ及
び１２ｂがそれぞれ同じ幅であってもよい。
【００５４】（第２実施形態）図６は、本発明に係るマ
ルチチップの実装構造の他の実施形態及び本発明に係る
電気光学装置の一実施形態である液晶装置の他の実施形
態を示している。ここに示す液晶装置３１は、液晶パネ
ル３２に複数の液晶駆動用ＩＣ１２ａ及び１２ｂを直接
に実装することによって形成される。つまり、本実施形
態の液晶装置はＣＯＧ方式の液晶装置である。また、液
晶パネル３２には、バックライト等といった照明装置
（図示せず）、その他の付帯機器（図示せず）が必要に
応じて付設される。
【００５５】液晶パネル３２は、シール材４によって接
着された一対の基板３６ａ及び３６ｂを有し、それらの
基板間に形成される間隙、いわゆるセルギャップに液晶
が封入される。基板３６ａ及び３６ｂは一般には透光性
材料、例えばガラス、可撓性の合成樹脂等によって形成
される。基板３６ａ及び３６ｂの外側表面には偏光板８
が貼着される。
【００５６】一方の基板３６ａの内側表面には電極３７
ａが形成され、他方の基板３６ｂの内側表面には電極３
７ｂが形成される。図６の実施形態では電極３７ａ及び
３７ｂがストライプ状に形成されているが、これらの電
極を文字、数字、絵柄等といった適宜のパターンに形成
することもできる。また、これらの電極３７ａ及び３７
ｂは、例えばＩＴＯ（Indium Tin Oxide：インジウムス
ズ酸化物）等といった透光性材料によって形成される。
【００５７】一方の基板３６ａは他方の基板３６ｂから
張り出す張出し部を有し、その張出し部には図７に示す
ように基板側端子４６ａ、基板側端子４６ｂ並びに電極
３７ａ及び３７ｂからの延在部分４７が形成される。こ
れらの基板側端子４６ａ、基板側端子４６ｂ及び電極延
在部分４７は、基板３６ａ上に電極３７ａを形成すると
きに同時に形成され、従って、それらは例えばＩＴＯに
よって形成される。
【００５８】なお、電極延在部分４７は、電極３７ａか
ら直接に延びるもの及び例えばシール材４の内部に分散
された導通材を通して電極３７ｂから延びるものが含ま
れる。基板側端子４６ａ、基板側端子４６ｂ、電極延在
部分４７は適宜の配線パターンによって相互につなげら
れるのであるが、その配線パターンは種々のパターンに
よって実現できるので、図７ではその図示を省略してあ
る。
【００５９】また、電極３７ａ，３７ｂ及び電極延在部
分４７は、実際には極めて狭い間隔で多数本が基板３６
ａ上及び基板３６ｂ上に形成されるが、図７では構造を
分かり易く示すためにそれらの間隔を拡大して模式的に
示し、さらにそれらのうちの数本を図示することにして
他の部分を省略してある。また、基板側端子４６ａ及び
４６ｂも端子間間隔を拡大して模式的に示してある。
【００６０】基板側端子４６ａ及び基板側端子４６ｂの
先端は、それぞれ、液晶駆動用ＩＣ１２ａを実装するた
めのＩＣ実装領域Ｊ１の内部及び液晶駆動用ＩＣ１２ｂ
を実装するためのＩＣ実装領域Ｊ２の内部へ延びてい
る。液晶駆動用ＩＣ１２ａは、図３に示すように、その
能動面１３ａにＩＣ側端子としての複数のバンプ１４ａ
を有する。また、液晶駆動用ＩＣ１２ｂは、図４に示す
ように、その能動面１３ｂにＩＣ側端子としての複数の
バンプ１４ｂを有する。
【００６１】液晶駆動用ＩＣ１２ａ及び液晶駆動用ＩＣ
１２ｂを液晶基板３６ａの張出し部上に実装するに際し
ては、まず図６において、各ＩＣ実装領域Ｊ１及びＪ２
の両方を覆うように接着剤としてのＡＣＦ（Anisotropi
c Conductive Film ）１９を液晶基板３６ａの張出し部
の表面に貼着する。次に、液晶駆動用ＩＣ１２ａのバン
プ１４ａ及び液晶駆動用ＩＣ１２ｂのバンプ１４ｂがそ
れぞれ基板側端子４６ａ及び基板側端子４６ｂに位置的
に一致するように液晶駆動用ＩＣ１２ａ及び１２ｂを液
晶基板３６ａの張出し部上に仮装着する。
【００６２】その後、図５（ａ）に示すように、ヒータ
によって所定温度に加熱された圧着ヘッド２１の下に液
晶駆動用ＩＣ１２ａが仮装着された部分の液晶基板３６
ａを搬送装置によって持ち運び、さらに圧着ヘッド２１
を矢印Ａのように移動させて液晶駆動用ＩＣ１２ａ及び
ＡＣＦ１９を加熱及び加圧する。この加熱及び加圧処理
により、ＡＣＦ１９の樹脂２２が硬化して液晶駆動用Ｉ
Ｃ１２ａが液晶基板３６ａに固着され、さらに、ＡＣＦ
１９内の導電粒子２３によってバンプ１４ａと基板側端
子４６ａとが導電接続される。
【００６３】液晶駆動用ＩＣ１２ａに関する以上のよう
な圧着処理が終了すると、液晶パネル３２の搬送装置が
再稼動して、図５（ｂ）に示すように、液晶駆動用ＩＣ
１２ｂが仮装着された部分の液晶基板３６ａを搬送装置
によって圧着ヘッド２１の下へ持ち運び、さらに圧着ヘ
ッド２１を矢印Ａのように移動させて液晶駆動用ＩＣ１
２ｂ及びＡＣＦ１９を加熱及び加圧する。この加熱及び
加圧処理により、ＡＣＦ１９の樹脂２２が硬化して液晶
駆動用ＩＣ１２ｂが液晶基板３６ａに固着され、さら
に、ＡＣＦ１９内の導電粒子２３によってバンプ１４ｂ
と基板側端子４６ｂとが導電接続される。
【００６４】以上のような圧着処理により、図７に平面
的に示すように、液晶基板３６ａの張出し部上の所定領
域、すなわちＩＣ実装領域Ｊ１及びＪ２のそれぞれに液
晶駆動用ＩＣ１２ａ及び液晶駆動用ＩＣ１２ｂが実装さ
れる。
【００６５】本実施形態では、図３に示すように、液晶
駆動用ＩＣ１２ａに設けられる複数のバンプ１４ａは互
いに対向する一対の端子列Ｒ１及びＲ２を構成する。ま
た、図４に示すように、液晶駆動用ＩＣ１２ｂに設けら
れる複数のバンプ１４ｂも互いに対向する一対の端子列
Ｒ３及びＲ４を構成する。
【００６６】そして、本実施形態では、液晶駆動用ＩＣ
１２ａ及び液晶駆動用ＩＣ１２ｂを液晶基板３６ａの張
出し部上に実装した状態で、液晶駆動用ＩＣ１２ａにお
ける端子列Ｒ１と端子列Ｒ２との間の中央線Ｌ１（図３
参照）と、液晶駆動用ＩＣ１２ｂにおける端子列Ｒ３と
端子列Ｒ４との間の中央線Ｌ２（図４参照）とが互いに
ほぼ一致するように、すなわち両中央線Ｌ１及びＬ２が
ほぼ一直線上に載るように、基板側端子４６ａ及び４６
ｂとが所定のパターンに配線される。
【００６７】液晶駆動用ＩＣ１２ａ及び１２ｂの実装位
置を上記のように規定すれば、圧着ヘッド２１を一定の
位置に設置すると共に、液晶駆動用ＩＣ１２ａ及び１２
ｂを仮装着した状態の液晶パネル３２を各液晶駆動用Ｉ
Ｃのバンプ間中央線Ｌ１及びＬ２と平行の方向へ直線的
に搬送するだけで、各液晶駆動用ＩＣ１２ａ及び１２ｂ
を正確に圧着ヘッド２１の下へ持ち運ぶことができる。
つまり、圧着ヘッド２１を複雑に移動させることなく複
数の液晶駆動用ＩＣに対して正確に圧着処理を施すこと
ができる。
【００６８】また、本実施形態では、両液晶駆動用ＩＣ
１２ａ及び１２ｂのバンプ間中央線Ｌ１及びＬ２が一直
線上に載るので、それらの液晶駆動用ＩＣ１２ａ及び１
２ｂを接着するためのＡＣＦ１９は、それらの中央線Ｌ
１及びＬ２を中心として１枚だけを貼着すれば良い。両
液晶駆動用ＩＣ１２ａ及び１２ｂのバンプ間中央線Ｌ１
及びＬ２が位置的にずれている場合には、ＡＣＦは各液
晶駆動用ＩＣに対応して複数枚が必要となるのでＡＣＦ
を基板上に貼着する作業が面倒になるが、本実施形態で
はそのような面倒が解消される。
【００６９】そして、本実施形態においても、液晶駆動
用ＩＣ１２ａ及び１２ｂのそれぞれ端子列Ｒ１，Ｒ２及
びＲ３，Ｒ４が形成された側のＩＣチップの外形幅の寸
法は、各々異なる幅であってもよいし、同じ幅であって
もよい。
【００７０】（第３実施形態）図８は、本発明に係る電
子機器の一実施形態である携帯電話機を示している。こ
こに示す携帯電話機５０は、アンテナ５２、スピーカ５
１、液晶装置６０、キースイッチ５３、マイクロホン５
４等といった各種構成要素を筐体としての外装ケース５
６に格納することによって構成される。また、外装ケー
ス５６の内部には、上記の各構成要素の動作を制御する
ための制御回路を搭載した制御回路基板５７が設けられ
る。液晶装置６０は図１に示した液晶装置１又は図６に
示した液晶装置３１によって構成できる。
【００７１】この携帯電話機５０では、キースイッチ５
３及びマイクロホン５４を通して入力される信号や、ア
ンテナ５２によって受信した受信データ等が制御回路基
板５７上の制御回路へ入力される。そしてその制御回路
は、入力した各種データに基づいて液晶装置６０の表示
面内に数字、文字、絵柄等といった像を表示し、さら
に、アンテナ５２から送信データを送信する。
【００７２】（その他の実施形態）以上、好ましい実施
形態を挙げて本発明を説明したが、本発明はその実施形
態に限定されるものでなく、請求の範囲に記載した発明
の範囲内で種々に改変できる。
【００７３】例えば、図１及び図６に示した実施形態で
は２個の液晶駆動用ＩＣを実装するものとしたが、３個
以上の液晶駆動用ＩＣを実装する場合にも本発明を適用
できることはもちろんである。
【００７４】図２に示した実施形態では、液晶駆動用Ｉ
Ｃ１２ａ及び１２ｂにおいて、端子列間の中央線Ｌ１及
びＬ２がそれらのＩＣの端子列が形成された側の外形中
心線にほぼ一致する場合を例に挙げた。しかしながら液
晶駆動用ＩＣの種類によっては、図９に示すように、バ
ンプ１４ａが液晶駆動用ＩＣ１２ｃの中心から外れるよ
うに形成され、その結果、端子列間の中央線Ｌ１が液晶
駆動用ＩＣ１２ｃの外形中心線Ｌ０からずれる構造の液
晶駆動用ＩＣがある。
【００７５】このような液晶駆動用ＩＣ１２ｃを用いる
場合でも、液晶駆動用ＩＣ１２ｃ及び１２ｂを実装する
際には、図９及び図１０に示すように、液晶駆動用ＩＣ
１２ｃの外形中心線Ｌ０を他の液晶駆動用ＩＣ１２ｂの
端子列間中央線Ｌ２に一致させるのではなく、液晶駆動
用ＩＣ１２ｃの端子列間中央線Ｌ１を液晶駆動用ＩＣ１
２ｂの端子列間中央線Ｌ２にほぼ一致させる。
【００７６】以上の構成によれば、液晶駆動用ＩＣ１２
ｃに関して圧着ヘッド２１（図１０）による押圧力が全
てのバンプ１４ａに対してほぼ均一に加えられることに
なり、その結果、バンプ１４ａと基板側端子１６ａとの
間の導電接続の接続信頼性を高く維持することができ
る。
【００７７】また、本発明の実施形態を、電気光学装置
の一例として液晶装置を用いて説明したが、液晶装置以
外の電気光学装置に本発明を適用してもよい。例えば、
発光ポリマーを用いたエレクトロルミネッセンス（Ｅ
Ｌ）や、プラズマディスプレイ（ＰＤＰ）や、電界放出
素子（ＦＥＤ）等において、本発明を適用することもで
きる。
【００７８】
【発明の効果】以上説明したように、本発明に係るマル
チチップの実装構造、電気光学装置及び電子機器によれ
ば、複数のＩＣチップのそれぞれに関する端子列間の中
央線がそれらのＩＣチップ間で互いにほぼ一致するよう
にそれらのＩＣチップが基板上に実装されるので、圧着
ヘッド等といった製造用治具を一定位置に設置し、ＩＣ
チップを含む被加工材料を直線的に搬送してその治具へ
供給し、そしてその治具を使って被加工材料に加工を加
えるとき、製造用治具を複数のＩＣチップ間で移動させ
る必要が無くなる。
【００７９】また、複数のＩＣチップのそれぞれに関す
る端子列間の中央線がそれらのＩＣチップ間で互いにほ
ぼ一致するようにそれらのＩＣチップが基板上に実装さ
れるようになっていれば、ＡＣＦ等といった接着剤を複
数のＩＣチップにわたって直線的に設けるだけで良くな
る。
【００８０】以上の結果、本発明によれば、複数のＩＣ
チップを効率的に、生産性良く、しかも少ない製造装置
によって基板上に実装できる。
【図面の簡単な説明】
【図１】本発明に係るマルチチップの実装構造の一実施
形態及び本発明に係る液晶装置の一実施形態を一部分解
して示す斜視図である。
【図２】図１の要部であるマルチチップの実装構造の平
面図である。
【図３】ＩＣチップの一例を示す平面図である。
【図４】ＩＣチップの他の一例を示す平面図である。
【図５】圧着処理作業を模式的に示す図である。
【図６】本発明に係るマルチチップの実装構造の他の実
施形態及び本発明に係る液晶装置の他の実施形態を一部
分解して示す斜視図である。
【図７】図６の液晶装置を一部破断して示す平面図であ
る。
【図８】本発明に係る電子機器の一実施形態を示す斜視
図である。
【図９】マルチチップの実装構造の他の実施形態の平面
図である。
【図１０】図９の実装構造に対する圧着処理作業を模式
的に示す図である。
【符号の説明】
１ 液晶装置 ２ 液晶パネル ３ マルチチップの実装構造 ４ シール材 ６ａ，６ｂ 液晶基板 ７ａ，７ｂ 電極 １１ 配線基板（基板） １２ａ，１２ｂ，１２ｃ 液晶駆動用ＩＣ（ＩＣチッ
プ） １３ａ，１３ｂ 能動面 １４ａ，１４ｂ バンプ（ＩＣ側端子） １６ａ，１６ｂ 基板側端子 １７ 液晶側接続端子 １８ ベース層 １９ ＡＣＦ ２１ 圧着ヘッド ３１ 液晶装置 ３２ 液晶パネル ３６ａ，３６ｂ 液晶基板（基板） ３７ａ，３７ｂ 電極 ４６ａ，４６ｂ 基板側端子 ４７ 電極延在部 Ｊ１，Ｊ２ ＩＣ実装領域 Ｒ１，Ｒ２ 端子列 Ｒ３，Ｒ４ 端子列 Ｌ０，Ｌ１，Ｌ２ 中央線

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板側端子を備えた基板上に、それぞれ
    がＩＣ側端子を備えた複数のＩＣチップを、前記基板側
    端子と前記ＩＣ側端子とが導電接続するように実装して
    成るマルチチップの実装構造において、 前記複数のＩＣチップに設けられた前記ＩＣ側端子は、
    それぞれ、互いに対向する一対の端子列を形成し、 前記複数のＩＣチップは、それぞれに形成された前記一
    対の端子列間の中央線が互いにほぼ一致するように前記
    基板上に実装されることを特徴とするマルチチップの実
    装構造。
  2. 【請求項２】 請求項１において、前記複数のＩＣチッ
    プのうちの少なくとも１つは、前記一対の端子列が形成
    された側の外形幅寸法が他のＩＣチップの前記一対の端
    子列が形成された側の外形幅寸法とは異なることを特徴
    とするマルチチップの実装構造。
  3. 【請求項３】 請求項１又は請求項２において、前記複
    数のＩＣチップのうちの少なくとも１つは、前記端子列
    間の中央線が前記ＩＣチップの前記端子列が形成された
    側の外形中心線からずれていることを特徴とするマルチ
    チップの実装構造。
  4. 【請求項４】 請求項１乃至請求項３のいずれかにおい
    て、前記基板は可撓性を有する樹脂材料によって形成さ
    れることを特徴とするマルチチップの実装構造。
  5. 【請求項５】 請求項１乃至請求項３のいずれかにおい
    て、前記基板は可撓性を持たない材料によって形成され
    ることを特徴とするマルチチップの実装構造。
  6. 【請求項６】 互いに対向する一対の基板と、それらの
    基板の間に封入される電気光学物質と、前記一対の基板
    の少なくとも１つに接続されるマルチチップの実装構造
    とを有し、そのマルチチップの実装構造は請求項１から
    請求項５の少なくともいずれか１つに記載のマルチチッ
    プの実装構造であることを特徴とする電気光学装置。
  7. 【請求項７】 請求項６において、前記電気光学物質と
    して液晶を用いたことを特徴とする電気光学装置。
  8. 【請求項８】 互いに対向すると共に少なくとも一方が
    基板側端子を備えた一対の基板と、それらの基板の間に
    封入される電気光学物質と、それぞれがＩＣ側端子を備
    えた複数のＩＣチップとを有し、前記基板側端子と前記
    ＩＣ側端子とが導電接続するように前記複数のＩＣチッ
    プを前記一対の基板の少なくとも一方に実装してマルチ
    チップの実装構造を構成する電気光学装置において、 前記マルチチップの実装構造は請求項１から請求項３の
    少なくともいずれか１つに記載のマルチチップの実装構
    造であることを特徴とする電気光学装置。
  9. 【請求項９】 請求項８において、前記電気光学物質と
    して液晶を用いたことを特徴とする電気光学装置。
  10. 【請求項１０】 電気光学装置と、その電気光学装置を
    収容する筐体とを有する電子機器において、前記電気光
    学装置は請求項６から請求項９の少なくともいずれか１
    つに記載の電気光学装置によって構成されることを特徴
    とする電子機器。
JP15523499A 1999-06-02 1999-06-02 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 Expired - Lifetime JP3543676B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15523499A JP3543676B2 (ja) 1999-06-02 1999-06-02 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
KR10-2000-0029239A KR100420880B1 (ko) 1999-06-02 2000-05-30 멀티칩의 실장 구조, 전기 광학 장치 및 전자 기기
TW089110609A TW491957B (en) 1999-06-02 2000-05-31 Mounting structure of multiple chips, electro-optic device, and electronic equipment
CN001087975A CN1218394C (zh) 1999-06-02 2000-06-01 多芯片安装结构、电光学装置及电子机器
US09/585,154 US6775149B1 (en) 1999-06-02 2000-06-01 Multichip mounted structure, electro-optical apparatus, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15523499A JP3543676B2 (ja) 1999-06-02 1999-06-02 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2000347590A true JP2000347590A (ja) 2000-12-15
JP3543676B2 JP3543676B2 (ja) 2004-07-14

Family

ID=15601479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15523499A Expired - Lifetime JP3543676B2 (ja) 1999-06-02 1999-06-02 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器

Country Status (5)

Country Link
US (1) US6775149B1 (ja)
JP (1) JP3543676B2 (ja)
KR (1) KR100420880B1 (ja)
CN (1) CN1218394C (ja)
TW (1) TW491957B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069358A (ko) * 2001-03-14 2001-07-25 임종철 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
KR100479299B1 (ko) * 2001-01-15 2005-03-28 세이코 엡슨 가부시키가이샤 표시 장치 및 회로 기판의 제조 방법
JP2007058248A (ja) * 2001-03-22 2007-03-08 Citizen Watch Co Ltd 液晶表示装置
CN100414417C (zh) * 2004-11-26 2008-08-27 三星电子株式会社 Acf供给装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
US20080020605A1 (en) * 2006-07-24 2008-01-24 Gigno Technology Co., Ltd. Circuit board module
CN101285972B (zh) * 2007-04-10 2012-08-22 奇美电子股份有限公司 接合方法、显示装置以及显示器
US8041160B2 (en) * 2009-04-15 2011-10-18 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical communications device having a mounting core and method
KR101230196B1 (ko) * 2010-10-29 2013-02-06 삼성디스플레이 주식회사 터치 스크린 패널 내장형 액정표시장치
CN104582263A (zh) * 2015-01-23 2015-04-29 京东方科技集团股份有限公司 柔性电路板及其组装方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JPH08304845A (ja) * 1995-04-27 1996-11-22 Nec Corp 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
US4767170A (en) * 1985-11-20 1988-08-30 Brother Kogyo Kabushiki Kaisha Optical deflector device
JPH0778590B2 (ja) * 1987-08-19 1995-08-23 キヤノン株式会社 光スイッチアレ−
JPH0297052A (ja) * 1988-10-03 1990-04-09 Toto Ltd セラミック多層配線基板
JPH04505370A (ja) * 1989-05-19 1992-09-17 ヒューレット・パッカード・カンパニー オプト・エレクトロニックス・デバイスのハウジング
JP2620650B2 (ja) * 1990-07-31 1997-06-18 三洋電機株式会社 混成集積回路装置
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置
JP2801487B2 (ja) * 1992-04-30 1998-09-21 シャープ株式会社 パネルの実装構造および実装方法並びに樹脂供給硬化方法
EP0587144B1 (en) * 1992-09-08 1999-06-09 Seiko Epson Corporation Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
KR0144283B1 (ko) * 1993-10-28 1998-07-15 쯔지 하루오 리워킹이 용이한 소형경량 표시장치 및 그 실장방법
JP2692620B2 (ja) 1994-12-20 1997-12-17 日本電気株式会社 マルチチップモジュールの実装構造
JPH09297318A (ja) 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3343642B2 (ja) * 1996-04-26 2002-11-11 シャープ株式会社 テープキャリアパッケージ及び液晶表示装置
JP3928753B2 (ja) 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JPH08304845A (ja) * 1995-04-27 1996-11-22 Nec Corp 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479299B1 (ko) * 2001-01-15 2005-03-28 세이코 엡슨 가부시키가이샤 표시 장치 및 회로 기판의 제조 방법
KR20010069358A (ko) * 2001-03-14 2001-07-25 임종철 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
JP2007058248A (ja) * 2001-03-22 2007-03-08 Citizen Watch Co Ltd 液晶表示装置
JP4532460B2 (ja) * 2001-03-22 2010-08-25 シチズンホールディングス株式会社 液晶表示装置
CN100414417C (zh) * 2004-11-26 2008-08-27 三星电子株式会社 Acf供给装置

Also Published As

Publication number Publication date
CN1218394C (zh) 2005-09-07
US6775149B1 (en) 2004-08-10
TW491957B (en) 2002-06-21
JP3543676B2 (ja) 2004-07-14
KR20010066809A (ko) 2001-07-11
KR100420880B1 (ko) 2004-03-02
CN1276587A (zh) 2000-12-13

Similar Documents

Publication Publication Date Title
JP3622665B2 (ja) 接続構造、電気光学装置および電子機器
US6738123B1 (en) Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
JP2003273476A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
KR100479299B1 (ko) 표시 장치 및 회로 기판의 제조 방법
JP3543676B2 (ja) マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
JP2000250031A (ja) 電気光学装置
KR101734436B1 (ko) 연성인쇄회로 부착장치 및 이를 이용한 터치스크린 모듈의 제조방법
JPH10209581A (ja) プリント配線板、液晶表示装置及び電子機器
JPH1154877A (ja) 基板接続構造、液晶表示装置及び電子機器
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
JP3861528B2 (ja) 電気光学装置
JP2003273486A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP2000077484A (ja) フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
JP2003243458A (ja) 可撓性フィルム基板及びこの基板を有する液晶表示装置
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP2001215896A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2000275672A (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2000183112A (ja) 半導体チップの実装構造、液晶装置及び電子機器
JP2000068694A (ja) 電子部品の実装方法、および圧着装置
JP3598902B2 (ja) 基板接続構造及び電気光学装置
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치
JP3911931B2 (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP3733825B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3543676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term