KR100479299B1 - 표시 장치 및 회로 기판의 제조 방법 - Google Patents

표시 장치 및 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR100479299B1
KR100479299B1 KR10-2002-0002000A KR20020002000A KR100479299B1 KR 100479299 B1 KR100479299 B1 KR 100479299B1 KR 20020002000 A KR20020002000 A KR 20020002000A KR 100479299 B1 KR100479299 B1 KR 100479299B1
Authority
KR
South Korea
Prior art keywords
component
substrate
circuit board
region
mounting
Prior art date
Application number
KR10-2002-0002000A
Other languages
English (en)
Other versions
KR20020061520A (ko
Inventor
고바야시유키히사
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020061520A publication Critical patent/KR20020061520A/ko
Application granted granted Critical
Publication of KR100479299B1 publication Critical patent/KR100479299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

ACF에 의한 제 2 부품의 접속 신뢰성을 저하시키는 일없이 제 1 부품을 표면 실장 기술에 의해서 실장하여 형성할 수 있는 회로 기판을 제공한다.
땜납 접속에 의해서 실장된 제 1 부품(30)과, ACF(40)를 거쳐서 실장된 제 2 부품(36)을 구비하는 회로 기판(10)이다. 이 회로 기판(10)은 제 2 부품(36)을 포함하여 띠 형상으로 연장되고, 또한 제 1 부품(30)은 포함하지 않는 띠 형상 영역 A3을 갖는다. 이 띠 형상 영역 A3은 제 2 부품(36)을 실장할 때에 이용되는 열 압착 헤드의 가압면보다 폭이 넓다.

Description

표시 장치 및 회로 기판의 제조 방법{CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND DISPLAY APPARATUS}
본 발명은 회로 기판 및 그 제조 방법, 및 표시 장치에 관한 것이다.
일반적으로, 회로 기판에는 납땜에 의해서 전자 부품이 실장되거나, ACF(Anisotropic Conductive Film : 이방성 도전막)에 의해서 전자 부품이 실장되거나 한다. 이 회로 기판에 있어서, 납땜에 의해서 실장되는 부품(이하, 제 1 부품이라 함), 예컨대 저항, 콘덴서 등을 효율적으로 실장하여 회로 기판을 제작하기 위해, 땜납 페이스트를 인쇄한 후에 제 1 부품을 배치한 상태의 회로 기판을 리플로우(reflow) 화로에 통과시키는 것에 의해서 땜납 접속을 행하는 실장 기술, 즉 표면 실장 기술(Surface Mount Technology)이 일반적으로 이용되고 있다. 이 표면 실장 기술에 있어서는, 땜납을 용융시키기 위한 리플로우 화로내에서, 회로 기판 전체가 고온, 예컨대 260℃로 되어 버린다.
또한, 최근, IC 칩 등은 점점 고집적화가 진행되어, 그것들을 기판에 실장하는 경우에는 적은 점유 면적으로 실장이 가능한 것이 요망되고 있다. 그리고, 이 요망에 응할 수 있는 실장 방법으로서 플립 칩 본딩이 많이 채용되도록 되어 있다. 이 플립 칩 본딩에 있어서의 접합 방식으로서는, ACF를 사용하는 방식이 주요한 방식의 하나이다. 여기서, ACF는 일반적으로 열가소성, 열경화성 또는 자외선 경화성 등의 특성을 갖는 수지의 내부에 다수의 도전 입자를 분산시킴으로써 형성된다.
그런데, ACF를 이용한 실장에 있어서는, 범프를 구비한 IC 칩 등과, 전극을 구비한 기판을 ACF를 사이에 두고 대향시키고, 또한 IC 칩 등을 가열하면서 기판에 가압하는 것에 의해 IC 칩 등을 기판에 열 압착할 필요가 있다. 이 열 압착에는, IC 칩 등의 폭에 대응하는 폭을 갖고 IC 칩 등의 길이가 길고 가늘고 길게 형성된 헤드를 구비한 열 압착 지그를 사용하는 경우가 많다.
이하, ACF를 이용하여 실장되는 IC 칩 등의 부품을 제 2 부품으로 하는 것으로 한다.
이상과 같이 긴 헤드를 갖는 열 압착 지그는, 기판상에 실장된 부품이 해당 헤드에 부딪쳐 열 압착이 부적절하게 되어 버리는 것을 피하기 위해서, IC 칩 등의 주위, 특히 IC 칩 등의 길이 방향에서의 주위에 제 1 부품이 실장되어 있지 않은 상태로 사용할 필요가 있다.
그래서, ACF를 이용한 IC 칩 등의 실장을 먼저 실행하고, 그 후에 표면 실장 기술에 의한 제 1 부품의 실장을 행하는 처리가 고려된다. 그런데, 전술한 바와 같이, 표면 실장 기술에서는 회로 기판 전체를 고온의 리플로우 화로에 통과시킬 필요가 있기 때문에, 상기한 바와 같이 ACF를 이용한 실장 후에 땜납 리플로우 처리를 실행하면, 땜납 리플로우 처리시에 ACF가 고온에서 노출되어 그 접속 신뢰성이 저하되는 것이 확인되어 있다.
본 발명은, 상기한 바와 같은 문제점을 감안하여 이루어진 것으로, 회로 기판을 제조하는 경우에, ACF에 의한 접속의 신뢰성을 저하시키는 일없이, 제 1 부품을 표면 실장 기술에 의해서 실장할 수 있도록 하는 것을 목적으로 한다.
(1) 상기의 목적을 달성하기 위해서, 본 발명에 따른 회로 기판은, 기판과, 땜납 접속에 의해서 상기 기판상에 실장된 제 1 부품과, 이방성 도전막을 거쳐서 상기 기판상에 실장된 제 2 부품을 구비하는 회로 기판에 있어서, 상기 제 2 부품을 포함하여 띠 형상으로 연장되고, 또한 상기 제 1 부품은 포함하지 않는 띠 형상 영역을 갖는 것을 특징으로 한다.
상기 구성의 회로 기판에 따르면, 제 2 부품을 포함하여 띠 형상으로 연장되는 띠 형상 영역에 제 1 부품이 실장되지 않기 때문에, 제 1 부품을 실장한 후에 열 압착 지그를 이용하여 제 2 부품을 실장하는 경우에, 제 1 부품이 방해되어 열 압착이 불충분하게 된다고 하는 걱정이 없다. 이 때문에, 땜납 리플로우 처리 등의 땜납 처리를 먼저 행하고, 그 후에 이방성 도전막을 이용한 실장을 하는 것이 가능해진다.
그리고, 상기한 바와 같이, 땜납 처리를 먼저 행하고 이방성 도전막을 이용한 실장을 이후에 실행하는 것이 가능하게 되면, 땜납 처리에 있어서의 열이 이방성 도전막에 가해진다고 하는 사태가 애당초 발생하지 않게 되기 때문에, 이방성 도전막에 관하여 접속 신뢰성이 저하된다는 사태가 발생할 걱정도 없어진다.
이상에 의해, 땜납 처리를 이용한 실장과, 이방성 도전막을 이용한 실장의 양쪽을 이용하여 형성되는 회로 기판에 있어서, 이방성 도전막에 관하여 접속 신뢰성이 저하되는 것을 확실히 방지할 수 있다.
(2) 다음에, 상기 구성의 회로 기판에 있어서, 상기 제 1 부품은 수동 소자 또는 기구 부품으로 할 수 있고, 또한 상기 제 2 부품은 반도체 장치로 할 수 있다. 여기서, 수동 소자로서는, 예컨대 저항, 콘덴서 등이 고려된다. 또한, 기구 부품으로서는, 예컨대 가변 저항기 등이 고려된다. 또한, 반도체 장치로서는, 예컨대 전원 IC, 액정 구동용 IC 등의 IC 칩이나 LSI 칩이 고려된다.
이 구성의 회로 기판에 따르면, 반도체 장치의 실장에 기여하고 있는 이방성 도전막의 접속 신뢰성을 저하시키는 일없이, 수동 소자 또는 기구 부품을 땜납 리플로우 처리, 즉 표면 실장 기술에 의해서 실장하여 회로 기판을 형성하는 것이 가능하다.
(3) 다음에, 상기 구성의 회로 기판에 있어서, 상기 띠 형상 영역은 상기 제 2 부품을 실장할 때에 이용되는 열 압착 지그의 헤드, 즉 열 압착 헤드의 가압면보다도 넓게 되도록 형성할 수 있다. 이렇게 하면, 제 1 부품을 실장한 후에 제 2 부품을 실장하기 위해 열 압착 지그를 이용하는 경우에도, 열 압착 헤드의 가압면, 즉 접촉면이 제 1 부품과 간섭하는 일없이, 즉 부딪치는 일없이 사용할 수 있기 때문에, 적절한 열 압착을 행할 수 있다.
(4) 다음에, 상기 구성의 회로 기판에 있어서는, 상기 띠 형상 영역의 외측, 예컨대 둘레부의 외측에 얼라인먼트 마크를 마련할 수 있다. 이렇게 하면, IC 칩 등의 제 2 부품을 실장할 때에 이방성 도전막에 의해 얼라인먼트 마크가 덮어져 버리는 것을 회피할 수 있다.
(5) 다음에, 상기 구성의 회로 기판에 있어서, 상기 땜납 접속은 리플로우 처리를 포함할 수 있다. 여기서, 리플로우 처리란, 땜납이 부착된 기판상에 전자 부품을 실장한 후에, 상기 땜납을 가열하여 전자 부품을 기판에 땜납 부착하는 처리이다. 이 리플로우 처리에 있어서는, 기판이 대단히 높은 고온에서 노출되기 때문에, 이 리플로우 처리시에 기판상에 이방성 도전막이 존재하면, 그 이방성 도전막의 접속 신뢰성이 저하될 우려가 매우 높아진다. 그러나, 본 발명의 회로 기판에 의해서 실시가 가능해지도록 땜납 접속, 즉 리플로우 처리를 행한 후에 이방성 도전막을 이용한 실장을 행하도록 하면, 이방성 도전막이 리플로우 처리시의 고온에서 노출된다고 하는 걱정이 완전히 없어진다.
(6) 다음에, 상기 구성의 회로 기판에 있어서는, 상기 제 1 부품을 복수개 마련할 수 있고, 그 경우에는 상기 띠 형상 영역이 그것들 복수의 제 1 부품의 중간 위치에 마련될 수 있다. 이와 같이 띠 형상 영역을 하나의 제 1 부품과 다른 제 1 부품 사이에 배치하면, 그 띠 형상 영역의 내부에 마련되는 제 2 부품도 하나의 제 1 부품과 다른 제 1 부품 사이에 배치되게 된다. 일반적으로, 제 2 부품과 복수의 제 1 부품 사이에는 배선 패턴으로 접속되는 것이 대부분이지만, 제 2 부품을 복수의 제 1 부품으로부터 떨어진 위치에 배치하는 것은 아니며, 복수의 제 1 부품의 중간 위치에 배치하면, 제 2 부품과 복수의 제 1 부품 사이의 배선 패턴을 용이하게 형성할 수 있다.
(7) 띠 형상 영역을 복수의 제 1 부품 사이에 마련하도록 한 상기 구성의 회로 기판은 상기 제 2 부품이 전원 IC 또는 전원 LSI인 경우에 특히 유리하다.
그 이유는 다음과 같다. 즉, 전원 IC나 전원 LSI는 다수의 제 1 부품에 전원 전압을 공급한다는 작용을 담당하는 관계상, 전원 IC 등과 복수의 제 1 부품 사이에는 다수의 배선 패턴이 형성되는 것이 일반적이다. 따라서, 전원 IC 등의 제 2 부품을 복수의 제 1 부품의 중간 위치에 배치하도록 하면, 배선 패턴의 설계가 대단히 용이하게 되기 때문이다.
(8) 상기 구성의 회로 기판에 있어서, 상기 띠 형상 영역은 상기 기판의 한쪽 단으로부터 다른쪽 단에 걸쳐 마련할 수 있다. 즉, 띠 형상 영역은, 기판의 한쪽 단의 가장자리로부터 다른쪽 단의 가장자리에 걸쳐 관통하도록 마련할 수 있거나, 또는 한쪽 단의 가장자리 근방으로부터 다른쪽 단의 가장자리 근방에 걸쳐 마련할 수 있다.
(9) 또한, 상기 구성의 회로 기판에 있어서, 상기 띠 형상 영역은 직선 형상으로 연장되도록 마련할 수 있다. 일반적으로, 이방성 도전막을 기판에 접착하기 위한 가압 헤드나, 제 2 부품을 가압착하기 위한 압착 헤드나, 제 2 부품을 본(本)압착하기 위한 열 압착 헤드는 직선 형상으로 형성되는 것이 대부분이기 때문에, 띠 형상 영역은 상기한 바와 같이 직선 형상으로 마련하는 것이 바람직하다.
(10) 또한, 상기 구성의 회로 기판에 있어서는, 상기 띠 형상 영역에 배선 패턴이 형성되는 것이 바람직하다. 본 발명에 따르면, 띠 형상 영역에는 제 1 부품이 포함되지 않기 때문에, 복수의 제 1 부품 사이나 제 1 부품과 제 2 부품 사이를 접속하는 배선 패턴을 띠 형상 영역에는 형성하지 않도록 패턴 설계를 행하는 것이 가능하다. 그러나, 기판의 면적을 유효하게 사용하여 패턴 설계를 행하기 위해서는, 띠 형상 영역의 내부 영역에도 배선 패턴을 형성하는 것이 유리하다.
(11) 또한, 상기 구성의 회로 기판에 있어서는, 상기 제 2 부품에 상당하는 위치의 상기 기판상에 해당 제 2 부품과 거의 동일한 면적의 더미 전극을 형성하는 것이 바람직하다. 여기서, 더미 전극이란, 기판상에 형성하는 전극과 동일한 재료에 의해서 형성되지만 전극으로서는 기능하지 않는 패턴이다. 이러한 더미 전극을 제 2 부품의 뒤측에 마련해 두면, 제 2 부품이 실장된 부분을 더미 전극측에서 보았을 때, 즉 회로 기판의 뒤측에서 보았을 때에, 더미 전극의 변형 상태를 시각적으로 확인함으로써 제 2 부품의 실장 상태를 확인할 수 있다. 또한, 이 더미 전극을 접지 전위에 접속하면, 제 2 부품으로의 노이즈의 진입을 저지할 수 있다.
(12) 다음에, 본 발명에 따른 표시 장치는, 이상에 기재한 각종 구성의 회로 기판과, 해당 회로 기판이 접속되는 표시 수단을 갖는 것을 특징으로 한다.
(13) 상기 구성의 표시 장치에 있어서, 상기 표시 수단은 문자, 숫자, 도형 등의 상(像)을 표시하는 요소로서, 예컨대 액정 표시 장치, 유기 EL 장치, 플라즈마 디스플레이 등의 플랫 디스플레이나, CRT(Cathode Ray Tube) 디스플레이 등에 의해 구성할 수 있다. 이 구성의 표시 장치에 따르면, 높은 신뢰성으로 제 2 부품이 실장된 회로 기판이 이용되고 있기 때문에, 신뢰성이 높은 표시 장치가 얻어진다.
(14) 상기 표시 장치에서 상기 표시 수단을 액정 장치에 의해 구성하는 경우로서, 상기 제 1 부품을 상기 기판상에 복수개 마련할 때에는, 상기 띠 형상 영역은 그들 복수의 제 1 부품 사이에 마련할 수 있고, 또한 상기 제 2 부품은 전원 IC, 전원 LSI, 액정 구동용 IC 또는 액정 구동용 LSI로 할 수 있다. 전원 IC, 전원 LSI, 액정 구동용 IC 또는 액정 구동용 LSI는 복수의 제 1 부품과의 사이에서 다수의 배선에 의해서 접속되는 것이 대부분이다. 이러한 경우, 전원 IC 등이 복수의 제 1 부품 사이의 중간 위치에 위치되어 있으면, 배선을 용이하게 형성할 수 있다.
(15) 다음에, 본 발명에 따른 회로 기판의 제조 방법은, 제 1 부품을 땜납 접속에 의해서 기판에 실장하는 공정과, 상기 기판상의 소정 위치에 이방성 도전막을 배치하는 공정과, 제 2 부품을 상기 이방성 도전막상에 배치하는 공정과, 상기 이방성 도전막을 사이에 두고 상기 제 2 부품을 상기 기판에 열 압착하는 공정을 갖고, 상기 기판상의 소정 위치에 이방성 도전막을 배치하는 공정은, 상기 제 1 부품을 땜납 접속에 의해서 기판에 실장하는 공정 후에 행하여지는 것을 특징으로 한다.
이 구성의 회로 기판의 제조 방법에 따르면, 제 1 부품이 실장된 후에, 제 2 부품을 실장하여 회로 기판이 제조된다. 따라서, 땜납 접속, 예컨대 표면 실장 기술에 있어서의 열이 이방성 도전막에 가해지는 것을 회피할 수 있다. 그 결과, 이방성 도전막에 의한 접속의 신뢰성을 저하시키는 일없이, 제 1 부품을 표면 실장 기술 등에 의해서 실장할 수 있다.
(16) 상기 구성의 회로 기판의 제조 방법에 있어서, 상기 제 1 부품을 땜납 접속에 의해서 상기 기판에 실장하는 상기 공정은 리플로우 처리를 포함할 수 있다.
리플로우 처리는 기판을 고온에서 노출하는 처리이지만, 본 발명에 따르면, 상기의 리플로우 처리를 행할 때에는, 기판상에 이방성 도전막이 아직 배치되지 않았기 때문에, 고온에 약한 이방성 도전막이 리플로우 처리시의 고온에서 노출되는 것을 회피할 수 있다.
이하, 본 발명이 바람직한 실시예에 대하여 도면을 참조하면서 더 구체적으로 설명한다.
(실시예)
(회로 기판의 실시예)
도 1은 본 발명에 따른 회로 기판의 일 실시예의 평면적인 구성을 도시하고 있다. 여기에 도시하는 회로 기판(10)은, 회로 기판(10)의 외형 형상을 결정하는 기판(11)과, 기판(11)에 땜납 접속된 제 1 부품(30)과, 기판(11)에 ACF(Anisotropic Conductive Film : 이방성 도전막)(40)를 개재하여 실장된 제 2 부품(36)을 갖는다. 제 1 부품(30)으로서는, 예컨대 칩 저항, 칩 콘덴서 등의 수동 소자나, 가변 저항기 등의 기구 부품이 채용된다. 또한, 제 2 부품(36)으로서는, 예컨대 IC, LSI 등의 반도체 장치가 채용된다. 제 1 부품(30)은 제 1 영역 A1의 내부에 고착되어 있다. 또한, 제 2 부품(36)은 제 2 영역 A2의 내부에 고착되어 있다.
도 2는 제 1 부품(30)이나 제 2 부품(36)을 실장하기 전의 기판(11)을 평면적으로 도시하고 있다. 도 2에 도시하는 바와 같이, 기판(11)의 표면의 제 1 영역 A1에는 제 1 부품(30)을 실장하기 위해 복수의 랜드(2)가 소정의 패턴으로 형성되어 있다. 또한, 제 2 영역 A2에는 제 2 부품(36)을 실장하기 위한 복수의 리드(3)가 마련되어 있다. 또한, 기판(11)의 가장자리 단부에는, 도면의 표면측을 향하여 형성된 출력측 제 1 단자(4a)와, 도면의 이면측을 향하여 형성된 출력측 제 2 단자(4b)와, 도면의 표면측을 향하여 형성된 입력측 단자(6) 등의 각종 단자가 형성되어 있다.
도 3에 도시하는 바와 같이, 기판(11)은 베이스(7)를 갖는다. 이 베이스(7)의 표면측(도 3에 도시하는 구조의 상면(上面)측)에는 배선(8a)이 화살표 B 방향에서 보아 소정의 패턴으로 형성되고, 이 배선(8a)의 적소(適所)에 전극(9)이 형성되며, 이들 전극(9)에 의해 랜드(2)나 리드(3)가 형성되어 있다.
랜드(2)가 형성되는 제 1 영역 A1 및 리드(3)가 형성되는 제 2 영역 A2를 제외한 넓은 범위에는 접착제(32)에 의해서 커버 레이(12)나, 레지스트(13) 등의 각 층이 형성된다. 커버 레이(12)은, 예컨대 기판(11)이 굴곡의 중성점(中性點)에 위치하도록 해당 기판(11)에 탄성을 부여한다. 또한, 레지스트(13)는, 예컨대 배선(8a) 등을 손상으로부터 보호한다.
베이스(7)의 이면측(도 3에 도시하는 구조의 하면측)에는, 배선(8b)이 형성되고, 그 배선(8b) 위에 접착제(32)에 의해서 커버 레이(12)이 적층되며, 또한 그 위에 접착제(32)에 의해서 보강판(33)이 적층된다. 표면측의 배선(8a)과 이면측의 배선(8b)은 스루홀(16)에 의해서 도통되어 있다. 또, IC 칩 등의 제 2 부품(36)이 실장되는 제 2 영역 A2에 대응하는 부분에는, 배선(8b)과 접착제(32) 사이에 더미 전극(17)이 마련된다.
이 더미 전극(17)은 전극(9)과 동일한 재료에 의해서 형성되지만, 전극으로서는 이용되지 않는 요소이다. 더미 전극(17)을 화살표 B 방향에서 평면적으로 본 경우, 그 더미 전극(17)의 평면적인 크기는 제 2 부품(36)과 동일하거나 또는 그것보다도 넓은 크기로 설정된다. 따라서, 제 2 영역 A2내에 제 2 부품(36)을 실장하면, 그 제 2 부품(36)은 그 모두가 더미 전극(17)의 내부에 포함되는 넓이 관계로 되어 있다.
제 2 영역 A2내에 제 2 부품(36)을 실장한 후, 그 실장 부분을 화살표 C와 같이 기판(11)의 뒤측에서 보면, 제 2 부품(36)의 실장 상태를 더미 전극(17)의 변형 상태에 따라서 시각적으로 확인할 수 있다. 예컨대, 제 2 부품(36)이 고리 형상으로 나열된 복수의 범프를 갖고 있고, 그들 범프가 형성된 면이 실장면으로 되어 있을 때, 제 2 부품(36)의 실장이 정상이면, 더미 전극(17)은 고리 형상의 범프를 따라 사각형 형상으로 변형된다. 따라서, 사각형 형상으로 변형된 더미 전극(17)이 시각에 의해서 확인되었을 때에는, 제 2 부품(36)의 실장이 정상이라고 판정할 수 있다.
또, 더미 전극(17)은 접지 전위와는 다른 전위에 있더라도 무방하고, 접지 전위에 접속되더라도 무방하다. 더미 전극(17)을 접지 전위에 접속해 두면, 제 2 영역 A2내에 실장한 제 2 부품(36)을 작동시킬 때, 그 제 2 부품(36)으로 노이즈가 들어가거나, 그 제 2 부품(36)으로부터 노이즈가 나가거나 하는 것을 방지할 수 있다.
상기의 적층 구조에 있어서, 베이스(7)는, 예컨대 폴리이미드에 의해서 형성된다. 또한, 배선(8a 및 8b)은, 예컨대 Cu(구리)에 의해서 형성된다. 또한, 커버 레이(12)은, 예컨대 폴리이미드에 의해서 형성된다. 또한, 전극(9)은, 예컨대 배선(8a) 위에 적층된 Ni(니켈)층과, 또한 그 위에 적층된 Au(금)층과의 적층 구조에 의해서 형성된다.
도 2에 있어서, 제 1 영역 A1내의 랜드(2)에 제 1 부품(30)을 땜납 부착하고, 또한 리드(3)가 마련된 제 2 영역 A2내에 제 2 부품(36)을 실장하는 것에 의해, 도 1에 도시하는 바와 같은 회로 기판(10)이 형성된다. 또한, 본 실시예에서는, 그들 영역 이외에 띠 형상 영역 A3이 설정된다.
이 띠 형상 영역 A3은, 제 2 영역 A2를 포함하고, 또한 도 2의 세로 방향으로 띠 형상으로 연장되는 영역으로서 형성되어 있다. 또한, 이 띠 형상 영역 A3은 제 1 부품(30)이 실장되지 않는 영역으로 되어 있다. 또, 띠 형상 영역 A3내에는 배선(8a) 및 배선(8b)이 형성되어 있고, 이것에 의해 기판(11)의 표면 면적을 유효하게 활용하고 있다.
또, 도 1 및 도 2에서는 제 2 영역 A2의 일례를 나타내고 있지만, 제 2 영역 A2는 띠 형상 영역 A3내의 어떠한 위치에도 형성할 수도 있고, 띠 형상 영역 A3내에 복수 형성할 수도 있다. 또한, 띠 형상 영역 A3을 복수 형성하더라도 무방하다.
또한, 도 1에서는 띠 형상 영역 A3이 서로 이웃이 되는 한 쌍의 제 1 영역 A1, A1의 사이, 즉 하나의 제 1 부품(30)과 다른 제 1 부품(30) 사이에 형성되어 있지만, 띠 형상 영역 A3은 반드시 항상 그와 같이 설정할 필요는 없고, 회로 기판(10)의 한쪽 단부에 형성하더라도 무방하다.
도 1에 있어서, 칩 저항, 칩 콘덴서, 가변 저항기 등의 상기의 제 1 부품(30)은 제 1 영역 A1의 내부에 땜납 접속에 의해서 실장되어 있다. 또한, IC, LSI 등의 상기의 제 2 부품(36)은 제 2 영역 A2의 내부에 ACF(40)를 이용하여 실장되어 있다.
회로 기판(10)을 제조하기 위한 제조 방법에 관해서는 후술하지만, 도 8은 그 제조 방법에서 이용되는, 특히 제 2 부품(36)을 실장할 때에 이용되는 열 압착 지그의 헤드(72a)의 단면, 즉 가압면이 위치하는 영역(사선으로 이루어진 영역)과 회로 기판(10) 사이의 위치 관계를 평면도로서 도시하고 있다.
도 8로부터 명백한 바와 같이, 제 1 부품(30)이 실장되어 있지 않는 띠 형상 영역 A3은, 제 2 부품(36)을 실장할 때에 이용되는 열 압착 지그의 헤드(72a)의 단면보다 폭 W가 넓고, 또한 헤드(72a)의 단면과 회로 기판(10)이 대향하는 영역의 길이와 동등한 길이 L을 갖는 영역으로 되어 있다.
따라서, 제 1 부품(30)을 실장한 후에 제 2 부품(36)을 실장하기 위해서 열 압착 지그를 이용하는 경우에도, 열 압착 지그의 헤드(72a)가 제 1 부품(30)과 간섭하는 일없이, 즉 부딪치는 일없이 사용할 수 있고, 그 때문에, 열 압착을 적절히 실행할 수 있다. 그 때문에, 제 2 부품(36)을 헤드(72a)를 이용하여 확실하게 실장할 수 있다. 또, 헤드(72a)의 단면 길이 L1이 회로 기판(10)의 길이보다 짧을 경우, 띠 형상 영역 A3은 헤드(72a)의 단면과 회로 기판(10)이 대향하는 영역의 길이 이상의 길이를 갖는 영역으로 되어 있으면 된다.
도 1에 있어서, 회로 기판(10)에는 띠 형상 영역 A3의 둘레부의 외측에 얼라인먼트 마크(23)가 마련되어 있다. 이들 얼라인먼트 마크(23)는 제 2 부품(36)으로서, 예컨대 LSI 칩, IC 칩 등을 실장할 때에, LSI 칩 등에 마련된 얼라인먼트 마크와 소정의 위치 관계로 되도록, 즉 LSI 칩 등을 위치 결정하기 위해 이용된다.
또한, 얼라인먼트 마크(23)는 띠 형상 영역 A3의 둘레부의 외측에 마련되어 있기 때문에, LSI 칩 등의 제 2 부품(36)을 실장할 때에 제 2 영역 A2상에 배치하는 ACF(40)에 의해 얼라인먼트 마크(23)가 덮어져 버리는 것을 회피할 수 있다. 또한, 얼라인먼트 마크(23)는 가압 헤드(56)(도 8 참조)와 대향하는 영역의 외측에 형성되어 있기 때문에, 헤드(56)의 접촉에 의한 오염 등에 의해서 인식하기 어렵게 되는 일이 없다.
또, 얼라인먼트 마크(23)는 2개 있으면 평면에서의 위치 결정이 가능하게 되기 때문에 충분하지만, 그 이상 있더라도 무방하다. 그 경우, 제조 장치에 따라 인식하기 쉬운 얼라인먼트 마크를 선택하는 것이 가능해진다. 또한, 얼라인먼트 마크의 배치 개소는 위치 맞춤 개소에 가까울수록 바람직하다. 이것은, 얼라인먼트 마크가 위치 맞춤 개소로부터 떨어짐에 따라, 기판(11)의 변형에 기인하는 오차가 커지기 때문이다.
이상과 같이, 본 실시예의 회로 기판(10)은, 제 2 영역 A2를 포함하고 띠 형상으로 연장되는 띠 형상 영역 A3에 제 1 부품(30)이 실장되지 않기 때문에, 제 1 부품(30)을 납땜에 의해서 실장한 후에, 열 압착 헤드(72a)(도 8 참조)를 이용하여 제 2 부품(36)을 ACF(40)에 의해서 실장하는 것이 가능하다. 따라서, 예컨대 표면 실장 기술에 있어서의 열이 ACF(40)에 가해지는 것을 회피할 수 있고, 그 결과, 이 회로 기판(10)은 ACF(40)에 의한 접속의 신뢰성을 저하시키는 일없이, 제 1 부품(30)을 표면 실장 기술에 의해서 실장하는 것이 가능하다.
(회로 기판의 제조 방법의 실시예)
도 7은 본 발명에 따른 회로 기판의 제조 방법의 일 실시예를 나타내고 있다. 이 제조 방법에서는, 최초로 리플로우 납땜 공정 Pa를 실행하고, 다음에 열 압착 공정 Pb를 실행한다.
리플로우 납땜 공정 Pa에서는, 우선 소정의 구멍 패턴을 구비한 금속 마스크(도시하지 않음)를 도 2의 기판(11)의 표면에 탑재하고, 페이스트 형상 땜납을 그 금속 마스크 위에 탑재한 후에 스퀴지를 이용하여 연장시키는 것에 의해, 금속 마스크가 갖는 마스크 패턴에 따른 희망하는 패턴의 땜납을 기판(11)의 표면에 인쇄한다(공정 P1). 이것에 의해, 도 4에 도시하는 바와 같이 기판(11)의 제 1 영역 A1의 랜드(2) 위에 땜납(22)이 부착된다.
또, 본 실시예에서는, 페이스트 형상의 땜납으로서, Pb(납)을 포함하지 않는, 소위 납이 없는 땜납을 사용하는 것으로 한다. Pb를 포함하는 통상의 땜납은, 대충 Sn(주석)을 주성분으로 하고 Pb가 40% 정도 포함되어 있다. 이에 반하여, 납 프리의 땜납은 Sn을 주성분으로 하고 Pb의 함유 비율은 10% 이하이다. 이와 같이 Pb의 함유율이 낮은 땜납을 이용하는 것은, 주로 환경 보호를 위해서이지만, 이 땜납은 통상의 땜납에 비하여 융점이 높다.
다음에, 공정 P2에 있어서, 칩 저항, 칩 콘덴서, 가변 저항기 등의 제 1 부품(30)의 실장 처리가 실행되어, 도 5에 도시하는 바와 같이 제 1 영역 A1의 랜드(2) 위에 제 1 부품(30)이 탑재된다. 다음에, 리플로우 처리 P3에 있어서, 제 1 부품(30)이 탑재된 기판(11)을 리플로우 화로(도시하지 않음) 안으로 반송하고, 그 리플로우 화로 안에서 기판(11)의 제 1 부품(30)이 탑재된 측의 면에 열풍을 공급한다. 이것에 의해, 땜납(22)이 용융되어 복수의 제 1 부품(30)이 복수의 랜드(2)에 일괄적으로 납땜된다.
본 실시예에서 이용하는 리플로우 화로에 있어서의 기판(11)에 대한 가열은, 예컨대 도 10에 나타내는 바와 같은 온도 프로파일에 따라서 행하여진다. 도 10에 있어서, 횡축(橫軸)은 리플로우 화로 안을 이동하는 기판(11)의 하나의 점의 시간 변화를 나타내고, 종축은 그 하나의 점의 온도의 변화 상태를 나타내고 있다.
도 10에 나타내는 바와 같이, 리플로우 화로 안에 반입되어 해당 화로내를 이동하는 기판(11)은 시간 t1이 걸려 150∼180℃까지 승온되고, 그 후에 60∼100초의 시간이 걸려 150∼180℃의 일정 온도로 예비 가열되며, 그 후에 시각 t3에서 235∼240℃의 피크 온도로 되도록 가열된다. 이 가열에 의해, 도 5에 있어서 땜납(22)이 녹아 제 1 부품(30)이 랜드(2)에 고착된다. 시각 t3의 피크 온도 근방에서는, 기판(11)은 20∼25초 동안 220℃ 이상으로 유지된다. 또한, 기판(11)이 리플로우 화로를 나가기까지의 시간은 약 6분이다.
또, 땜납으로서 Pb를 포함하는 통상의 땜납을 이용하는 경우에는, 리플로우 화로에 있어서, 예컨대 도 11에 나타내는 바와 같은 온도 프로파일을 채용한다. 도 11의 온도 흐름은 도 10에 나타낸 납 프리 땜납의 경우에 비하여 프로파일이 전체적으로 온도가 낮게 되어 있다. 구체적으로는, 시간 t1이 걸려서 130∼170℃까지 승인된 후에, 60∼100초 동안 130∼170℃로 예비 가열되며, 그 후에 시각 t3에서 230℃ 정도의 피크 온도로 되도록 가열된다. 또한, 시각 t3의 피크 온도 근방에서는, 기판(11)은 40초 이내의 동안 200℃ 이상으로 유지된다.
이상에 의해 리플로우 납땜 공정 Pa가 종료되어 제 1 부품(30)의 납땜이 종료되면, 작업은 열 압착 공정 Pb로 진행한다. 이 열 압착 공정 Pb에서는, 우선 공정 P4에 있어서, 예컨대 도 12에 도시하는 바와 같이 하여 ACF의 접착 공정이 실행된다. 도 12에 있어서, 권출 릴(50a)에 감겨진 길이가 긴 형상의 ACF 소재(40A)가 인장(tension) 롤러(51)를 거쳐서 권취 릴(50b)에 감겨지도록 되어 있다.
권출 릴(50a)에 감겨진 ACF 소재(40A)는, 도 12의 (a)에 도시하는 바와 같이, 이형지(42) 위에 길이가 긴 형상의 ACF(40)가 적층되고, 또한 ACF(40) 위에 커버막(43)을 적층함으로써 형성되어 있다. 이형지(42)는, 예컨대 백색의 PET(폴리에틸렌 테레프탈레이트)에 의해서 53㎛ 정도의 두께로 형성된다. 또한, 커버막(43)은, 예컨대 투명한 PET에 의해서 25㎛ 정도의 두께로 형성된다.
또한, ACF(40)은, 예컨대 열경화성 수지인 에폭시계 수지에 의해서 형성된 바인더 수지(44)내에 다수의 도전성 입자(46)를 분산 상태로 혼입시킴으로써 형성되어 있다. 또한, ACF(40)의 두께는 35㎛ 정도로 설정된다.
권출 릴(50a)에 감겨진 ACF 소재(40A)는 박리 롤러(52)를 통과할 때에 커버막(43)이 제거되고, 다음에 커트 장치(53)로 공급된다. 커트 장치(53)는, 도 12의 (b)에 도시하는 바와 같이, ACF(40)가 소정의 길이 L2로 되도록, 길이가 긴 형상의 ACF(40)에 절단 자국 K를 넣는다. 이 때, 이형지(42)에는 절단 자국은 들어가지 않는다.
절단 자국 K가 들어간 ACF(40)를 갖는 ACF 소재(40A)는, 다음에 기판(11)이 위치해 있는 첨부 스테이지 H로 이송된다. 이 첨부 스테이지 H에는 가압 헤드(56)를 구비한 가압 장치(54)가 배치되어 있다. 가압 헤드(56)는 히터에 의해서 고온으로 가열되어 있다.
ACF 소재(40A)에 포함되는 하나의 ACF(40)가 기판(11)에 대하여 소정의 위치에 세트되면, 가압 헤드(56)가 도 12의 아래 방향으로 이동하여 ACF 소재(40A)를 이형지(42)측으로부터 기판(11)으로 가압 밀착한다. 이것에 의해, ACF(40)는 70℃ 정도의 온도에서 1초 정도의 시간 동안 기판(11)으로 가압 밀착된다. 그 후에, 가압 헤드(56)를 기판(11)으로부터 떨어진 퇴피 위치로 복귀 이동시키면, 이형지(42)는 기판(11)으로부터 멀어져, ACF(40)만이 기판(11)상에 남겨진다. 이렇게 해서, 도 1에 도시하는 바와 같이 소정 위치인 제 2 영역 A2를 덮도록 ACF(40)이 접착된다.
그 후, 도 7의 공정 P5에 있어서 IC 칩 등의 제 2 부품(36)의 얼라인먼트 및 가압착 처리가 실행된다. 구체적으로는, 도 2에 있어서, 제 2 부품(36)에 고리 형상으로 배열된 단자, 즉 범프(37)가 제 2 영역 A2내의 개개의 리드(3)에 대응하도록 제 2 부품(36)을 ACF(40)을 거쳐서 제 2 영역 A2 위에 위치된 후에 가압착을 행한다. 이 때, 제 2 부품(36)과 기판(11)의 상대적인 위치를 정확하게 일치시키기 위해서 도 1의 얼라인먼트 마크(23)가 이용된다.
제 2 부품(36)의 가압착시, 구체적으로는, 도 17에 도시하는 바와 같이 기판(11)을 테이블(71b) 위에 위치시키고, 또한 도 8 및 도 17에 도시하는 바와 같이 가열된 제 2 부품(36)의 반송 및 열 압착 헤드(71a)에 의해서 제 2 부품(36)을 가압 밀착시킨다. 이것에 의해, 제 2 부품(36)이 70℃ 정도에서 1초 정도 동안 ACF(40)를 거쳐서 기판(11)으로 가압 밀착된다. 이 가열 및 가압에 의해, 제 2 부품(36)이 기판(11)상에 임시로 고착된다.
다음에, 공정 P6으로 진행하여 제 2 부품(36)의 본(本)압착을 행한다. 구체적으로는, 도 9에 도시하는 바와 같이 기판(11)을 테이블(72b) 위에 위치시키고, 또한 도 8 및 도 9에 도시하는 바와 같이 가열된 열 압착 헤드(72a)에 의해서 제 2 부품(36)을 가압 밀착시킨다. 이것에 의해, 제 2 부품(36)이 190℃ 정도에서 10초 정도 동안, ACF(40)를 거쳐서 기판(11)으로 가압 밀착된다.
이 가열 및 가압에 의해, 제 2 부품(36)이 기판(11)상에 본압착, 즉 최종적인 고착 강도로 고착된다. 이 결과, 도 6에 도시하는 바와 같이 제 2 영역 A2내에 제 2 부품(36)이 실장된다. 보다 상세하게는, ACF(40)에 포함되는 수지(44)에 의해서 제 2 부품(36)이 기판(11)에 고착되고, 또한 제 2 부품(36)의 범프(37)와 기판(11)상의 리드(3)가 ACF(40)내의 도전성 입자(46)에 의해서 도전 접속된다.
본압착에서는 가압착시보다도 고온으로 장시간 제 2 부품(36)이 기판(11)으로 가압 밀착된다. 본압착을 행하기 전에 가압착을 행하는 것은, 제 2 부품(36)과 기판(11) 사이의 위치 맞춤, 즉 얼라인먼트를 본압착시에 실행하는 것이 어렵기 때문이다.
이상의 제조 방법에 있어서, 열 압착 헤드(56, 72a)는, 도 8에도 도시한 바와 같이, 제 2 부품(36)이나 ACF(40)의 길이보다 상당히 긴 영역에 걸치는 형상으로 되어 있다. 그러나, 열 압착 헤드(56, 72a)는 제 1 부품(30)이 실장되어 있지 않은 띠 형상 영역 A3의 폭 W내에 위치하기 때문에, 제 1 부품(30)과 접촉하는 일이 없다.
또, 도 9에 있어서, 기판(11)을 사이에 두고 헤드(72a)의 반대측에 있는 테이블(72b)의 형상에 관해서는, 반드시 헤드(72a)와 동일한 형상일 필요는 없다. 그러나, 적어도 테이블(72b)의 단면(端面), 즉 기판 수신면의 면적은 제 2 부품(36)중 기판(11)에 압착되는 면의 면적과 동일하거나 또는 그것보다도 넓은 것이 필요하다. 또한, 제 2 부품(36)과 테이블(72b)의 위치 관계는, 제 2 부품(36)중 기판(11)에 압착되는 면의 전체가 테이블(72b)의 단면과 평면적으로 중첩되는 것도 필요하다.
이상과 같이, 본 실시예의 제조 방법에서는, 우선 처음에 수동 부품이나 기구 부품 등의 제 1 부품(30)을 리플로우 처리, 즉 표면 실장 기술을 이용하여 땜납 접속에 의해서 기판(11)에 실장한다. 그리고, 다음에 기판(11)상의 소정 위치에 ACF(40)를 배치하고, 또한 그 위에 IC 칩 등의 제 2 부품(36)을 위치시키며, 또한 그 제 2 부품(36)을 열 압착하도록 했다. 이 결과, 예컨대 표면 실장 기술에 근거한 땜납 접속 공정에서의 열이 ACF(40)에 가해지는 것을 회피할 수 있고, 그 때문에, ACF(40)에 의한 제 2 부품(36)의 접속의 신뢰성을 저하시키는 일없이, 제 1 부품(30)을 표면 실장 기술 등에 의해서 실장할 수 있다.
(표시 장치의 실시예)
도 13은 본 발명에 따른 표시 장치의 일 실시예를 나타내고 있다. 이 실시예는, 단순 매트릭스 방식으로 COG(Chip On Glass) 방식의 액정 장치에 본 발명을 적용한 경우의 실시예이다. 이 실시예의 경우, 도 1에 도시한 회로 기판(10)은, 표시 장치로서의 액정 장치를 구성하는 액정 패널을 구동하기 위한 구동 회로를 포함하도록 형성할 수 있다.
도 13에 있어서, 표시 장치로서의 액정 장치(80)는 액정 패널(82)에 회로 기판(10)을 접속함으로써 형성된다. 또한, 필요에 따라, 백 라이트 등의 조명 장치(도시하지 않음)나 그 밖의 부대 구조(도시하지 않음)가 액정 패널(82)에 부설된다.
액정 패널(82)은, 고리 형상의 밀봉재(87)에 의해서 주연(周緣)이 서로 접착된 한 쌍의 기판(83a 및 83b)을 갖고, 그들 기판(83a 및 83b) 사이에 형성된 간극, 소위 셀 갭에, 예컨대 STN(Super Twisted Nematic)형의 액정이 봉입되어 있다. 기판(83a 및 83b)은, 일반적으로는 투광성 재료, 예컨대 유리, 합성 수지에 의해서 형성된다.
기판(83a 및 83b)의 외측 표면에는 편광판(86)이 접착 등에 의해서 장착된다. 또한, 그들 기판(83a 및 83b)의 적어도 한쪽과 편광판(86) 사이에 위상차판(도시하지 않음)이 삽입되어 있다. 한쪽 기판(83a)의 내측 표면에는 스트라이프 형상의 전극(89a)이 형성되어 있다. 또한, 다른쪽 기판(83b)의 내측 표면에는 대향하는 전극(89a)과 직교하도록 스트라이프 형상의 전극(89b)이 형성되어 있다. 이들 전극(83a 및 83b)은, 예컨대, ITO(Indium Tin Oxide : 인듐 주석 산화물) 등의 투광성 도전 재료에 의해서 형성된다.
또, 전극(83a 및 83b)은 스트라이프 형상에 한정되는 일없이, 문자, 숫자, 그 밖의 적절한 패턴으로서 형성할 수도 있다. 또한, 도 13에서는, 구조를 알기 쉽게 나타내기 위해서, 전극(89a 및 89b)을 실제의 것보다도 적은 개수로 서로 넓은 간격을 두고 그려져 있지만, 실제로는 보다 좁은 간격으로 다수개의 전극이 형성된다.
한쪽 기판(83a)은 다른쪽 기판(83b)의 외측으로 연장되는 연장부(84a)를 갖고, 다른쪽 기판(83b)은 한쪽의 기판(83a)의 외측으로 연장되는 연장부(84b)를 갖는다. 이들 연장부에는 액정 구동용 IC(91a 및 91b)가 ACF(92)를 이용하여 실장된다. 그리고, 한쪽 연장부(84a)에는, 액정 구동용 IC(91a)의 입력용 범프에 접속되는 외부 접속 단자(85a)가 전극(89a)과 동시에, 예컨대 ITO에 의해서 형성된다. 또한, 다른쪽 연장부(84b)에는, 액정 구동용 IC(91b)의 입력용 범프에 접속되는 외부 접속 단자(85b)가 전극(89b)과 동시에, 예컨대 ITO에 의해서 형성된다.
회로 기판(10)과 액정 패널(82)과의 접속은, 예컨대 액정 패널(82)의 기판(83a)의 연장부(84a) 위에 형성한 외부 접속 단자(85a)와, 회로 기판(10)의 가장자리 단부에 형성한 출력측 제 1 단자(4a)를 ACF에 의해서 도전 접속하고, 또한 기판(83b)의 연장부(84b) 위에 형성한 외부 접속 단자(85b)와, 회로 기판(10)의 미세 폭 부분의 가장자리 단부에 형성한 출력측 제 2 단자(4b)를 ACF에 의해서 도전 접속함으로써 행하여진다.
ACF는, 도 1에 도시한 회로 기판(10)에 있어서 제 2 부품(36)을 기판(11)에 접속하기 위해 이용되는 것과 마찬가지로, 접착용 수지 및 그것에 혼입된 도전성 입자에 의해서 형성되어 있고, 열 압착하는 것에 의해, 그 접착용 수지에 의해서 도 13에 있어서 회로 기판(10)과 기판(83a 및 83b)이 고착되며, 그리고, 도전성 입자에 의해서 회로 기판(10)의 각 단자(4a, 4b)와 액정 패널(82)의 접속 단자(85a, 85b)가 도전 접속된다.
또, 도 13에 나타내는 실시예에서는, 액정 패널(82)의 기판(83a 및 83b) 위에 액정 구동용 IC(91a 및 91b)를 직접 실장하는 구조, 소위 COG(Chip On Glass) 방식의 구조를 채용했기 때문에, 회로 기판(10)에는 액정 구동용 IC을 탑재할 필요는 없다. 따라서, 이 경우의 회로 기판(10)에 실장되는 제 2 부품(36)으로서는, 액정 구동용 IC 이외의 반도체 장치, 예컨대 전원 IC이나 전원 LSI 등을 고려할 수 있다.
(표시 장치의 다른 실시예)
도 14는 본 발명에 따른 표시 장치의 다른 실시예를 나타내고 있다. 이 실시예는, 표시 장치로서의 일렉트로루미네센스(electroluminescence) 장치에 본 발명을 적용한 경우의 실시예이다. 여기에 나타내는 일렉트로루미네센스 장치(100)는 EL 패널(101)에 회로 기판(110)을 접속함으로써 구성되어 있다.
EL 패널(101)은, I-I 선에 따른 단면도인 도 15에 도시하는 바와 같이 기재(基材)(103) 위에 양극, 즉 애노드(109b)를 복수개 간격을 두고 서로 평행하게 형성하고, 또한 그들 애노드(109b)의 사이에 절연막(111)을 형성하고, 그 위에 유기 일렉트로루미네센스 발광층(102)을 형성하며, 또한 그 위에 음극, 즉 캐소드(109a)를 형성함으로써 제작되어 있다.
애노드(109b)는, 도 14에 도시하는 바와 같이, 복수개가 간격을 두고 서로 평행하게 나열되고 전체로서 스트라이프 형상으로 형성되어 있다. 또한, 캐소드(109a)는, 마찬가지로 복수개가 간격을 두고 서로 평행하고 또한 애노드(109b)와 거의 직교하도록 나열되며 전체로서 스트라이프 형상으로 형성되어 있다. 또한, 유기 일렉트로루미네센스 발광층(102)은, 도 14에 있어서의 Ⅱ-Ⅱ 선에 따른 단면도인 도 16으로부터도 알 수 있는 바와 같이, 캐소드(109a)와 거의 동일한 위치에 형성되어 있다.
유기 일렉트로루미네센스 발광층(102)은, 주지와 같이, 그것을 사이에 두는 전극에 소정의 전압을 인가했을 때에 고유의 색으로 발광하는 물질로서, 본 실시예에서는, 예컨대 적색으로 발색하는 것, 녹색으로 발색하는 것, 청색으로 발색하는 것의 3종류를 서로 이웃하게 배열시켜 하나의 유닛으로 하고, 이 유닛을 애노드(109b)의 연장 방향, 즉 애노드(109b)의 긴쪽 방향으로 서로 평행하게 나열된다.
적색, 녹색, 청색의 3색 개개의 유기 일렉트로루미네센스 발광층(102)을 사이에 두고, 애노드(109b)와 캐소드(109a)가 서로 교차하는 하나씩의 영역이 각각 하나씩의 표시 도트를 형성하고, 그것들 3개의 표시 도트가 모여 하나의 화소가 형성된다. 그리고, 이 화소가 평면내에서 매트릭스 형상으로 배열되는 것에 의해, 문자, 숫자, 도형 등의 상을 표시하기 위한 표시 영역이 형성된다.
도 14에 있어서, 기재(103)의 하측의 가장자리 단부에 구동용 IC(119a)가 ACF(120)에 의해서 실장되고, 좌측의 가장자리 단부에 구동용 IC(119b)가 ACF(120)에 의해서 실장되어 있다. 구동용 IC(119a)의 입력용 범프는 기재(103)의 가장자리 단부에 형성한 외부 접속 단자(121a)에 접속되고, 구동용 IC(119a)의 출력용 범프는 기재(103)상에 형성한 배선(122a)을 거쳐서 캐소드(109a)에 접속된다. 한편, 구동용 IC(119b)의 입력용 범프는 기재(103)상에 형성한 외부 접속 단자(121b)에 접속되고, 구동용 IC(119b)의 출력용 범프는 기재(103)상에 형성한 배선(122b)을 거쳐서 애노드(109b)에 접속된다.
회로 기판(110)은, 도 1에 도치한 회로 기판(10)과 마찬가지로, 출력측 제 1 단자(4a) 및 출력측 제 2 단자(4b)를 갖는다. 단, 도 1의 회로 기판(10)의 경우에는, 제 1 단자(4a)가 회로 기판(10)의 앞측에 형성되고, 제 2 단자(4b)가 회로 기판(10)의 뒤측에 형성되어 있지만, 도 14의 회로 기판(110)의 경우에는, 제 1 단자(4a) 및 제 2 단자(4b)의 양쪽이 회로 기판(110)의 뒤측에 형성되어 있다.
회로 기판(110)이, 제 1 영역 A1내에 제 1 부품(30)을 갖고, 제 2 영역 A2내에 제 2 부품(36)을 갖고, 또한 제 2 영역 A2를 포함하도록 띠 형상 영역 A3을 갖는 것은 도 1에 도시한 회로 기판(10)과 동일하다. 제 2 부품(36)은, 예컨대 전원 IC, 전원 LSI에 의해서 구성된다.
본 실시예에 따른 일렉트로루미네센스 장치(100)는 이상과 같이 구성되어 있기 때문에, 유기 일렉트로루미네센스 발광층(102)에 인가되는 전압을 표시 도트마다 제어하는 것에 의해, 희망하는 좌표 위치를 희망하는 색으로 발광시킨다. 이 발광에 의해, 가법(加法) 혼색의 원리에 따라서 문자, 숫자, 도형 등의 상이 표시 영역내에 희망하는 색으로 표시된다.
(변형예)
이상에 기재한 실시예에 있어서는, 회로 기판의 형상 및 회로 기판상의 부품 배열로서 하나의 예만을 나타내었지만, 회로 기판의 형상 등은 특허청구범위에 기재한 발명의 범위내에서 여러 가지로 개변할 수 있다.
또한, 이상에 기재한 실시예에 있어서는, 표시 수단으로서 액정 패널 및 EL 패널을 이용한 표시 장치의 예를 나타내었지만, 표시 수단은 액정 패널이나 EL 패널에 한정되지 않고, CRT 디스플레이, 플라즈마 디스플레이, FED(Field Emission Display) 등이더라도 무방하다.
또한, 본 발명은 전술한 각 실시예에 한정되는 것이 아니라, 본 발명의 요지의 범위내, 또는 특허청구범위의 균등 범위내에서 각종 변형 실시가 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 회로 기판의 제조시에 ACF에 의한 접속의 신뢰성을 저하시키지 않고, 제 1 부품을 표면 실장 기술에 의해 실장할 수 있는 회로 기판 및 그 제조 방법, 및 표시 장치를 얻을 수 있다.
도 1은 본 발명에 따른 회로 기판의 일 실시예를 나타내는 평면도,
도 2는 도 1에 도시한 회로 기판에서 이용되는 기판을 나타내는 평면도,
도 3은 도 2에 도시한 기판의 단면 구조를 나타내는 단면도,
도 4는 도 3에 도시한 기판상의 랜드(land)에 땜납을 인쇄한 후의 상태를 나타내는 단면도,
도 5는 도 4에 도시한 기판의 랜드상에 제 1 부품을 실장(mount)한 후의 상태를 나타내는 단면도,
도 6은 도 5에 도시한 기판에 제 2 부품을 ACF에 의해서 실장한 후의 상태를 나타내는 단면도,
도 7은 본 발명에 따른 회로 기판의 제조 방법의 일 실시예를 나타내는 공정도,
도 8은 도 7에 나타낸 제조 방법중의 하나의 공정인 본 압착 공정을 나타내는 평면도,
도 9는 도 8의 Ⅲ-Ⅲ 선에 따른 단면도,
도 10은 도 7에 나타낸 제조 방법중의 하나의 공정인 리플로우(reflow) 처리에 있어서의 온도 프로파일을 나타내는 그래프,
도 11은 온도 프로파일의 다른 예를 나타내는 그래프,
도 12는 도 7에 나타낸 제조 방법중의 하나의 공정인 ACF 접착 공정을 나타내는 도면,
도 13은 본 발명에 따른 표시 장치의 일 실시예인 액정 장치를 분해 상태로 도시한 사시도,
도 14는 본 발명에 따른 표시 장치의 다른 실시예인 일렉트로루미네센스(electroluminescence) 장치를 나타내는 평면도,
도 15는 도 14의 I-I 선에 따라 일렉트로루미네센스 장치의 단면 구조를 도시한 단면도,
도 16은 도 14의 Ⅱ-Ⅱ 선에 따라 일렉트로루미네센스 장치의 단면 구조를 도시한 단면도,
도 17은 도 7에 나타내는 제조 방법중의 하나의 공정인 가압착 공정을 나타내는 측면 단면도.
도면의 주요 부분에 대한 부호의 설명
2 : 랜드 3 : 리드
4a, 4b, 6 : 단자 7 : 베이스
8a, 8b : 배선 9 : 전극
10 : 회로 기판 11 : 기판
12 : 커버 레이(cover lay) 13 : 레지스트
16 : 스루홀 17 : 더미 전극
22 : 땜납 23 : 얼라인먼트 마크
30 : 제 1 부품 32 : 접착제
33 : 보강판 36 : 제 2 부품
37 : 범프 40 : ACF
40A: ACF 소재 56 : ACF용 가압 헤드
71a, 72a : 열 압착용 헤드 71b, 72b : 열 압착용 테이블
80 : 액정 장치(표시 장치) 82 : 액정 패널(표시 수단)
100 : 일렉트로루미네센스(electroluminescence) 장치(표시 장치)
101 : EL 패널(표시 수단) A1 : 제 1 영역
A2 : 제 2 영역 A3 : 띠 형상 영역

Claims (16)

  1. 표시 수단과, 상기 표시 수단에 접속되어 이루어지는 회로 기판을 구비하는 표시 장치에 있어서,
    상기 표시 수단은 구동용 IC를 가지며,
    상기 회로 기판은, 기판과, 땜납 접속에 의해 상기 기판상에 실장된 복수의 제 1 부품과, 상기 제 1 부품의 실장 후에 이방성 도전막을 개재하여 상기 기판상에 실장된 제 2 부품과, 상기 제 1 부품을 포함하고 또한 상기 제 2 부품은 포함하지 않는 복수의 제 1 영역과, 상기 제 2 부품을 포함하여 띠 형상으로 연장되고 또한 상기 제 1 부품은 포함하지 않는 띠 형상 영역과, 상기 제 1 부품 및 상기 제 2 부품을 포함하지 않는 비실장 영역을 가지며,
    상기 복수의 제 1 영역은, 상기 띠 형상 영역을 따라 마련되어 이루어지고,
    상기 띠 형상 영역 및 상기 비실장 영역은, 교차하여 마련되어 이루어지고 또한 각각이 상기 복수의 제 1 영역간에 마련되어 이루어지는 것
    을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 부품은 수동 소자 또는 기구 부품이고,
    상기 제 2 부품은 반도체 장치인 것
    을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 띠 형상 영역은 상기 제 2 부품을 실장할 때에 이용하는 열 압착 헤드의 가압면보다도 넓은 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 띠 형상 영역의 외측에 얼라인먼트 마크를 마련하는 것을 특징으로 하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 땜납 접속은 리플로우(reflow) 처리를 포함하는 것을 특징으로 하는 표시 장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 2 부품은 전원 IC 또는 전원 LSI인 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 띠 형상 영역은 상기 기판의 한쪽 단으로부터 다른쪽 단에 걸쳐 마련되는 것을 특징으로 하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 띠 형상 영역은 직선 형상으로 연장되는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 띠 형상 영역에는 배선 패턴이 형성되는 것을 특징으로 하는 표시 장치.
  11. 제 1 항에 있어서,
    상기 제 2 부품에 상당하는 위치의 상기 기판에 더미 전극이 형성되는 것을 특징으로 하는 표시 장치.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 표시 수단은 기판을 구비한 액정 장치에 의해 구성되는 것을 특징으로 하는 표시 장치.
  14. 삭제
  15. 기판과, 상기 기판에 실장된 제 1 부품 및 제 2 부품과, 상기 제 2 부품을 포함하여 띠 형상으로 연장되고 또한 상기 제 1 부품을 포함하지 않는 띠 형상 영역을 갖는 회로 기판의 제조 방법으로서,
    상기 제 1 부품을 땜납 접속에 의해 기판에 실장하는 공정과,
    상기 기판상의 소정 위치에 이방성 도전막을 배치하는 공정과,
    상기 제 2 부품을 상기 이방성 도전막상에 배치하는 공정과,
    상기 제 2 부품에 열 압착 헤드의 가압면을 가압 밀착시켜, 상기 이방성 도전막을 사이에 두고 상기 제 2 부품을 상기 기판에 열 압착하는 공정을 갖되,
    상기 기판상의 소정 위치에 이방성 도전막을 배치하는 공정은 상기 제 1 부품을 땜납 접속에 의해 기판에 실장하는 공정 후에 행해지며,
    상기 띠 형상 영역은 상기 열 압착 헤드의 가압면보다도 넓은 것
    을 특징으로 하는 회로 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제 1 부품을 땜납 접속에 의해 상기 기판에 실장하는 상기 공정은 리플로우 처리를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
KR10-2002-0002000A 2001-01-15 2002-01-14 표시 장치 및 회로 기판의 제조 방법 KR100479299B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001006635 2001-01-15
JPJP-P-2001-00006635 2001-01-15
JP2001381584A JP3767474B2 (ja) 2001-01-15 2001-12-14 表示装置及びその製造方法
JPJP-P-2001-00381584 2001-12-14

Publications (2)

Publication Number Publication Date
KR20020061520A KR20020061520A (ko) 2002-07-24
KR100479299B1 true KR100479299B1 (ko) 2005-03-28

Family

ID=26607713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0002000A KR100479299B1 (ko) 2001-01-15 2002-01-14 표시 장치 및 회로 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20020131253A1 (ko)
JP (1) JP3767474B2 (ko)
KR (1) KR100479299B1 (ko)
CN (1) CN1235457C (ko)
TW (1) TW540256B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656851A (zh) * 2002-01-22 2005-08-17 皇家飞利浦电子股份有限公司 具有虚设边缘电极的显示器
JP5096835B2 (ja) * 2007-08-21 2012-12-12 株式会社日立ハイテクノロジーズ Ａｃｆ貼付け装置及びフラットパネルディスプレイの製造装置
JP5288898B2 (ja) * 2008-06-20 2013-09-11 パナソニック株式会社 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法
JP5190024B2 (ja) * 2009-05-27 2013-04-24 株式会社日立ハイテクノロジーズ Ａｃｆ貼付装置およびフラットパネルディスプレイの製造装置
USD745476S1 (en) * 2012-10-19 2015-12-15 Solumatics CVBA Print board
WO2014171334A1 (ja) * 2013-04-19 2014-10-23 株式会社村田製作所 フレキシブル基板
USD769833S1 (en) 2014-08-29 2016-10-25 Apple Inc. Component for electronic device
USD753073S1 (en) * 2014-12-30 2016-04-05 Altia Systems, Inc. Printed circuit board
CN209299595U (zh) 2016-03-25 2019-08-23 株式会社村田制作所 部件安装基板
USD804437S1 (en) * 2016-09-30 2017-12-05 Norton (Waterford) Limited Circuit board
CN207321622U (zh) * 2017-06-06 2018-05-04 惠科股份有限公司 一种应用于显示面板的软性电路板和显示装置
USD852763S1 (en) * 2017-08-31 2019-07-02 ebm-papst Lanshut GmbH Circuit board
CN107864570A (zh) * 2017-10-31 2018-03-30 惠州市华星光电技术有限公司 一种电路板及其制造方法、电子设备
USD864133S1 (en) * 2018-10-17 2019-10-22 KG Squared LLC Circuit board
USD915310S1 (en) * 2019-02-12 2021-04-06 Analog Devices, Inc. Circuit board
JP1730244S (ja) * 2021-12-21 2022-11-21 フレキシブルプリント基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240148A (ja) * 1997-02-27 1998-09-11 Nec Corp 異方性導電フィルム貼付方法及び装置
JPH11338367A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH11340285A (ja) * 1998-03-24 1999-12-10 Seiko Epson Corp 半導体チップの実装構造体、液晶装置及び電子機器
JPH11354564A (ja) * 1998-04-06 1999-12-24 Seiko Epson Corp Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
JP2000347590A (ja) * 1999-06-02 2000-12-15 Seiko Epson Corp マルチチップの実装構造、電気光学装置及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837077A (ja) * 1994-07-25 1996-02-06 Casio Comput Co Ltd 異方導電性接着剤の転写方法およびその装置
US5822030A (en) * 1994-09-16 1998-10-13 Seiko Epson Corporation Liquid crystal display device, its mounting structure and electronic device
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3482826B2 (ja) * 1997-08-01 2004-01-06 セイコーエプソン株式会社 Ｉｃ実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP2000101220A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 電子部品の実装方法およびそのシステム
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240148A (ja) * 1997-02-27 1998-09-11 Nec Corp 異方性導電フィルム貼付方法及び装置
JPH11340285A (ja) * 1998-03-24 1999-12-10 Seiko Epson Corp 半導体チップの実装構造体、液晶装置及び電子機器
JPH11354564A (ja) * 1998-04-06 1999-12-24 Seiko Epson Corp Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
US6222281B1 (en) * 1998-04-06 2001-04-24 Seiko Epson Corporation IC chip, IC assembly, liquid crystal device, and electric apparatus
JPH11338367A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000347590A (ja) * 1999-06-02 2000-12-15 Seiko Epson Corp マルチチップの実装構造、電気光学装置及び電子機器

Also Published As

Publication number Publication date
CN1235457C (zh) 2006-01-04
TW540256B (en) 2003-07-01
JP3767474B2 (ja) 2006-04-19
JP2002280702A (ja) 2002-09-27
KR20020061520A (ko) 2002-07-24
CN1366447A (zh) 2002-08-28
US20020131253A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
KR100479299B1 (ko) 표시 장치 및 회로 기판의 제조 방법
US6089442A (en) Electrode connection method
KR100686788B1 (ko) 플렉시블 회로기판의 압착구조
US7265449B2 (en) Tape circuit substrate, semiconductor chip package including the same, and liquid crystal display device including the semiconductor chip package
US8497432B2 (en) Electronic component mounting structure
US20010012706A1 (en) Connecting structure, electro-optical device, and electronic apparatus
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US6738123B1 (en) Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
KR100581243B1 (ko) 도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법
JP2003273476A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
US6775149B1 (en) Multichip mounted structure, electro-optical apparatus, and electronic apparatus
CN112993607B (zh) 显示装置、显示装置的制造方法及印刷布线基板
KR101981173B1 (ko) 표시 장치용 본딩 장치 및 그 방법
JP4093266B2 (ja) 表示装置の製造方法
KR100485966B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
JP3509573B2 (ja) フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
KR20080053593A (ko) 표시 패널 및 그 제조 방법
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치
KR101010394B1 (ko) 액정표시장치 및 그 제조 방법
JP2002314239A (ja) 電子部品の実装方法、マスキング部材及び電気光学装置の製造方法
JP2004186472A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
KR20080049571A (ko) 평판표시장치 및 그 제조방법
KR20060134692A (ko) 연성회로기판과 이를 사용한 액정표시장치 및 그의제조방법
JP2008216466A (ja) 表示装置およびその製造方法
JP2001291738A (ja) テープキャリアパッケージ、及びこれを用いる平面表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee